KR950000101Y1 - 반도체 패키지용 리드 프레임 - Google Patents

Abstract

내용 없음.

Description

반도체 패키지용 리드 프레임

제1도는 통상적인 리드프레임의 구성을 보인 평면도.

제2도 및 제3도는 종래 리드프레임의 패들 구조를 보인 것으로, 제2도는 일반적인 패들의 평면도.

제3도는 패키지 내부에서 발생하는 인터널 스트레스를 분산시키기 위하여 패들 내부에 수개의 구멍을 형성한 종래 기술에 의한 패들의 평면도.

제4도는 본 고안에 의하여 패키지 내부에서 발생하는 인터널 스트레스를 분산시키기 위하여 패들을 분리 형성한 리드프레임의 평면도.

제5도는 본 고안에 의한 패들이 적용된 리드프레임에 칩이 어태치된 상태를 보인 평면도.

제6도 내지 제9도는 본 고안에 의한 패들의 여러 실시 형태를 보인 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 사이드레일(side Rail) 3,3' : 셔포트바

4 : 인너리드 5 : 아웃리드

6 : 댐바 10 : 패들

10a : 통공 11 : 접착테이프

본 고안은 플라스틱 반도체 패키지 제조분야에서 사용되는 리드프레임에 관한 것으로, 특히 패키지 내부에서 발생하는 인터널 스트레스(Internal Stress)를 분산시킬 수 있도록 함과 아울러 패키지의 경박단소화에 적합하도록 한 스플리트(split)형 패들(Paddle) 구조를 갖는 반도체 패키지용 리드프레임에 관한 것이다.

일반적인 플라스틱 반도체 패키지에 적용된 리드프레임은 제1도에 도시한 바와같이, 사이드레일(Side Rail)(1)의 내측에 반도체 칩이 고정되는 패들(Paddle)(2)이 서포트바(Support Bar)(3,3')에 의하여 지지되어 있으며, 상기 반도체 칩에 와이어 본딩되는 수개의 인너리드(Inner Lead)(4) 및 아웃리드(Out Lead)(5)가 댐바(Dam Bar)(6)에 의하여 지지된 구조로 되어 있고, 상기 반도체 칩이 고정되는 패들(2)은 제2도에 도시한 바와같이 통상 정사각형 또는 직사각형의 형태를 이루고 있다.

이러한 일반적인 리드프레임을 이용하여 반도체 패키지를 제조함에 있어서는 먼저, 리드프레임의 패들(2)에 웨이퍼로부터 소정 크기로 절단(Sawing)된 반도체 칩을 에폭시(Epoxy)나 프리폼(preform)등의 어드히시브 머티어리얼(Adhesive Mater

ial)을 이용하여 부착고정하고, 칩의 패드(Pad)와 리드프레임의 인너리드(4)를 와이어로 접속하여 전기적으로 연결하며, 칩이 고정되는 패들(2)와 인너리드(4)를 포함하는 일정 부위를 에폭시수지로 몰드(Mold)하여 패키지로 형성한 후, 트리밍( Trimming)/포밍(Forming)공정을 수행하게 된다.

그러나 이러한 종래의 패들(2)이 구비된 리드프레임을 이용하여 제작한 반도체 패키지 리드프레임 자체의 열팽창계수와 실리콘 칩 그리고 접착제의 열팽창계수의 차이로 인하여 신뢰성 시험시(특히, 온도 사이클링 테스트, 또는 써멀 쇼크 테스트 등), 패키지 자체의 인터널 스트레스로 인한 패키지 크랙이 발생할 수 있고, 파롤로워 솔더링시, 칩/리드프레임의 디라미네이션(Delamination)이 발생되는 문제점이 있었다.

이와 같은 문제점을 보완하기 위한 종래의 패들 구조로서, 제3도에 도시한 바와같이 장방형의 패들(2) 내부에 수개의 타원형 구멍(2a)을 형성한 패들 및 도면에 도시되지는 않았으나 패들의 내부에 수개의 작은 구멍을 형성함과 아울러 패들의 각진 부위를 라운드로 형성한 패들이 알려지고 있다. 이러한 종래의 기술에 의한 여러 형태의 패들은 패키지 내부에서 발생하는 열팽창계수에 의한 인터널 스트레스를 분산시키기 위하여 상기한 바와 같은 여러 형태의 패들을 구성하고 있으나, 이는 제작이 어렵게 되는 문제점이 있었다.

본 고안의 목적은 패키지 내부에서 발생되는 인터널 스트레스를 분산시킬 수 있도록 패들의 형태를 대각선 또는 수직/수평 방향으로 분리 형성함으로써 패들과 반도체 칩과의 열팽창계수 차이가 작아지게 되어 패키지 내부에서 발생되는 전체적인 스트레스가 감소되고, 이에 따라 패키지 자체의 신뢰성을 향상시킬 수 있으면서도 제작이 용이하게 되도록 한 반도체 패키지용 리드프레임을 제공하려는 것이다.

또한 본 고안의 다른 목적은 패들의 크기를 작게 형성함으로써 반도체 패키지의 경박단소화 추세에 적절하게 부응할 수 있도록 하려는 것이다.

이하, 본 고안에 의한 반도체 패키지용 리드프레임을 첨부도면에 도시할 실시례에 따라서 상세히 설명한다.

제4도는 본 고안에 의한 리드프레임의 일 실시례를 도시하는 평면도로서, 이에 도시한 바와 같이, 사이드레일(1)의 내측연부에 서포트바(3,3')가 연결되고, 이 서포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결되어 있다.

상기 패들(10)은 패키지 내부에서 발생하는 열팽창계수의 차이로 인한 인터널 스트레스를 분산시키기 위하여 서포트바(3.3')의 내측단부에 각각 위치하도록 양측으로 분리 형성됨과 아울러 그 분리된 패들(10)의 전체 면적을 반도체 칩과의 접촉 면적을 줄이기 위하여 반도체 칩의 면적보다 작게 형성된다.

상기 패들(10)은 패키지 내부에서 발생하는 열팽창계수의 차이로 인한 인터널 스트레스를 분산시키기 위하여 제4도에 도시한 실시례 외에도, 제6도에 도시한 바와 같이 대향면이 대각선 방향의 경사를 갖도록 분리형성하거나, 제7도에 도시한 바와 같이 대향면이 수평 방향으로 소정 간격을 갖도록 분리 형성하거나, 또는 제9도에 도시한 바와 같이 대향면이 태극 무늬 형태를 갖도록 분리 형성할 수도 있다.

상기 패들(10)은 도면에 도시한 실시례로서 한정되는 것은 아니며, 패키지 내부에서 발생되는 인터널 스트레스를 분산시키기 위한 구성이라면 패들(10)을 서포트바(3,3')의 내측 단부에 서로 마주보도록 분리 형성한 어떠한 형태의 것이라도 무방하다.

상기 패들(10)의 상면에는 반도체 칩을 부착하기 위한 접착제가 도포되는 바, 이 접착제로서는 에폭시계수지가 사용된다.

이와같이 구성된 본 고안의 반도체 패키지용 리드프레임을 이용하여 반도체 패키지를 제작함에 있어서는 제5도에 도시한 바와 같이 상, 하로 분리 형성되어 서포트바(3,3')에 의해 지지되어 있는 패들(10) 위에 접착테이프(열팽창계수)를 부착하고, 그 위에 반도체 칩을 어태치하여 와이어 본딩 공정, 몰딩 공정, 트리밍/포밍, 플레팅,마킹 등의 공정을 거쳐 출하하게 되는 것이다.

한편, 상기한 바와 같은 본 고안에 의한 반도체 패키지용 리드프레임의 패들(10)은 내부에 반도체 칩과의 접촉 면적을 보다 작게 하기 위하여 통공(10a)을 형성함으로써 패키지 내부에서 발생되는 인터널 스트레스를 보다 효율적으로 분산시킬 수 있다.

이 경우 소정 형상의 통공(10a)이 형성된 패들(10)에 반도체 칩을 부착고정함에 있어서는 접착력이 우수한 접착테이프(10)가 이용되며, 이러한 접착테이프(11)는 에폭시계 수지 또는 폴리이미드게 수지의 접착테이프가 사용된다.

상기한 바와 같은 본 고안에 의한 여러 형태의 리드프레임을 제작함에 있어서는 툴링(Tooling)에 의한 스탬핑(Stamping) 방식과 화학(Chemical) 반응에 의한 에칭(Etching) 방식으로 제작할 수 있다.

또한 상기한 바와 같은 본 고안에 의한 패들(10)의 여러 실시례는 각각 분리 형성된 패들(10)의 각진 부위를 라운드(Round)로 형성하여 인터널 스트레스를 보다 효율적으로 분산시킬 수 있도록 구성된다.

이상에서 설명한 바와 같이 본 고안에 의한 반도체 패키지용 리드프레임은 반도체 칩이 올려져 부착되는 패들을 여러 형태로 분리 형성하여 패키지 내부에서 열팽창계수의 차이로 인하여 발생되는 인터널 스트레스를 분산시킬 수 있도록 구성하였으므로 외부의 온도변화 및 급격한 열충격에 의한 패키지 크랙, 또는 디라미네이션 불량 등을 방지할 수 있으며, 이에 따라 패키지 자체의 신뢰성을 향상시킬 수 있고, 또 패들의 크기를 작게 형성하였으므로 반도체 패키지의 경박단소화의 추세에 부응할 수 있게 되는 것이다.

Claims (4)

1. 사이드레일(1)의 내측연부에 서포트바(3,3')가 각각 연결되고, 그 서포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결된 반도체 패키지용 리드프레임에 있어서, 상기 패들(10)을 외측연부가 각각 서포트바(3,3')의 내측단부에 연결되고 내측연부가 서로 마주보도록 양측으로 분리 형성함과 아울러 분리된 패들(10)의 전체 면적을 반도체 칩의 면적보다 작게 형성하며 패들(10)의 상면에는 반도체 칩을 부착하기 위한 에폭시계수지를 도포된 것을 특징으로 하는 반도체 패키지용 리드프레임.
2. 사이드레일(1)의 내측연부에 서포트바(3,3')가 각각 연결되고, 그 소포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결된 반도체 패키지용 리드프레임에 있어서, 상기 패들(10)을 외측연부가 각각 서프트바(3,3')의 내측단부에 연결되고 내측연부가 서로 마주보도록 양측으로 분리 형성함과 아울러 분리된 패들(10)의 전체 면적을 반도체 칩의 면적보다 작게 형성하며 패들(10)의 상면에는 반도체 칩을 부착하기 위한 접착테이프(11)을 부착한 것을 특징으로 하는 반도체 패키지용 리드프레임.
3. 제2항에 있어서, 상기 접착테이프(11)은 에폭시 수지인 것을 특징으로 하는 반도체 패키지용 리드프레임.
4. 제2항에 있어서, 상기 접착테이프(11)은 폴리이미드계 수지인 것을 특징으로 하는 반도체 패키지용 리드프레임.