JP2964403B1 - リードフレームに半導体チップをマウントしたパッケージの製造方法 - Google Patents

リードフレームに半導体チップをマウントしたパッケージの製造方法

Info

Publication number
JP2964403B1
JP2964403B1 JP10253629A JP25362998A JP2964403B1 JP 2964403 B1 JP2964403 B1 JP 2964403B1 JP 10253629 A JP10253629 A JP 10253629A JP 25362998 A JP25362998 A JP 25362998A JP 2964403 B1 JP2964403 B1 JP 2964403B1
Authority
JP
Japan
Prior art keywords
lead
resin layer
semiconductor chip
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10253629A
Other languages
English (en)
Other versions
JP2000091364A (ja
Inventor
徹也 北城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10253629A priority Critical patent/JP2964403B1/ja
Application granted granted Critical
Publication of JP2964403B1 publication Critical patent/JP2964403B1/ja
Publication of JP2000091364A publication Critical patent/JP2000091364A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【要約】 【課題】 パッケージの製造の簡便化を図ろうとするも
のである。 【解決手段】 リードフレーム上に形成されるリードピ
ン13のアウターリード16とインナーリード14との
間を、一次樹脂層18で覆い、次いで、一次樹脂層18
の内側の上記リードフレームのアイランド11及びイン
ナーリード14にメッキを行い、次いで、上記アイラン
ド11上に半導体チップ12をマウントすると共に、上
記半導体チップ12とインナーリード14との間をワイ
ヤーボンディングし、次いで、一次樹脂層18の内側の
アイランド11、半導体チップ12及びインナーリード
14を封止するように二次樹脂層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ICやLSI等
のリードフレームに半導体チップをマウントしたパッケ
ージの製造方法に関する。
【0002】
【従来の技術】一般に、パッケージは、図7に示すよう
なリードフレーム1を用いて製造される。このリードフ
レーム1は、中央にアイランド2を有し、そのアイラン
ド2の周辺部から所定距離離れた位置より外方に向かっ
て複数のリードピン3が配置されている。この各リード
ピン3は、ダムバー4によって連結されている。
【0003】このリードフレーム1を用いてパッケージ
を製造する方法は、まず、このリードフレーム1の必要
箇所に金又は銀の部分メッキを施す。そして、図7に示
すように、リードピン3の一端部であるインナーリード
9の近くに、各インナーリード9を固定するためテープ
5を貼着する。このテープ5により、後の工程のワイヤ
ーボンディングにおけるインナーリード9の曲がり、変
形及び振動を抑制することができる。次に、アイランド
2上に半導体チップ6をマウントする。そして、インナ
ーリード9と半導体チップ6とをワイヤーボンディング
する。次いで、図8に示すように、ダムバー4の内側を
樹脂封止し、封止体7を形成する。この封止体7は、金
型を用いて成形するが、リードピン3のため金型間に多
少の隙間が生じる。このため、樹脂の漏出が起こる。こ
の樹脂の漏出は、ダムバー4によって堰止められる。次
いで、図9に示すように、リードピン3の他端部である
アウターリード8の先端で切断して折り曲げることによ
り、パッケージが得られる。
【0004】
【発明が解決しようとする課題】上記の方法において、
メッキ操作は、不要な部分までメッキをするのは経済的
でないため、必要な部分のみの部分メッキが施される。
このため、部分メッキを行うための特殊治具等が必要と
なる。また、ボンディング時に各リードピン3のインナ
ーリード9を固定するためにテープ5を貼着する必要が
あるが、その貼着には、精密性が要求される。さらに、
樹脂封止の際、樹脂漏出を堰止めるためダムバー4が必
要となるが、封止体7の形成後、ダムバー4をカット
し、各リードピン3をそれぞれ絶縁させる必要がある。
このとき、各リードピン3間の隙間は微細であるため、
上記カット操作は至難であり、また、リードピン3を損
傷させるおそれがある。さらに、ダムバー4をカットす
る際に封止体7の一部の樹脂を合わせて切断するため、
微細治具の損傷をきたしやすい。
【0005】そこで、この発明の課題は、上記の問題を
解決し、パッケージの製造の簡便化を図ることにある。
【0006】
【課題を解決するための手段】上記の課題を解決するた
め、この発明は、リードフレーム上に形成されるリード
ピンのアウターリードとインナーリードとの間を、一次
樹脂層で覆い、次いで、上記一次樹脂層の内側の上記リ
ードフレームのアイランド及びインナーリードにメッキ
を行い、次いで、上記アイランド上に半導体チップをマ
ウントすると共に、上記半導体チップとインナーリード
との間をワイヤーボンディングし、次いで、一次樹脂層
の内側の上記アイランド、半導体チップ及びインナーリ
ードを封止するように二次樹脂層を形成することを特徴
とする。
【0007】一次樹脂層によって、メッキの不要なリー
ドピンの部分を覆うことができる。このため、従来に比
べ、容易かつ簡便にメッキを行うことができ、部分メッ
キを行うための特殊治具が不要となる。また、一次樹脂
層を設けるので、テープやダムバーが不要となる。
【0008】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。
【0009】この発明によって製造されるリードフレー
ムに半導体チップをマウントしたパッケージ(以下、
「パッケージ」と略する。)10は、図1に示すよう
に、アイランド11上にマウントされた半導体チップ1
2及びリードピン13を有するものである。
【0010】上記半導体チップ12は、ICチップやL
SIチップ等をいい、リードピン13の一端部であるイ
ンナーリード14とワイヤー15によって連結、すなわ
ち、ワイヤーボンディングされる。リードピン13のう
ち、その他端部であるアウターリード16以外の部分、
アイランド11及び半導体チップ12は樹脂封止(樹脂
封緘)されて封止体17が形成される。この封止体17
からは、アウターリード16が突出し、外部との接続に
使用される。
【0011】上記のリードピン13のアウターリード1
6とインナーリード14との間の部分には、これを覆う
ように一次樹脂層18が形成される。この一次樹脂層1
8は、封止体17の一部を構成する。この一次樹脂層1
8を構成する樹脂としては、エポキシ樹脂等の各種の樹
脂を用いることができる。
【0012】このパッケージ10を製造する方法は、ま
ず、図2に示すようなリードフレーム21を用意する。
このリードフレーム21は、従来使用されている図7に
記載のリードフレーム1と比較し、ダムバー4が設けら
れていない点が異なる。このリードフレーム21の各リ
ードピン13のアウターリード16とインナーリード1
4との間を、一次樹脂層18で覆う。図3又は図4に示
すように、リードピン13がアイランド11の周辺から
所定距離離れたところから外向きに、放射状に設けられ
ている場合、一次樹脂層18は口の字状となる。
【0013】この一次樹脂層18により、各リードピン
13のアウターリード16とインナーリード14との間
の部分が気密封止される。これにより、この部分の腐食
が防止され、この部分が気密封止される。また、各リー
ドピン13が一次樹脂層18により固定されるので、イ
ンナーリード14が固定され、後工程のワイヤーボンデ
ィングが容易となる。さらに、一次樹脂層18により封
止される各リードピン13の部分は、元来、メッキが不
要な部分である。このため、後工程のメッキ処理が容易
にかつ効率的に行うことができ、さらに、特殊な部分メ
ッキ装置が不要となる。
【0014】また、一次樹脂層を設けることにより、ダ
ムバーカットが不要となる。このため、ダムバーカット
時に生じやすかった、リードピン13等の損傷が防止さ
れる。
【0015】上記一次樹脂層18の成形は、具体的に
は、図5(a)〜(c)に示す工程で行われる。まず、
リードピン13の配列に合わせて所定の形状の溝22を
有する金型23を用意する。この金型を図5(a)に示
すように、溝22が各リードピン13のアウターリード
16とインナーリード14との間の部分に配されるよう
に、金型23をリードフレーム21の上下面にセットす
る。
【0016】そして、図5(b)に示すように、2つの
金型23によって各リードピン13を挟み込み、樹脂を
金型23の溝22に流し込む。樹脂としてエポキシ樹脂
を使用する場合、エポキシ樹脂の球形ペレットを280
℃程度の温度で溶融せしめて流し込む。このとき、リー
ドピン13間の隙間に生じる2つの金型23間の隙間か
ら樹脂が漏れ出すが、得られる一次樹脂層18の厚み
は、リードピン13の表面及び裏面共、薄膜でよいが、
最大限でそれぞれ2mm程度の膜厚なので、漏れ出る樹
脂は少なく、樹脂の漏出はあまり問題とならない。
【0017】冷却後、図5(c)に示すように、金型2
3をはずすことにより、一次樹脂層18がその表裏面に
設けられたリードフレーム21が得られる。
【0018】次に、この一次樹脂層18を設けたリード
フレーム21のうち、外部に露出しているアイランド1
1及びインナーリード14に、金又は銀のメッキを行
い、また、アウターリード16に、防錆及び半田付けの
ためのはんだメッキを行う。このとき、メッキが不要な
部分は既に一次樹脂層18で被覆されていることから、
比較的容易にメッキ操作を行うことができる。また、ア
ウターリード16の部分も半田付け特性に合致した金
属、例えば金、銀、パラジウム等のメッキを行うと、メ
ッキ操作はより容易となると共に、はんだを使用しない
ことから、はんだに含まれる鉛等の重金属による環境問
題に対しても効果的である。
【0019】次いで、アイランド11上にICチップ、
LSIチップ等の半導体チップ12をマウントする。そ
して、半導体チップ12とインナーリード14との間を
ワイヤーボンディングする。次いで、樹脂封止して封止
体7を形成する。このときの樹脂封止は、図6(a)に
示すように、一次樹脂層18の内側開口部のアイランド
11、半導体チップ12及びインナリード14を封止す
るように樹脂を充填し、二次樹脂層24aを形成させ
る。上記一次樹脂層18及び二次樹脂層24aを合わせ
て封止体17となる。封止体17の構造としては、上記
以外に、図6(b)に示すように、一次樹脂層18の内
側開口部及び上下面を覆うように二次樹脂層24bを設
けたもの、図6(c)に示すように、一次樹脂層18全
体を覆うように二次樹脂層24cを設けたもの等があげ
られる。
【0020】上記の二次樹脂層24a〜24cに用いら
れる樹脂は、上記一次樹脂層18に用いられる樹脂との
樹脂の接着性が良好で、かつ、両者を合わせて封止体1
7として使用することができれば、特に限定されるもの
ではない。例えば、一次樹脂層18と同種のエポキシ樹
脂等があげられる。
【0021】最後に、アウターリード16の先端部で切
断してリードフレーム21から切り離し、アウターリー
ド16を折り曲げることにより、図1に示すような、パ
ッケージが得られる。
【0022】なお、上記パッケージ10の封止体17の
表面には、任意のスリットを設けることができる。この
スリットにより、封止体17の表面積を増加させること
ができ、放熱をより効率よく行うことができる。
【0023】このようにして得られたパッケージ10
は、これまでのパッケージ10と比べて、製造工程の簡
略化を伴うため、製造上のメリットを有し、また、コン
ピュータ等、これまでに使用されてきた用途にそのまま
使用することができる。
【0024】
【発明の効果】この発明によれば、製造工程において、
メッキの不要な部分が一次樹脂層によって覆われる。こ
のため、容易にかつ簡便にメッキを行うことができ、部
分メッキを行うための特殊治具が不要となる。
【0025】また、一次樹脂層を設けるので、インナー
リードを抑止するテープが不要となり、製造工程の簡略
化が図れる。
【0026】さらに、一次樹脂層を設けるので、ダムバ
ーが不要となる。このため、封止体の形成後、ダムバー
カットが不要となり、製造工程の簡略化が図れると共
に、得られるパッケージの損傷を防止できる。
【0027】さらにまた、メッキ工程が簡略化されるの
で、メッキのための特殊治具が不要となり、1か所の組
立工場内で、パッケージの組み立てが可能となり、組み
立て途中の中間品を頻繁に移送する必要がなくなる。ま
た、一次樹脂層が緩衝材となるため、中間品の搬送時に
おける接触防止のための合紙が不要となり、かつ、使用
も合理化することができる。
【0028】また、1か所の組立工場内で、パッケージ
の組み立てが可能となることから、移送に伴う損傷がな
くなると共に、移送に要する時間的ロスも回避できる。
さらにまた、移送に伴う各種作業も不要となる。
【0029】さらに、1か所の組立工場内で、パッケー
ジの組み立てが可能となることから、パッケージの組み
立てのための煩雑な工程を簡略化するので経済的であ
り、かつ、時間を短縮できる。このため、多品種少量の
オーダー品に対しても、即応することが可能となる。
【0030】さらにまた、1か所の組立工場内で、パッ
ケージの組み立てが可能となることから、不良品がでた
場合の原因追求等が容易となり、工程改善等を簡単に行
うことができる。
【図面の簡単な説明】
【図1】パッケージの例を示す断面図
【図2】リードフレームの例を示す正面図
【図3】リードフレームに一次樹脂層を設けた例を示す
正面図
【図4】図3の斜視図
【図5】(a)(b)(c)リードフレームに一次樹脂
層を設ける工程の例を示す図
【図6】(a)(b)(c)リードフレームに二次樹脂
層を設けた状態を示す断面図
【図7】従来のリードフレームの例を示す正面図
【図8】従来のリードフレームに封止体を設けた例を示
す斜視図
【図9】図8のパッケージを切り出した状態を示す一部
切欠斜視図
【符号の説明】
1 リードフレーム 2 アイランド 3 リードピン 4 ダムバー 5 テープ 6 半導体チップ 7 封止体 8 アウターリード 9 インナーリード 10 パッケージ 11 アイランド 12 半導体チップ 13 リードピン 14 インナーリード 15 ワイヤー 16 アウターリード 17 封止体 18 一次樹脂層 21 リードフレーム 22 溝 23 金型 24a、24b、24c 二次樹脂層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 リードフレーム上に形成されるリードピ
    ンのアウターリードとインナーリードとの間を、一次樹
    脂層で覆い、次いで、上記一次樹脂層の内側の上記リー
    ドフレームのアイランド及びインナーリードにメッキを
    行い、次いで、上記アイランド上に半導体チップをマウ
    ントすると共に、上記半導体チップとインナーリードと
    の間をワイヤーボンディングし、次いで、一次樹脂層の
    内側の上記アイランド、半導体チップ及びインナーリー
    ドを封止するように二次樹脂層を形成する、リードフレ
    ームに半導体チップをマウントしたパッケージの製造方
    法。
JP10253629A 1998-09-08 1998-09-08 リードフレームに半導体チップをマウントしたパッケージの製造方法 Expired - Fee Related JP2964403B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10253629A JP2964403B1 (ja) 1998-09-08 1998-09-08 リードフレームに半導体チップをマウントしたパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10253629A JP2964403B1 (ja) 1998-09-08 1998-09-08 リードフレームに半導体チップをマウントしたパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2964403B1 true JP2964403B1 (ja) 1999-10-18
JP2000091364A JP2000091364A (ja) 2000-03-31

Family

ID=17254011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10253629A Expired - Fee Related JP2964403B1 (ja) 1998-09-08 1998-09-08 リードフレームに半導体チップをマウントしたパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2964403B1 (ja)

Also Published As

Publication number Publication date
JP2000091364A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
JP2522524B2 (ja) 半導体装置の製造方法
EP0503072B1 (en) Semiconductor device and its manufacturing process
JP2964403B1 (ja) リードフレームに半導体チップをマウントしたパッケージの製造方法
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JP4566266B2 (ja) 半導体装置の製造方法
KR100373891B1 (ko) 반도체장치
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JP3345759B2 (ja) 半導体装置およびその製造方法
JP4225312B2 (ja) 半導体装置
JP4535513B2 (ja) 半導体装置
KR200168394Y1 (ko) 반도체 패키지의 리드 프레임
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPH06216293A (ja) リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いたlsiパッケ−ジの製造方法
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH0296357A (ja) 半導体装置
JPH06326244A (ja) リードフレーム
JPS6149429A (ja) 樹脂封止形半導体装置の製造方法
JPH06244353A (ja) 半導体集積回路装置
JPH0719870B2 (ja) リードフレーム
JPH10256454A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees