JPWO2020208904A1 - Cu合金ターゲット、配線膜、半導体装置、液晶表示装置 - Google Patents

Cu合金ターゲット、配線膜、半導体装置、液晶表示装置 Download PDF

Info

Publication number
JPWO2020208904A1
JPWO2020208904A1 JP2020529772A JP2020529772A JPWO2020208904A1 JP WO2020208904 A1 JPWO2020208904 A1 JP WO2020208904A1 JP 2020529772 A JP2020529772 A JP 2020529772A JP 2020529772 A JP2020529772 A JP 2020529772A JP WO2020208904 A1 JPWO2020208904 A1 JP WO2020208904A1
Authority
JP
Japan
Prior art keywords
less
film
alloy
adhesive film
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020529772A
Other languages
English (en)
Other versions
JP6768180B1 (ja
Inventor
悟 高澤
悟 高澤
保夫 中台
保夫 中台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority claimed from PCT/JP2020/003145 external-priority patent/WO2020208904A1/ja
Application granted granted Critical
Publication of JP6768180B1 publication Critical patent/JP6768180B1/ja
Publication of JPWO2020208904A1 publication Critical patent/JPWO2020208904A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ガラス又は樹脂のいずれか一方又は両方から成る基板31の表面に、Cuに、添加金属が含有された密着膜用合金によってCu合金ターゲットを作成し、スパッタリングによって密着膜37を形成する。添加金属は、0.5at%以上6at%以下のMgと、1at%以上15at%以下のAlと、0.5at%以上10at%以下のSiのうち、いずれか二種以上の金属を含有する。密着膜37は、基板31との間の密着力が強く、剥離が生じない。

Description

本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、基板に接触する電極層や配線膜の技術分野に関する。
FPD(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できるアモルファスシリコン(水素化アモルファスシリコンを含む)等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
そして近年では、高移動度の酸化物半導体に加え、半導体集積回路や、FPD中のトランジスタの電極層や配線膜に低抵抗の銅薄膜を用い、大面積のFPDで輝度均一な表示を行うことも図られている。
また、近年では液晶表示装置に湾曲可能な可撓性が求められており、そのため、樹脂基板上に液晶表示装置の配線膜を形成する技術が求められている。
しかしながら銅薄膜は、ガラス、酸化物、化合物半導体、樹脂等との密着性が悪く、また、銅薄膜の構成物質である銅原子は半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。
特に、配線膜やゲート電極層は基板上に形成されるため、銅薄膜はガラスや樹脂との密着性が悪いことから、配線膜やゲート電極層がガラス基板や樹脂基板から剥離する虞がある。
このため、銅薄膜と基板の間に、銅配線と基板との間の付着強度を増大させるTiN膜やW膜等の密着膜が設けられているが、コストが高くなるという問題がある。
また、銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法で成形されているが、銅薄膜とTiN膜やW膜等の密着膜を同じエッチング液でエッチングすることができない。そのため、銅薄膜と密着膜の二層構造の積層膜を一回のエッチング工程でエッチングすることができず、密着性を有し、且つ、銅薄膜と同じエッチング液によってエッチングできる密着膜が求められている。
H6−177117号公報 特開2002−294437号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板、樹脂基板又は半導体層に対する密着性が高い配線膜と、その配線膜を形成するためのCu合金ターゲットを提供することにある。
本発明は、スパッタリング装置に配置され、スパッタリングされるCu合金ターゲットであって、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有するCu合金ターゲットである。
本発明は、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされたCu合金ターゲットである。
本発明は、ビッカース硬度は50Hv以上120Hv以下の範囲であるCu合金ターゲットである。
本発明は、Cuと添加金属とを含有する密着膜用合金から成る密着膜を有する配線膜であって、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する配線膜である。
本発明は、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた配線膜である。
本発明は、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板に接触された密着膜と、前記密着膜に接触された銅薄膜と、を有し、前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する半導体装置である。
本発明は、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた半導体装置である。
本発明は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板と、前記基板表面に設けられた配線膜と、前記基板上に配置された画素電極層と、前記画素電極層上に配置された液晶と、前記液晶上に配置された上部電極層と、を有し、前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、前記配線膜は前記基板と接触する密着膜を有し、前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する液晶表示装置である。
本発明は、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた液晶表示装置である。
本発明の密着膜と銅薄膜とは、同じエッチング液でエッチングすることができるので、本発明のゲート電極層や配線膜は一回のエッチング工程でパターニングすることができる。
密着膜とガラス基板、樹脂基板との間の密着性は高いので、それらの表面に形成する電極層や配線膜が剥離しない。
Cu合金ターゲットの反りが少なくなる。
本発明の一例のトランジスタと本発明の一例の液晶表示装置を説明するための断面図 (a)〜(c):本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(1) (a)〜(c):本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(2) (a)、(b):本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(3) 本発明の一例のトランジスタと本発明の一例の液晶表示装置の製造工程を説明するための断面図(4) 反り量を説明するための図 スパッタリング装置の一例
図1の符号2は、本発明の実施例の液晶表示装置であり、液晶表示装置2の内部には、本発明の第一例のトランジスタ11の断面図が、液晶表示部12と共に示されている。
このトランジスタ11を説明すると、該トランジスタ11は、ガラス又は樹脂のうち、いずれか一方又は両方から成る基板31の表面に細長のゲート電極層32が配置されており、ゲート電極層32上には、少なくとも幅方向に亘ってSi酸化物(SiOx)から成るゲート絶縁膜33が配置されている。この基板31を構成する材料には、樹脂中にガラス繊維が含有され、その結果樹脂とガラスとから成る材料で形成された基板も含まれる。
ゲート絶縁膜33上には、ゲート絶縁膜33の幅方向両端の外側にはみ出る長さで半導体層34が配置されており、半導体層34上のうち、ゲート電極層32よりも外側であってゲート電極層32の幅方向両端上に位置し、ゲート絶縁膜33を間に位置させた互いに対向する位置に、ソース電極層51とドレイン電極層52とが形成されている。ソース電極層51とドレイン電極層52とは半導体層34に接触する。
ソース電極層51とドレイン電極層52の間には凹部55が設けられ、この凹部55によってソース電極層51とドレイン電極層52とは電気的に分離されており、ソース電極層51とドレイン電極層52の間に異なる電圧を印加できるように構成されている。
ソース電極層51上と、ドレイン電極層52上と、その間の凹部55上には、保護膜41が形成されている。
このトランジスタ11では、ソース電極層51とドレイン電極層52の間に電圧を印加した状態でゲート電極層32にゲート電圧を印加し、半導体層34内のゲート絶縁膜33を介してゲート電極層32と対向した部分に、低抵抗のチャネル層が形成されると、半導体層34のうちソース電極層51が接触した部分とドレイン電極層52が接触した部分とがチャネル層によって接続され、その結果、ソース電極層51とドレイン電極層52とが電気的に接続され、トランジスタ11が導通する。
ここでは、ソース領域71とドレイン領域72とチャネル領域73との半導体の極性は同じであり、チャネル層の極性はチャネル領域73の極性と同極性である。
但し、ソース領域71の極性とドレイン領域72の極性とがチャネル領域73の極性と異なり、チャネル層の極性がソース領域71の極性とドレイン領域72の極性と同極性になる場合も本発明に含まれる。
ゲート電圧の印加を停止すると、チャネル層(又は低抵抗層)は消滅し、ソース電極層51とドレイン電極層52との間は高抵抗になり、電気的に分離される。
液晶表示部12には画素電極82が配置されており、画素電極82上には液晶83が配置されている。液晶83上には上部電極81が位置しており、画素電極82と上部電極81との間に電圧が印加されると、液晶83を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
画素電極82はソース電極層51やドレイン電極層52と電気的に接続されており、トランジスタ11がON・OFFすることで、画素電極82への電圧印加の開始・終了が行われる。
ここでは画素電極82は、ドレイン電極層52に接続された透明導電層42の一部から成っている。透明導電層42はITOで構成されている。
透明導電層42の下方には、配線膜30が配置されている。
この配線膜30とゲート電極層32とは、本発明の密着膜用合金から成る密着膜37と、密着膜37上に形成された銅を主成分とする銅薄膜38(50at%を越える含有率で銅を含有する薄膜)とで構成されており、密着膜37は基板31と接触しており、銅薄膜38は基板31と接触しないようになっている。
このトランジスタ11の製造工程を説明する。
このトランジスタ11の製造工程では、先ず、成膜対象物の基板31をスパッタリング装置内に搬入する。図7の符号80は、そのスパッタリング装置を示している。
スパッタリング装置80は、真空槽89を有しており、真空槽89の内部は真空排気装置86によって真空排気されている。
真空槽89の内部には、第一、第二のカソード電極86a、86bが配置されている。第一のカソード電極86aには、密着膜用合金から成るCu合金ターゲット88aが設けられており、第二のカソード電極86bには、純銅ターゲット88bが設けられている。ガス源87からArガス等の希ガスから成るスパッタリングガスを真空槽89の内部に導入し、第一のスパッタリング電源85aによって第一のカソード電極86aにスパッタ電圧を印加してCu合金ターゲット88aをスパッタリングし、図2(a)に示すように、基板31上に密着膜37を形成する。
次いで、この例では希ガスから成る同種類のスパッタリングガスをガス源87から真空槽89の内部に導入し、純銅ターゲット88bをスパッタリングして、密着膜37上に銅薄膜38を形成する。
密着膜37と銅薄膜38とが形成された基板31を真空槽89の外部に移動させる。
密着膜37と銅薄膜38を形成するときには、酸素ガスはスパッタリング雰囲気中に導入しないので、密着膜37や銅薄膜38には酸化銅は含有されず、低抵抗の密着膜37と銅薄膜38が形成される。
銅薄膜38を形成した後、所望の雰囲気中で400℃程度に加熱してアニールしても良い。
次に、図2(b)に示すように、銅薄膜38上にパターニングしたレジスト膜39を配置し、密着膜37と銅薄膜38とが形成された基板31を、銅薄膜38と密着膜37との両方をエッチングできるエッチング液に浸漬し、レジスト膜39間に露出する銅薄膜38と、銅薄膜38のエッチング後に露出する密着膜37とを同じエッチング液に接触させ、エッチング液に接触した部分をエッチング除去する。図2(c)はエッチング除去した状態を示している。
密着膜37と銅薄膜38とが形成された基板31を純銅をエッチングできる純銅エッチング液に浸漬し、レジスト膜39に設けられた開口の底面に露出する銅薄膜38をエッチング除去し、次いで、密着膜用合金をエッチングできる密着膜用エッチング液に浸漬し、密着膜37をエッチング除去するようにしてもよい。
この例では銅薄膜38と密着膜37とが部分的に除去され、残った部分によって、基板31上にゲート電極層32と配線膜30とが形成される。
次に、パターニングしてゲート電極層32と配線膜30を形成すると、ゲート電極層32と配線膜30が位置する部分以外は基板31の表面が露出しており、レジスト膜39を除去した後、図3(a)に示すように、基板31の表面、ゲート電極層32の表面、配線膜30の表面に、SiO2、SiNx等の絶縁性材料から成るゲート絶縁膜33を形成する。このゲート絶縁膜33は、必要に応じてパターニングする。
次に、ゲート絶縁膜33上に半導体材料(例えばSi半導体や酸化物半導体)から成る薄膜を形成し、パターニングして、図3(b)に示すように、ゲート絶縁膜33上にパターニングされた半導体層34を形成する。
次いで、少なくとも半導体層34の表面に金属薄膜が形成される。この金属薄膜をパターニングして、図3(c)に示すように、ソース電極層51と、ドレイン電極層52とを形成する。半導体層34のうち、ソース電極層51と接触する部分がソース領域71と呼ばれ、ドレイン電極層52と接触する部分がドレイン領域72と呼ばれる。ソース電極層51とドレイン電極層52は、半導体層34のうち、ゲート電極層32の幅方向両端上であって、ゲート電極層32の端部に対してゲート絶縁膜33を間に介して対向する位置に配置されている。次いで、図4(a)に示すように、SiNxやSiO2等の絶縁膜から成る保護膜41を形成する。
次に、図4(b)に示すように、保護膜41とゲート絶縁膜33とにヴィアホールやコンタクトホール等の接続孔43を形成し、接続孔43の底面に、ドレイン電極層52、ソース電極層51、又は配線膜30等が有する銅薄膜38の表面を露出させ、その状態で透明導電層を形成し、パターニングする。図5の符号42は、パターニングされた透明導電層を示している。
そして、液晶83と上部電極81を後工程で配置して、図1に示す液晶表示装置2を得ると、トランジスタ11は動作可能な状態になる。
チャネル領域73は、半導体層34の、ソース領域71とドレイン領域72の間の領域であり、ゲート電極層32は、少なくともゲート絶縁膜33を挟んでチャネル領域73と対向する位置にある。トランジスタ11は、ゲート絶縁膜33と、ゲート・ソース・ドレイン電極層32、51、52と半導体層34とでこのように構成されている。
なお、半導体層34は、IGZO(InGaZnO)等の酸化物半導体や、Siから成るアモルファス半導体、多結晶半導体、単結晶半導体など、種々の半導体が含まれる。
半導体層34がIGZOで構成されている場合は、ソース電極層51とドレイン電極層52とを上記配線膜30によって構成させ、配線膜30中の密着膜37を半導体層34と接触させ、銅薄膜38を密着膜上に形成し、密着膜37をIGZOと接触させることもできる。
また、上記実施例では、密着膜37と銅薄膜38の積層膜は、配線膜30やゲート電極層32に用いたが、MOSトランジスタのソース電極層51やドレイン電極層52が基板31と接触する場合は、密着膜37と銅薄膜38の積層膜によってソース電極層やドレイン電極層を構成させることもできる。
銅(Cu)を主成分として、添加金属を含有する密着膜用合金を作成し、密着膜用合金から成るCu合金ターゲットを作成した。
密着膜用合金は、Cuと添加金属とを含有する密着膜用合金から成り、密着膜用合金の原子数を100at%としたときに、添加金属には、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属が含有される。
密着膜用合金をスパッタリングして形成される密着膜の基板への密着性は、密着膜用合金中に含有される炭素原子(C)と酸素原子(O)の含有量によって大きく変化する。Cは50ppm以下含有され、Oは100ppm以下含有される。
<評価内容>
密着膜用合金から作成したCu合金ターゲットの、ビッカース硬度と、加工性と、硬度分布と、膜厚分布とを測定した。
ビッカース硬度は、50Hv以上120Hv以下の範囲の測定値を良品とした。
合金化すると堅くなり、機械加工性が悪化し、また、機械加工時の変形が発生する。スパッタリングレートも低下しやすい。50Hv以上120Hv以下の範囲に含まれない測定値を不良品と評価した。
加工性は、1m×1m×20mmtの密着膜用合金の板をフライス加工によって厚みを5mm削って得たCu合金ターゲットの反り量で評価した。図6の符号10がフライス加工して得たCu合金ターゲットであり、符号sがそのCu合金ターゲット10の反り量である。反り量sが1mm以上のときに不良品と評価した。
硬度分布については、密着膜用合金から作成したCu合金ターゲット表面の複数箇所を硬度測定し、その測定結果のうちの硬度最大値(Max)と硬度最小値(Min)とから次式によって算出し、硬度分布が15%以上であったCu合金ターゲットを不良品と評価した。
硬度分布=(硬度最大値−硬度最小値)/(硬度最大値+硬度最小値)
スパッタレートについては、密着膜用合金から作成したCu合金ターゲットをスパッタリングし、Cu合金ターゲットと同じ面積の薄膜を形成したときに、薄膜面内での膜厚最大値と膜厚最小値とを測定し、次式から膜厚分布を算出し、膜厚分布が5%以上のCu合金ターゲットを不良品と評価した。
膜厚分布=(膜厚最大値−膜厚最小値)/(膜厚最大値+膜厚最小値)
また、密着膜用合金で作成したCu合金ターゲットをスパッタリングして、ガラス製の基板と、エポキシ樹脂製の基板と、ポリイミド樹脂製の基板との表面にそれぞれ密着膜を形成し、密着膜を1cm×1cmの正方形に切断して密着膜小片から成るマスを100個形成し、各マス上に接着テープを貼付して接着テープを基板から剥離させたときに、基板とマスとの間で1個でも剥離した場合を不良品と評価した(テープ試験の100マス評価)。
(1)Cu−Mg−Al
添加金属として、マグネシウム原子(Mg)を、0.5、2、6、又は8at%含有し、アルミニウム原子(Al)を0、1、2、8、10、15、20at%含有する密着膜用合金を作成し、Cu合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とCの含有率とOの含有率とを下記表1〜表4に示す。○は良品、×は不良品を示している。
表1〜表4中、MgとAlとSiとを含有しないCuのCu合金ターゲットを作成したときの測定値も含む。表5以下も同じである。
Cu−0.5at%Mg−Al
Figure 2020208904
Cu−2at%Mg−Al
Figure 2020208904
Cu−6at%Mg−Al
Figure 2020208904
Cu−8at%Mg−Al
Figure 2020208904
(2)Cu−Al−Si
添加金属として、Alを1、5、10、15又は20at%含有し、シリコン原子(Si)を0.5、1、2、5、10又は15at%含有する密着膜用合金を作成し、Cu合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とCの含有率とOの含有率とを下記表5〜表9に示す。○は良品、×は不良品を示している。
Cu−1at%Al−Si
Figure 2020208904
Cu−5at%Al−Si
Figure 2020208904
Cu−10at%Al−Si
Figure 2020208904
Cu−15at%Al−Si
Figure 2020208904
Cu−20at%Al−Si
Figure 2020208904
(3)Cu−Mg−Al−Si
添加金属として、Mgを1at%含有し、Alを2at%含有し、Siを1又は3at%含有する密着膜用合金と、Mgを2又は6at%含有し、Alを2又は8at%含有し、Siを2、5又は10at%含有する密着膜用合金を作成し、Cu合金ターゲットを作成したときの各測定項目を評価した。その評価の結果とCの含有率とOの含有率とを下記表10に示す。○は良品、×は不良品を示している。
Figure 2020208904
<結論>
表1〜表10から、添加金属には、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属が含有されればよいことが分かる。
また、密着膜用合金中のCは50ppm以下の含有量にし、Oは100ppm以下の含有量にすれば良いことが分かる。
このような密着膜用合金からCu合金ターゲットを作成した場合はCu合金ターゲットの組成は密着膜用合金と同じ組成になり、また、そのCu合金ターゲットを希ガスでスパッタリングして形成した薄膜の組成も密着膜用合金の組成と同じになる。
11……トランジスタ
30……配線膜
31……基板
32……ゲート電極層
33……ゲート絶縁膜
34……半導体層
37……密着膜
38……銅薄膜
43……接続孔
51……ソース電極層
52……ドレイン電極層
71……ソース領域
72……ドレイン領域
73……チャネル領域
81……上部電極
82……画素電極
83……液晶
88a……Cu合金ターゲット
88b……純銅ターゲット
本発明は、スパッタリング装置に配置され、スパッタリングされるCu合金ターゲットであって、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有し、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされたCu合金ターゲットである。
本発明は、ビッカース硬度は50Hv以上120Hv以下の範囲であるCu合金ターゲットである。
本発明は、Cuと添加金属とを含有する密着膜用合金から成る密着膜を有する配線膜であって、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有し、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた配線膜である。
本発明は、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、前記ゲート電極層は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板に接触された密着膜と、前記密着膜に接触された銅薄膜と、を有し、前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有し、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた半導体装置である。
本発明は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板と、前記基板表面に設けられた配線膜と、前記基板上に配置された画素電極層と、前記画素電極層上に配置された液晶と、前記液晶上に配置された上部電極層と、を有し、前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、前記配線膜は前記基板と接触する密着膜を有し、前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有し、前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた液晶表示装置である。

Claims (9)

  1. スパッタリング装置に配置され、スパッタリングされるCu合金ターゲットであって、
    Cuと添加金属とを含有する密着膜用合金から成り、
    前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有するCu合金ターゲット。
  2. 前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた請求項1記載のCu合金ターゲット。
  3. ビッカース硬度は50Hv以上120Hv以下の範囲である請求項1又は請求項2のいずれか1項記載のCu合金ターゲット。
  4. Cuと添加金属とを含有する密着膜用合金から成る密着膜を有する配線膜であって、
    前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する配線膜。
  5. 前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた請求項4記載の配線膜。
  6. 半導体層と、
    前記半導体層と接触して配置されたゲート絶縁膜と、
    前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極層とを有し、
    前記半導体層には、前記ゲート電極層と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、
    前記ソース領域と前記ドレイン領域には、ソース電極層とドレイン電極層がそれぞれ接触された半導体装置であって、
    前記ゲート電極層は、ガラス又は樹脂のうちいずれか一方又は両方から成る基板に接触された密着膜と、
    前記密着膜に接触された銅薄膜と、を有し、
    前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、
    前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する半導体装置。
  7. 前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた請求項6記載の半導体装置。
  8. ガラス又は樹脂のうちいずれか一方又は両方から成る基板と、
    前記基板表面に設けられた配線膜と、
    前記基板上に配置された画素電極層と、
    前記画素電極層上に配置された液晶と、
    前記液晶上に配置された上部電極層と、を有し、
    前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、
    前記配線膜は前記基板と接触する密着膜を有し、
    前記密着膜は、Cuと添加金属とを含有する密着膜用合金から成り、
    前記密着膜用合金の原子数を100at%としたときに、前記添加金属は、0.5at%以上6at%以下の範囲のMgと、1at%以上15at%以下の範囲のAlと、0.5at%以上10at%以下の範囲のSiとから成る三種の金属のうち、いずれか二種以上の金属を含有する液晶表示装置。
  9. 前記密着膜用合金は、Cの含有量は50ppm以下にされ、Oの含有量は100ppm以下にされた請求項8記載の液晶表示装置。
JP2020529772A 2019-04-09 2020-01-29 Cu合金ターゲット、配線膜、半導体装置、液晶表示装置 Active JP6768180B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019074257 2019-04-09
JP2019074257 2019-04-09
PCT/JP2020/003145 WO2020208904A1 (ja) 2019-04-09 2020-01-29 Cu合金ターゲット、配線膜、半導体装置、液晶表示装置

Publications (2)

Publication Number Publication Date
JP6768180B1 JP6768180B1 (ja) 2020-10-14
JPWO2020208904A1 true JPWO2020208904A1 (ja) 2021-04-30

Family

ID=72745182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020529772A Active JP6768180B1 (ja) 2019-04-09 2020-01-29 Cu合金ターゲット、配線膜、半導体装置、液晶表示装置

Country Status (1)

Country Link
JP (1) JP6768180B1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP5548396B2 (ja) * 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
KR101175970B1 (ko) * 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Also Published As

Publication number Publication date
JP6768180B1 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP5017282B2 (ja) 配線膜の形成方法
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5805270B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JPWO2008018490A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
US20070228575A1 (en) Wiring material and wiring board using the same
KR20130020569A (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP6768180B1 (ja) Cu合金ターゲット、配線膜、半導体装置、液晶表示装置
WO2020208904A1 (ja) Cu合金ターゲット、配線膜、半導体装置、液晶表示装置
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
TWI701353B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
JP2017033963A (ja) 薄膜トランジスタ
WO2020213232A1 (ja) Cu合金ターゲット
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200601

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200601

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200601

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200805

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200812

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200918

R150 Certificate of patent or registration of utility model

Ref document number: 6768180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250