JPWO2020090882A1 - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JPWO2020090882A1
JPWO2020090882A1 JP2020553975A JP2020553975A JPWO2020090882A1 JP WO2020090882 A1 JPWO2020090882 A1 JP WO2020090882A1 JP 2020553975 A JP2020553975 A JP 2020553975A JP 2020553975 A JP2020553975 A JP 2020553975A JP WO2020090882 A1 JPWO2020090882 A1 JP WO2020090882A1
Authority
JP
Japan
Prior art keywords
frame
frame body
substrate
plan
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020553975A
Other languages
English (en)
Other versions
JP7160940B2 (ja
Inventor
藤原 宏信
宏信 藤原
朋哉 今
朋哉 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020090882A1 publication Critical patent/JPWO2020090882A1/ja
Application granted granted Critical
Publication of JP7160940B2 publication Critical patent/JP7160940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract


電子部品収納用パッケージは、基板と枠体とを備える。基板は、電子部品が実装される実装領域が位置する上面を有する。枠体は、実装領域を囲むように基板の上面に位置するとともに、貫通孔を有する。枠体は、第1枠体、第2枠体及び第3枠体を備える。第1枠体は、実装領域の少なくとも一部を囲んで基板の上面に位置するとともに、セラミック材料を含む。第2枠体は、実装領域の少なくとも一部を囲んで基板の上面に位置するとともに、貫通孔を有し、金属材料を含む。第3枠体は、平面視において実装領域を囲むように第1枠体の上面および第2枠体の上面に位置するとともに金属材料を含む。第1枠体は、第1端部および第2端部を有し、第2枠体は、第3端部及び第4端部を有している。第1枠体の第1端部と第2枠体の第4端部と、および第1枠体の第2端部と第2枠体の第3端部とは、それぞれ、接合材を介して接合されている。

Description

本開示は、電子部品を収容するための電子部品収納用パッケージおよび電子装置に関する。
近年、IC(Integrated Circuit)、LSI(Large-Scale Integration)、パワーデバイス、発光ダイオード、圧電素子または水晶振動子等の半導体素子等の電子部品を収納する電子部品収納用パッケージおよび電子装置は、封止の際の気密性が要求されている(特開2010−62181号公報を参照)。
特開2010−62181号公報に記載のパッケージでは、熱変形によって上下方向に傾きが生じたり、入出力端子等に負荷がかかったりする可能性があった。
本開示の一実施形態に係る電子部品収納用パッケージは、電子部品が実装される実装領域が位置する上面を有する基板と、前記実装領域を囲むように前記基板の前記上面に位置するとともに、平面視において前記実装領域から外方に向かって貫通する貫通孔を有する枠体と、を備えている。前記枠体は、前記実装領域の少なくとも一部を囲んで前記基板の前記上面に位置するとともに、セラミック材料を含む第1枠体と、前記実装領域の少なくとも一部を囲んで前記基板の前記上面に位置するとともに、前記貫通孔を有し、金属材料を含む第2枠体と、平面視において前記実装領域を囲むように前記第1枠体の上面および前記第2枠体の上面に位置するとともに金属材料を含む第3枠体と、を備えている。前記第1枠体は、第1端部および第2端部を有し、前記第2枠体は、第3端部及び第4端部を有している。前記第1枠体の前記第1端部と前記第2枠体の前記第4端部と、および前記第1枠体の前記第2端部と前記第2枠体の前記第3端部とは、それぞれ、接合材を介して接合されている。
本開示の一実施形態に係る電子装置は、上記の電子部品収納用パッケージと、前記実装領域に実装された電子部品と、前記電子部品を覆うとともに、第3枠体の上面に接着剤を介して接着された蓋体と、を備える。
本開示の一実施形態に係る電子部品収納用パッケージの概観斜視図である。 本開示の一実施形態に係る電子部品収納用パッケージの上面図である。 本開示の一実施形態に係る電子部品収納用パッケージの側面図である。 本開示の一実施形態に係る電子部品収納用パッケージの分解斜視図である。 本開示の一実施形態に係る電子装置の概観斜視図である。 図3に示したXの拡大図である。
以下、本開示の一実施形態に係る電子部品収納用パッケージ1および電子装置10について、図面を参照しながら説明する。
<電子部品収納用パッケージおよび電子装置>
まず、図1乃至図4及び図6を用いて電子部品収納用パッケージ1(以下、パッケージ1とする)について説明する。
パッケージ1は、受動素子からなる素子を実装するのに用いるものである。該素子としては、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等である。より具体的には、パッケージ1は、高耐圧化、大電流化または高速・高周波化に対応している素子を実装して機能させるのに適しており、該素子の一例として半導体素子等の電子部品を実装するものである。そして、電子装置10は、パッケージ1に素子の一例としての半導体素子等の電子部品を実装したものである。
パッケージ1は、基板2と、枠体11と、を備えている。枠体11は、第1枠体3、第2枠体4及び第3枠体7を備えている。第1枠体3は、基板2の上面24に位置している。第2枠体4は、第1枠体3が接合されている。第3枠体7は、第1枠体3の上面および第2枠体4の上面に位置している。第2枠体4は側壁に貫通孔Oを有している。貫通孔Oは、平面視において実装領域21から外方に向かって貫通している。
基板2は、たとえば平面視したときに四角形状である部材であって、図4に示すように、上面24に、電子部品5が実装される実装領域21と、実装領域21を取り囲む周辺領域22と、を有している。基板2は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成ってもよい。基板2は、パッケージ1内で電子部品5から発生した熱を効率良くパッケージ1の外部に放熱する機能を備えていてもよい。基板2は、良好な熱伝導率を有していてもよい。なお、基板2の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定することができる。基板2の熱膨張係数は、例えば3×10-6/K以上28×10-6/K以下に設定されていてもよい。
また、基板2は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、平面視したときの基板2の一辺の長さは、例えば、5m以上50mm以下に設定されている。より具体的には、基板2は、図4に示すように、平面視において、第1長辺2L1、第2長辺2L2、第1短辺2S1及び第2短辺2S2を有する矩形状であってもよい。このとき、第1長辺2L1及び第2長辺2L2は、例えば、10mm以上50mm以下に、第1短辺2S1及び第2短辺2S2は、例えば、5mm以上20mm以下に設定されてもよい。また、基板2の上下方向(基板2の上面24と直交する方向)の厚みは、例えば、0.3mm以上5mm以下に設定されている。
また、基板2の表面は、酸化腐食の防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されていてもよい。なお、金属層の厚みは、例えば、0.5μm以上9μm以下に設定されている。
枠体11は、実装領域21を囲むように基板2の上面24に位置する。そして、上述したように、枠体11は、第1枠体3、第2枠体4及び第3枠体7を備える。 第1枠体3は、基板2の周辺領域22に沿って基板2の上面24に位置している。第1枠体3は、入出力端子の役割を果たすものであってもよく、内部の電子部品5等と外部と信号のやり取りをすることができる。第1枠体3は、平面視において例えばU字形状であり、三方位から内部を囲むような形状であってもよい。つまり、第1枠体3は、実装領域21の少なくとも一部を囲んで基板2の上面24に位置するものであればよい。
第1枠体3は、図3及び図4に示すように、枠状の平板部31と、平板部31上に設けられた、枠状の立壁部32と、を含んで構成されていてもよい。そして、図2及び図3に示すように、この平板部31が、平面視において、基板2の外縁よりも外方に突出した突出部31aを有していてもよい。このとき、突出部31aの上面に、信号配線33が位置していてもよい。この場合、突出部31aを介して、パッケージ1と外部の電気回路基板とを容易に接続することが可能となる。ここで、外部の電気回路基板とは、例えばフレキシブル基板であってもよい。
なお、本実施形態においては、図4に示すように、第1枠体3の枠状の平板部31は、基板2に当接する板状の部分と該板状の部分の上にU字形状の枠状の部分とを有している。このような形状の第1枠体3であっても、基板2の実装領域21の少なくとも一部を囲むように位置している。
なお、第1枠体3は、平板部31の下面に基板2と接合されるメタライズ層(不図示)、平板部31の上面に信号配線33および立壁部32の上面に金属層(不図示)、平板部31および立壁部32の上面にグランド層34を有していてもよい。信号配線33は、パッケージ1の内外を電気的に導通させる信号配線である。また、信号配線33は、パッケージ1の外側に設けられるリード端子等を接続するための下地である。金属層は、後述する第2枠体4をろう材やはんだ等の金属接合材で接合するための下地である。平板部31は、平面視したときに四角形状である部材である。また、立壁部32は、平面視したときに枠状から一辺を取り除いた形状の部材である。また、平板部31と立壁部32とは一体型で構成されていてもよいし、平板部31と立壁部32との間にさらに信号線路を配線する絶縁層が設けられていてもよい。第1枠体3は、パッケージ1の信号配線等の設計により適宜適切な構成とすることができる。 第1枠体3は、セラミック材料を含んでいる。つまり、平板部31および立壁部32は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成ってもよい。また、信号配線33および金属層は、タングステン、モリブデンまたはマンガン等の高融点金属材料から成る下地に、ニッケルおよび金等のめっき層が設けられたものであってもよい。なお、セラミック材料を含む平板部31または立壁部32の熱膨張係数は、例えば3×10-6/K以上8×10-6/K以下に設定されている。
ここで、第1枠体3の作製方法について説明する。焼成前の未硬化の平板部31の上面、下面および貫通孔Oと対向する端面に、例えば、スクリーン印刷法を用いて、平板部31の上面の一辺に沿って複数の信号配線33、グランド層34を形成する。また、スクリーン印刷法を用いて、焼成前の立壁部32の上面に金属層と、グランド層34を形成する。そして、焼成前の未硬化の信号配線33、グランド層34が形成された平板部31上に、焼成前の未硬化の金属層およびグランド層34が形成された立壁部32を圧着して、両者を同時に焼成する。このようにして、第1枠体3を作製することができる。
焼成後の第1枠体3は、平板部31と立壁部32とが一体となっている。なお、第1枠体3を平面視したときに、信号配線33は、立壁部32によって、二つに分断されて見えるものの、立壁部32の直下において、各信号配線33は連続している。そのため、第1枠体3を平面視したときに、信号配線33のうちパッケージ1の内部に位置する部分は、信号配線33のうちパッケージ1の外部に位置する部分と電気的に連続して配線されている。その結果、信号配線33を介して、パッケージ1内の電子部品5とパッケージ1の外部の電気回路基板とを電気的に接続することができる。
平板部31の平面視したときの一辺の長さは、例えば、3mm以上50mm以下に設定されている。平板部31の高さは、例えば、1mm以上10mm以下に設定されている。また、立壁部32の平面視したときの一辺の長さは、例えば、1mm以上50mm以下に設定されている。立壁部32の高さは、例えば、1mm以上10mm以下に設定されている。
信号配線33上に、リード端子(不図示)がろう材を介して電気的に接続されていてもよい。リード端子は、外部の電気回路基板等と電気的に接続するための部材である。また、隣接する信号配線33同士を、間を空けて設けることで、隣接する信号配線33同士を電気的に絶縁するとともに、電磁気的な結合が低減される。
第2枠体4は、基板2の周辺領域22に沿って基板2の上面24に接合され、第1枠体3と同様に電子部品5を外部から保護するための部材である。第2枠体4は、平面視したときに例えばU字形状に形成された枠状の形状であってもよい。第2枠体4は、三方位から内部を囲むような形状であってもよい。つまり、第2枠体4は、実装領域21の少なくとも一部を囲んで基板2の上面24に位置するものであればよい。さらに、第2枠体4は、貫通孔Oが設けられてもよい。第2枠体4は、例えば、ろう材等を介して基板2の上面24にろう付けされる。 第2枠体4がこのような形状であれば、例えば、第2枠体4が、四方を囲む形状であり、側壁に開口部を有しているものと比較すると、加工が容易になる。その結果、生産性を向上させることができる。また、第1枠体3との接合においても接合面積を小さくすることができるので、熱変形による影響を互いに受けにくくすることができる。
また、第2枠体4は、金属材料を含むものである。より具体的には、第2枠体4は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。第2枠体4は、パッケージ1内で電子部品5から発生した熱を効率良くパッケージ1の外部に放熱する機能を備えていてもよい。なお、第2枠体4の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。第2枠体4の熱膨張係数は、例えば3×10-6/K以上28×10-6/K以下に設定されている。
また、図2に示すように、第2枠体4は、平面視したときに基板2内に収まる大きさであってもよい。基板2の短辺に沿う第2枠体4の一辺の長さが、例えば5mm以上20mm以下に設定されている。また、第2枠体4の高さは、例えば5mm以上20mm以下に設定されている。また、第2枠体4を平面視したときの第2枠体4の厚みは、例えば0.5mm以上3mm以下に設定されている。ここで、第2枠体4の高さとは、図3において、基板2に対して垂直な方向における第2枠体4の寸法である。第2枠体4の厚みとは、後述するように、図2に示すように、平面視において、基板2の長辺又は短辺に垂直な方向における第2枠体4の寸法である。なお、その他の枠体の高さや厚みについても、同様に定義できる。
また、第2枠体4の貫通孔Oが形成されている箇所に、光信号を透過するレンズ等が設けられていてもよい。これにより、例えば、パッケージ1に実装された光学部品から送信される光信号を外部に出力することができる。
図1及び図2に示すように、第3枠体7は、リング形状を有している。第3枠体7は、第1枠体3の上面および第2枠体4の上面に位置している。第3枠体7は、第1枠体3および第2枠体4が基板2の上面24に沿って位置しているので、外縁が基板2と同じ形状であってもよい。また、第3枠体7は、金属材料を含むものである。第3枠体7は、例えば、第2枠体4と同じ材質であってもよい。これにより、第2枠体の熱膨張係数と第3枠体の熱膨張係数が同じとなり、第2枠体4と第3枠体7の接合面での熱膨張による破損の虞を低減できる。第3枠体7は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
ここで、図2及び図4に示すように、第1枠体3は、第1端部3aおよび第2端部3bを有し、第2枠体4は、第3端部4a及び第4端部4bを有している。そして、第1枠体3と第2枠体4とは、それぞれの対向する両端部において、接合材を介して接合されている。より具体的には、第1枠体3の第1端部3aと第2枠体4の第4端部4bと、および第1枠体3の第2端部3bと第2枠体4の第3端部4aとは、それぞれ、接合材を介して接合されている。つまり、パッケージ1は、実装領域21が、第1枠体3および第2枠体4によって、四方を囲まれる形状になっている。このとき、接合材はろう材等である。そして、これら第1枠体3の上面及び第2枠体4の上面に、実装領域21を囲むように別部材の第3枠体7が位置している。
以上のような構成であることによって、本実施形態に係るパッケージ1は、例えば第2枠体4に切り欠き部があり、その切り欠き部に第1枠体3の両端部および上面が接合される場合に比較して、本実施形態はそれぞれの両端部のみで接合されるため、第1枠体3と第2枠体4の接合面積を小さくできる。このことによって、熱膨張係数の差で生じる応力を低減でき、お互いに影響を及ぼす熱応力等の負荷を低減させることができる。また、第1枠体3および第2枠体4は階段形状になっていてもよい。
また、本実施形態においては、第1枠体3および第2枠体4とは別部材である第3枠体7があることによって、蓋体6との接合強度は保たれるため、第1枠体3の高さおよび第2枠体4の高さが同じでない場合でも、電子装置10の気密性が損なわれることを低減できる。
第1枠体3と第2枠体4とが接合する両端部において、第1枠体3は、第2枠体4よりも厚みが大きくてもよい。すなわち、図2に示すように、平面視において、第1枠体3の第1端部3aの厚みw1は、第2枠体4の第4端部4bの厚みw4よりも大きく、第1枠体3の第2端部3bの厚みw2は、第2枠体4の第3端部4aの厚みw3よりも大きくてもよい。ここで、厚みwとは、平面視における、各枠部材の幅のことである。より具体的には、両端部においては、平面視における基板2の長辺に垂直な方向における各枠部材の寸法のことである。このことによって、第1枠体3と第2枠体4の接合面において、接合時の配置誤差によって位置ずれを起こしてもパッケージ1の接合強度や気密性を保つことができる。その結果、気密性の高いパッケージ1の生産性が向上する。
なお、本実施形態においては、図2に示すように、第1枠体3の厚みおよび第2枠体の厚みは、いずれも全長に亘って一定である。すなわち、第1端部3aの厚みw1と第2端部3bの厚みw2は等しく、第3端部4aの厚みw3と第4端部4bの厚みw4は等しい。このような構成であれば各枠部材の製造が容易となるが、各枠部材の形状はこれに限らず、任意の枠部材の一部の厚みが他の厚みと異なる形状であっても構わない。
第1枠体3と第2枠体4との接合部8は、基板2が矩形状の場合には、基板2の長辺と重なる位置にあってもよい。すなわち、図2及び図4に示すように、平面視において、基板2は第1長辺2L1、第2長辺2L2、第1短辺2S1および第2短辺2S2を有する矩形状である。そして、平面視において、第1枠体3の第1端部3aと第2枠体4の第4端部4bとが接合する第1接合部81は、基板2の第1長辺2L1と重なって位置していてもよい。加えて、第1枠体3の第2端部3bと第2枠体4の第3端部4aとが接合する第2接合部82は、基板2の第2長辺2L2と重なって位置していてもよい。このような構成によって、熱応力等により変形が生じやすい基板2の長辺側を接合材等によって固定することができる。これにより、基板2が熱応力等により変形することを低減できる。なお、このとき、接合部8は、実質的に基板2の長辺に沿って位置していれば良く、製造誤差等の範囲内で長辺から離れて位置していてもよい。
また、図4に示すように、平面視において、第1接合部81と第2接合部82とは対向して位置していてもよい。このような構成によれば、第1接合部81及び第2接合部82が基板2の長辺側に同じ位置に配置されるため、接合によって生じるパッケージ1の傾斜および寸法誤差を小さくできるため、気密性を向上させることができる。
さらに、平面視において、第1枠体3の一部が基板2の第1短辺2S1に位置するとともに、第2枠体4の一部が基板2の第2短辺2S2に位置している。このとき、第1接合部81および第2接合部82は、第2短辺2S2よりも第1短辺2S1に近接して位置していてもよい(不図示)。このような構成によれば、パッケージ1に占める金属材料の割合が大きくなるため、パッケージ1全体の熱伝導率が高まり、放熱性を向上させることができる。加えて、パッケージ1のコスト削減も図れる。
加えて、図1及び図2に示すように、平面視において、第1枠体3の外縁は、第3枠体7の外縁よりも外方に位置していてもよい。このような構成によれば、第1枠体3が第3枠体7と接合する接合面において、端部(角部)に応力がかかってクラックが発生する可能性を低減することができる。
図6に示すように、第3枠体7は、第1枠体3および/または第2枠体4との接合部において、外周部に曲面71を有していてもよい。すなわち、第3枠体7は、第1枠体3と接合する第3接合部83(不図示)と第2枠体4と接合する第4接合部84と、を有しており、第3接合部83および第4接合部84の少なくとも一方が外周部に曲面71を有していてもよい。このとき、少なくとも曲面71が第3枠体7の下面から外周側の側面にかけて位置していればよい。このことによって、第3枠体7の角部に集中的に発生する熱応力を分散し、第3枠体7が破損するリスクを低減させることができる。このとき、曲面71は、第1枠体3および/または第2枠体4の外周部の全周に渡って位置していてもよいし、外周部の一部にのみ位置していてもよい。
またこのとき、平面視において、曲面71は、第1枠体3の外縁よりも内方に位置していてもよい(図3参照)。このような構成によれば、第3枠体7の角部の熱応力を緩和する効果と、第1枠体3との接合時にろう材がフィレットを作りやすくなることによる接合強度の向上が図れる効果の両方が得られる。その結果、気密性の向上がより一層図れる。
次に、図1及び図5を用いて電子装置10について説明する。
電子装置10は、図1に示すように、パッケージ1内に電子部品5を実装することで作製することができる。なお、電子部品5は、第2枠体4で囲まれる領域にまで延在される信号配線33と電気的に接続される。さらに、例えば、パッケージ1の貫通孔Oに設けられるレンズを固定することにより、光ファイバからの光信号をパッケージ1内に入出力することができる。
蓋体6は、平面視において、例えば、第2枠体4と同じ大きさである。蓋体6は、第1枠体3の上面および第2枠体4の上面に位置した第3枠体7にシーム溶接法やはんだ等の接着剤を介して接合される。また、蓋体6は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料から成る。蓋体6の厚みは、例えば0.5〜3mmである。蓋体6が第3枠体7の上面に接合されることによって、パッケージ1及び蓋体6で囲まれた内側の空間を気密に封止することができる。
<電子装置の製造方法>
ここで、図5に示す電子装置10の製造方法を説明する。まず、基板2、第1枠体3および第2枠体4のそれぞれを準備する。基板2および第2枠体4のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
第1枠体3としては、平板部31となるセラミックグリーンシートと、立壁部32に対応した部位が残るように型抜きされたセラミックグリーンシートと、をそれぞれ準備する。次に、平板部31となるセラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる信号配線33が形成される。また、立壁部32となるセラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる金属層が形成される。そして、第1枠体3は、平板部31となるセラミックグリーンシート上に立壁部32が形成されたセラミックグリーンシートを積層して焼結するとともに、所望の形状に個片に切断することで形成される。さらに、スクリーン印刷法を用いて第2枠体4との接合面となる第1枠体3の端面(第1端部3a及び第2端部3b)に金属層を形成する。このようにして、第1枠体3を作製することができる。また、準備した第2枠体4は、第2枠体4の貫通孔Oに、レンズがろう材を介して挿入固定されてもよい。
次に、準備した基板2、第1枠体3および第2枠体4のそれぞれを、ろう材を介して接合する。このとき、第2枠体4は、基板2および第1枠体3と接合される個所に個片にされたろう材を予め配置した状態で、第2枠体4、基板2および第1枠体3を加熱してろう材をそれぞれの接合面に濡れ広がらせ、冷却することによって接合される。このようにして、電子部品収納用パッケージ1を作製することができる。さらに、作製した電子部品収納用パッケージ1の実装領域21に電子部品5等をはんだ等の接合材で実装し、電子部品収納用パッケージ1を蓋体6で覆うことで、電子装置10を作製することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において数値などを含む種々の変更、改良等が可能である。また、本実施形態における電子部品の実装方法などは指定されない。
1 電子部品収納用パッケージ
2 基板
21 実装領域
22 周辺領域
3 第1枠体
3a 第1端部
3b 第2端部
31 平板部
31a(突出部)
32 立壁部
33 信号配線
34 グランド層
4 第2枠体
4a 第3端部
4b 第4端部
5 電子部品
6 蓋体
7 第3枠体
71 曲面
8 接合部
81 第1接合部
82 第2接合部
10 電子装置
11 枠体
O 貫通孔
w1〜w4 厚み

Claims (12)

  1. 電子部品が実装される実装領域が位置する上面を有する基板と、
    前記実装領域を囲むように前記基板の前記上面に位置するとともに、平面視において前記実装領域から外方に向かって貫通する貫通孔を有する枠体と、を備えており、
    前記枠体は、
    前記実装領域の少なくとも一部を囲んで前記基板の前記上面に位置するとともに、セラミック材料を含む第1枠体と、
    前記実装領域の少なくとも一部を囲んで前記基板の前記上面に位置するとともに、前記貫通孔を有し、金属材料を含む第2枠体と、
    平面視において前記実装領域を囲むように前記第1枠体の上面および前記第2枠体の上面に位置するとともに金属材料を含む第3枠体と、を備えており、
    前記第1枠体は、第1端部および第2端部を有し、前記第2枠体は、第3端部及び第4端部を有しており、
    前記第1枠体の前記第1端部と前記第2枠体の前記第4端部と、および前記第1枠体の前記第2端部と前記第2枠体の前記第3端部とは、それぞれ、接合材を介して接合されている、電子部品収納用パッケージ。
  2. 前記第2枠体の材質と前記第3枠体の材質とは同じである、請求項1に記載の電子部品収納用パッケージ。
  3. 平面視において、前記第2枠体は、前記基板の外縁の一部に沿ったU字形状である、請求項1または請求項2に記載の電子部品収納用パッケージ。
  4. 平面視において、前記第1枠体の前記第1端部の厚みは、前記第2枠体の前記第4端部の厚みよりも大きく、前記第1枠体の前記第2端部の厚みは、前記第2枠体の前記第3端部の厚みよりも大きい、請求項1〜3のいずれか1つに記載の電子部品収納用パッケージ。
  5. 平面視において、前記基板は第1長辺、第2長辺、第1短辺および第2短辺を有する矩形状であり、
    平面視において、前記第1枠体の前記第1端部と前記第2枠体の前記第4端部とが接合する第1接合部は、前記基板の前記第1長辺と重なって位置しているとともに、前記第1枠体の前記第2端部と前記第2枠体の前記第3端部とが接合する第2接合部は、前記基板の前記第2長辺と重なって位置している、請求項1〜4のいずれか1つに記載の電子部品収納用パッケージ。
  6. 平面視において、前記第1接合部と前記第2接合部とは対向して位置している、請求項5に記載の電子部品収納用パッケージ。
  7. 平面視において、前記第1枠体の一部が前記基板の前記第1短辺に位置するとともに、前記第2枠体の一部が前記基板の前記第2短辺に位置しており、
    平面視において、前記第1接合部および前記第2接合部は、前記第2短辺よりも前記第1短辺に近接して位置している、請求項5または請求項6に記載の電子部品収納用パッケージ。
  8. 平面視において、前記第1枠体の外縁は、前記第3枠体の外縁よりも外方に位置している、請求項1〜7のいずれかに記載の電子部品収納用パッケージ。
  9. 前記第3枠体は、前記第1枠体の前記上面と接合する第3接合部と、前記第2枠体の前記上面と接合する第4接合部と、を有しており、
    前記第3接合部および前記第4接合部の少なくとも一方は、外周部に曲面を有している、請求項1〜8のいずれか1つに記載の電子部品収納用パッケージ。
  10. 前記第3接合部は、前記外周部に前記曲面を有しており、
    平面視において、前記曲面は、前記第1枠体の外縁よりも内方に位置している、請求項9に記載の電子部品収納用パッケージ。
  11. 前記第1枠体は、平面視において前記基板の外縁よりも外方に突出した突出部を有しており、
    前記突出部の上面に、信号配線が位置している、請求項1〜10のいずれか1つに記載の電子部品収納用パッケージ。
  12. 請求項1〜11のいずれか1つに記載の電子部品収納用パッケージと、
    前記実装領域に実装された電子部品と、
    前記電子部品を覆うとともに、前記第3枠体の上面に接着剤を介して接着された蓋体とを備えた、電子装置。
JP2020553975A 2018-10-30 2019-10-30 電子部品収納用パッケージおよび電子装置 Active JP7160940B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018203588 2018-10-30
JP2018203588 2018-10-30
PCT/JP2019/042567 WO2020090882A1 (ja) 2018-10-30 2019-10-30 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JPWO2020090882A1 true JPWO2020090882A1 (ja) 2021-09-02
JP7160940B2 JP7160940B2 (ja) 2022-10-25

Family

ID=70463702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553975A Active JP7160940B2 (ja) 2018-10-30 2019-10-30 電子部品収納用パッケージおよび電子装置

Country Status (5)

Country Link
US (1) US20210398866A1 (ja)
EP (1) EP3876272A4 (ja)
JP (1) JP7160940B2 (ja)
CN (1) CN112956015B (ja)
WO (1) WO2020090882A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163788A1 (ja) * 2021-01-29 2022-08-04 京セラ株式会社 半導体パッケージ及び半導体電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343548A (ja) * 1992-06-08 1993-12-24 Ngk Spark Plug Co Ltd シールリング及びその製造方法
JP2003017604A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004266188A (ja) * 2003-03-04 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置
JP2008235531A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 気密封止用パッケージおよび接続構造
JP2015225873A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2016086126A (ja) * 2014-10-28 2016-05-19 京セラ株式会社 半導体素子パッケージおよび半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117041A (ja) * 1997-06-20 1999-01-22 Sumitomo Electric Ind Ltd 光半導体用パッケージ
JP2003133451A (ja) * 2001-10-22 2003-05-09 Sumitomo Metal Electronics Devices Inc 光通信用パッケージ
JP2007273852A (ja) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
JP2010062181A (ja) 2008-09-01 2010-03-18 Sumitomo Metal Electronics Devices Inc 電子部品収納用パッケージ
WO2010150729A1 (ja) * 2009-06-26 2010-12-29 京セラ株式会社 素子収納用パッケージ、及び実装構造体
JP5773851B2 (ja) * 2011-11-28 2015-09-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2013141013A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 素子収納用パッケージ
JP5826113B2 (ja) * 2012-05-24 2015-12-02 京セラ株式会社 圧電振動素子収納用パッケージおよび圧電装置ならびに多数個取り配線基板
WO2014017273A1 (ja) * 2012-07-27 2014-01-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP5969317B2 (ja) * 2012-08-24 2016-08-17 京セラ株式会社 光半導体素子収納用パッケージおよび実装構造体
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
JP2014127589A (ja) * 2012-12-26 2014-07-07 Kyocera Corp 素子収納用パッケージおよび実装構造体
JP6239999B2 (ja) * 2014-02-25 2017-11-29 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP6725408B2 (ja) * 2016-12-22 2020-07-15 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343548A (ja) * 1992-06-08 1993-12-24 Ngk Spark Plug Co Ltd シールリング及びその製造方法
JP2003017604A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004266188A (ja) * 2003-03-04 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置
JP2008235531A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 気密封止用パッケージおよび接続構造
JP2015225873A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2016086126A (ja) * 2014-10-28 2016-05-19 京セラ株式会社 半導体素子パッケージおよび半導体装置

Also Published As

Publication number Publication date
WO2020090882A1 (ja) 2020-05-07
EP3876272A1 (en) 2021-09-08
JP7160940B2 (ja) 2022-10-25
EP3876272A4 (en) 2022-08-17
CN112956015A (zh) 2021-06-11
CN112956015B (zh) 2024-05-24
US20210398866A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP6911917B2 (ja) モジュール
JP5823023B2 (ja) 素子収納用パッケージ
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7160940B2 (ja) 電子部品収納用パッケージおよび電子装置
JPWO2013172420A1 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6760788B2 (ja) 半導体パッケージ、および半導体装置
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2015029201A (ja) 圧電振動素子搭載用基板および圧電装置
WO2010150729A1 (ja) 素子収納用パッケージ、及び実装構造体
JP5773851B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP2014027158A (ja) 素子収納用パッケージおよび実装構造体
JP2019161109A (ja) 半導体装置用パッケージおよび半導体装置
US11417575B2 (en) Board and semiconductor apparatus
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5791263B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2004200416A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221013

R150 Certificate of patent or registration of utility model

Ref document number: 7160940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150