JP5823023B2 - 素子収納用パッケージ - Google Patents

Description

本発明は、素子を実装・収納して実装構造体として機能させる素子収納用パッケージに関する。

近年、機器の小型化とともに、ＩＣ、発光ダイオード、圧電素子または水晶振動子等の素子を実装することが可能な小型の素子収納用パッケージが開発されている。そして、レーザーダイオードまたはフォトダイオード等の光半導体素子を実装することが可能な光半導体用パッケージが提案されている（例えば、特開２００６−６６８６７号公報）。なお、特開２００６−６６８６７号公報で提案された電子部品収納用パッケージは、金属製の基体と、基体上に設けられた入出力端子と、入出力端子の上面および下面のそれぞれに設けられた複数のリード端子と、を含んで構成されている。

特開２００６−６６８６７号公報で提案された電子部品収納用パッケージでは、実装される素子の高性能化に伴い、入出力端子に設けられるリード端子の数を増加させようとしたとき、パッケージを大型化しないと、実現することが困難である。そして、パッケージ自体を大型化した場合は、電子部品収納用パッケージが実装される機器までも大型化してしまう虞がある。

本発明は、パッケージ自体を大型化せずに、リード端子の数を増加させることが可能な素子収納用パッケージを提供することを目的とする。

本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する矩形状の基板と、前記基板上に前記実装領域の外周に沿って設けられた、一部に切欠きを有する枠体と、前記切欠きに設けられた、前記枠体で囲まれる領域から前記枠体で囲まれない領域にまで延在する入出力端子とを備えている。前記入出力端子は、第１絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、前記第２絶縁層上に積層された第３絶縁層とを含んでいる。前記第１絶縁層は、前記第２絶縁層および前記第３絶縁層よりも前記枠体外に延在している。前記第２絶縁層は、前記第３絶縁層よりも前記枠体外に延在している。前記第１絶縁層の上面に、所定電位に設定される複数の第１端子が設けられている。前記第１絶縁層の下面に、所定電位に設定される複数の第２端子が設けられている。前記第２絶縁層の上面に、交流信号が流れる複数の第３端子が設けられている。

本発明の一実施形態に係る素子収納用パッケージの概観斜視図であって、入出力端子の後方から入出力端子の前方を見た上方斜視図である。 本発明の一実施形態に係る素子収納用パッケージの概観斜視図であって、入出力端子の前方から入出力端子の後方を見た上方斜視図である。 図２のＡ部分を拡大した入出力端子の斜視図である。 本発明の一実施形態に係る素子収納用パッケージの平面図である。 図４のＢ部分を拡大した入出力端子の平面図である。 本発明の一実施形態に係る素子収納用パッケージの側面図である。 一変形例に係る素子収納用パッケージの側面図である。 図１に相当する概観斜視図であって、貫通孔に保持部材と光透過性部材とが設けられた上方斜視図である。 図２に相当する概観斜視図であって、貫通孔に保持部材と光透過性部材とが設けられた上方斜視図である。

以下、本発明の一実施形態に係る素子収納用パッケージについて、図面を参照しながら説明する。

＜素子収納用パッケージの構成＞
素子収納用パッケージ１は、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子を実装するのに用いるものである。素子収納用パッケージ１では、高耐圧化、大電流化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子の一例として半導体素子を実装するものである。また、素子収納用パッケージ１は、上面に素子の実装領域Ｒを有する矩形状の基板２と、基板２上であって実装領域Ｒの外周に沿って形成され、一部に切欠きＣを有する枠体３と、切欠きＣに設けられ、枠体３で囲まれる領域から枠体３で囲まれない領域にまで延在する入出力端子４と、を備えている。

基板２は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、基板２の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板２の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

また、基板２は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板２は、平面視したときの一辺の長さは、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板２の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。

また、基板２の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。

枠体３は、実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装される素子を外部から保護するための部材である。枠体３は、平面視したときに四角形状に形成された枠状の一部を切り欠いた形状である。また、枠体３は、切欠きＣに入出力端子４が設けられる。また、枠体３は、切欠きＣと対向する箇所に貫通孔Ｈが設けられてもよい。なお、枠体３は、ろう材を介して基板２にろう付けされる。

また、枠体３は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体３は、枠体３内で素子から発生する熱を効率良く枠体３の外部に放熱する機能を備えている。なお、枠体３の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体３の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

また、枠体３は、平面視したときに基板２に対応する大きさであって、一辺の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体３の切欠きＣを除いた、上下の厚みは、例えば１ｍｍ以上１０ｍｍ以下に設定されている。また、枠体３の切欠きＣを含めた、上下の厚みは、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体３を平面視したときの枠の厚みは、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。

枠体３の切欠きＣに、入出力端子４が設けられる。また、枠体３の貫通孔Ｈが形成されている箇所に、外部に設ける光ファイバから伝わる光を枠体３内部にまで通す光透過性部材が設けられている。貫通孔Ｈには、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の光透過性部材１１を嵌め込むことが可能な保持部材１２が設けられる。保持部材１２は、枠体３外部から光透過性部材１１近傍にまで光ファイバの先端を近付けて、保持するものであってもよい。

枠体３は、切欠きＣに対向する箇所に貫通孔Ｈが形成されている。そして、図８または図９に示すように、貫通孔Ｈに光透過性部材１１を保持した保持部材１２が設けられている。光透過性部材１１は、枠体３内に光半導体素子を実装した場合に、光半導体素子が発する光の通る高さ位置に設けられている。そして、素子が光半導体素子の場合は、光透過性部材１１の光軸と一致する実装領域Ｒに配置される。保持部材１２は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金から成る。

光透過性部材１１は、貫通孔Ｈを封止するように保持部材１２に設けられている。光透過性部材１１は、光を透過させるとともに、枠体３内の気密性を保つための機能を備えている。そして、光透過性部材１１は、光半導体素子から発せられる光信号を集光或いは平行光に変換する機能を有している。そのため、光透過性部材１１は、光半導体素子から発せられる光信号の光軸を調整することができる。

また、入出力端子４は、光透過性部材１１と対向する切欠きＣに設けられてもよい。その結果、光透過性部材１１や光ファイバが保持される貫通孔Ｈの光軸に対して垂直方向の素子収納用パッケージ１の長さを抑制し、素子収納用パッケージ１を小型化することができる。よって、素子収納用パッケージ１は、外部回路基板に高密度に実装することができる。また、枠体３や入出力端子４は、光透過性部材１１や光ファイバが保持される貫通孔Ｈの光軸に対し、平面視で線対称に設けられることが好ましい。その結果、基板２や枠体３、入出力端子４の熱膨張係数差や熱応力によって生じる素子収納用パッケージ１の変形は、貫通孔Ｈの光軸に対して平面視で線対称となることから、貫通孔Ｈの光軸に対して光軸のずれが抑制される。よって、素子収納用パッケージ１は、内部に収納された光半導体素子と光ファイバとの光入出力を円滑に行なうことができる。

また、枠体３上には、枠体３の上面に沿ってシールリング５が設けられている。シールリング５は、枠体３内を覆うように蓋体を設けるときに、蓋体を接続するものである。なお、シールリング５は、蓋体とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。

入出力端子４は、枠体３の切欠きＣに設ける部材である。入出力端子４は、複数の絶縁層を積層した構造であって、第１絶縁層４ａと、第１絶縁層４ａ上に積層された第２絶縁層４ｂと、第２絶縁層４ｂ上に積層された第３絶縁層４ｃとを含んでいる。さらに、入出力端子４は、第１絶縁層４ａの下面に第４絶縁層４ｄを設けている。

第１絶縁層４ａは、第２絶縁層４ｂおよび第３絶縁層４ｃよりも枠体３外に延在して、第２絶縁層４ｂは、第３絶縁層４ｃよりも枠体３外に延在している。また、第４絶縁層４ｄは、第２絶縁層４ｂよりも枠体３外に延在しているが、第１絶縁層４ａよりは延在していない。さらに、第１絶縁層４ａの上面に所定電位に設定される複数の第１端子６と、第１絶縁層４ａの下面に所定電位に設定される複数の第２端子７と、第２絶縁層４ｂの上面に交流信号が流れる複数の第３端子８が設けられる。

第１絶縁層４ａ、第２絶縁層４ｂおよび第３絶縁層４ｃは、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。また、第１端子６、第２端子７および第３端子８が設けられる、第１絶縁層４ａの上面、第１絶縁層４ａの下面および第２絶縁層４ｂの上面には、各端子と接続される金属層９が形成される。また、金属層９は、各端子に対応して第１絶縁層４ａおよび第２絶縁層４ｂに形成されている。また、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面には、枠体３をろう材を介して接続するためのメタライズパターンが形成されている。金属層９およびメタライズパターンは、例えば、タングステン、モリブデンまたはマンガン等の高融点金属材料から成る。なお、セラミック材料から構成された第１絶縁層４ａ、第２絶縁層４ｂおよび第３絶縁層４ｃの熱膨張係数は、例えば３×１０^−６／Ｋ以上８×１０^−６／Ｋ以下に設定されている。

ここで、入出力端子４の作製方法について説明する。焼成前の未硬化の第１絶縁層４ａの上下面および第２絶縁層４ｂの上面に、例えば、スクリーン印刷法等の厚膜形成技術、あるいは蒸着法、スパッタリング法等の薄膜形成技術を用いて、複数の金属層９を形成する。さらに、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面には、金属層９と同様に、メタライズパターンが形成される。そして、第１絶縁層４ａ、第２絶縁層４ｂ、第３絶縁層４ｃおよび第４絶縁層４ｄを積層した状態で同時に焼成する。このようにして、入出力端子４を作製することができる。金属層９は、第１絶縁層４ａの上面の一端から他端にかけて設けられ、第１絶縁層４ａの下面の一端から他端にかけて設けられ、第２絶縁層４ｂの上面の一端から他端にかけて設けられる。メタライズパターンは、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面において枠体３と接続される個所に形成される。

焼成後の入出力端子４は、第１絶縁層４ａ、第２絶縁層４ｂ、第３絶縁層４ｃおよび第４絶縁層４ｄが一体となる。そして、入出力端子４を平面視したときに、枠体３で囲まれる内外にまで延在されて金属層９が設けられる。その結果、枠体３内の素子と枠体３外の外部の電子機器とを金属層９を介して電気的に接続することができる。

第１端子６、第２端子７および第３端子８は、外部の電子機器と電気的に接続するための部材である。第１端子６、第２端子７および第３端子８は、ろう材を介して金属層９に接続される。そして、第１端子６、第２端子７および第３端子８のそれぞれは、金属層９と電気的に接続される。

また、金属層９は各端子に対応して設けられている。金属層９は、隣接する複数の第１端子６、隣接する複数の第２端子７および隣接する複数の第３端子８の各端子同士が間を空けて、電気的に絶縁して設けられている。

第１端子６および第２端子７は、例えば、グランドや直流電圧等の定まった値となる所定電位に設定される。また、第３端子８は、交流信号としての高周波信号が流れるように設定される。

ここでは、第１端子６の一部を接地導体用の端子とし、第２端子７の一部を直流電圧用の端子とする。第１端子６の一部は接地導体用、第２端子７の一部は直流電圧用、第３端子８は交流信号用なので、特に第３端子８の下方で第２端子７との間に接地導体用となる第１端子６が設けられることにより、第２端子７に複数の異なる値の直流電圧が印加される場合においても、第３端子８からの電界分布は第３端子８と距離が近い第１端子６との間に生じ易くなる。その結果、第３端子８と第２端子７との間で生じる電界分布や容量成分、共振現象が抑制される。そして、第３端子８は、所望の特性インピーダンスを維持することができ、第３端子８を介して交流信号を円滑に入出力することができる。

複数の第３端子８のそれぞれは、図５に示すように、平面視して複数の第１端子６同士の間に配置され、第３端子８と、隣接する第１端子６との間隔が同一となるように配置されている。即ち、第３端子８は、平面視して複数の第１端子６同士の間の中央部に配置されている。

仮に、第３端子８と第１端子６とが、平面視して重なるように配置されていたとすると、第１端子６と第３端子８との間隔が小さくなることから、第１端子６と第３端子８との電磁界結合が強くなり、それに伴って生じる静電容量の変動によって第３端子８のインピーダンスに不整合が、また第１端子６と第３端子８との電磁界結合によって共振現象が生じやすい。また、第１端子６と第３端子８との間隔が小さくなるに伴って増加する容量成分を小さくするために、第１端子６や第３端子８の大きさを小さくした場合には、第１端子６や第３端子８と入出力端子４、外部回路基板との接合部における接合強度や接合性が劣化する。その結果、第３端子８を伝送する交流信号が効率よく伝送されにくい。さらに、第３端子８を伝送する交流信号に雑音信号が加わりやすい。また、第１端子６や第３端子８と入出力端子４、外部基板との間で接合不良が生じやすい。その結果、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で、交流信号からなる高周波信号を正常かつ正確に入出力することができないという問題が発生しやすい。

さらに、第３端子８とこれに隣接する第１端子６との間隔が、平面視して同一とならないように配置されていたとすると、第３端子８とこれに隣接する第１端子６との間隔が同一とならず、第３端子８と、隣接する第１端子６との電磁界分布は、第３端子８の長さ方向に沿った、第２絶縁板４ｂに対する垂直面に対して対称となり難く、第３端子８と、隣接する第１端子６との間における電磁界分布に偏りが生じる。

そこで、第３端子８を第１端子６と重ならないように配置し、第３端子８と第１端子６との距離を長くするとともに、第３端子８とこれに隣接する第１端子６との間隔を同一にする。これにより、第３端子８と第１端子６との電磁界結合によって生じる第３端子８におけるインピーダンスの不整合や、第１端子６と第３端子８との電磁界結合によって生じる共振現象を抑制することができ、第３端子８で伝送する交流信号を効率よく伝送することができる。その結果、第３端子８で伝送する交流信号に雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で、交流信号からなる高周波信号を正常かつ正確に入出力することができる。

また、複数の第３端子８のそれぞれは、平面視して複数の第２端子７同士の間に配置され、第３端子８とこれに隣接する第１端子６との間隔が同一となるように配置されている。即ち、第３端子８は、平面視して複数の第１端子６同士の間の中央部に配置されている。

第３端子８を第２端子７と重ならないように配置し、第３端子８と第２端子７との距離を長くするとともに、第３端子８とこれに隣接する第２端子７との間隔を同一に配置する。その結果、第３端子８と第２端子７との電磁界結合によって生じる第３端子８におけるインピーダンスの不整合や、第２端子７と第３端子８との電磁界結合によって生じる共振現象を抑制することができる。そして、第３端子８で伝送される交流信号が効率よく伝送されるとともに雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で交流信号からなる高周波信号を正常かつ正確に入出力することができる。

第１端子６、第２端子７および第３端子８は、図６に示すように、基板２の上面に沿って平面方向に延在している。また、第１端子６と第２端子７との上下方向の間の距離は、例えば０．３ｍｍ以上３ｍｍ以下であって、一定になるように設定されている。そして、第１端子６と第２端子７との上下方向の間の距離は一定であって、外部の上下面に配線パターンが形成されたフレキシブルプリント基板を第１端子６と第２端子７の間に挟むことができる。さらに、第１端子６および第２端子７のそれぞれは、フレキシブルプリント基板の上下面に形成された配線パターンに対して電気的に接続される。

複数の第２端子７は、図６に示すように、平面視して複数の第１端子６よりも枠体３外に延在している。外部のフレキシブルプリント基板は、第２端子７が第１端子６よりも延在していることで、第２端子７の上面に当てて、第２端子７の上面に沿って第１端子６と第２端子７の間に介在するように滑らせることができることから、フレキシブルプリント基板を第１端子６と第２端子７の間に設置しやすくなり、フレキシブルプリント基板を入出力端子４に電気的に接続するために要する時間を短縮することができる。そして、フレキシブルプリント基板を第１端子６と第２端子７の間に挟むことができ、その後、半田を介して第１端子６および第２端子７をフレキシブルプリント基板の上下面に形成された配線パターンに電気的に接続することができる。

また、複数の第１端子６は、平面視して複数の第２端子７よりも枠体３外に延在させてもよい。第１端子６が第２端子７よりも延在していることで、例えば、貫通孔Ｈの反対方向から入出力端子４を側面視した際の各端子の位置に対応した貫通部が形成され、貫通部と電気的に接続される配線パターンが形成されたフレキシブルプリント基板を、貫通孔Ｈの反対方向から各端子を貫通部に挿入し、一括して各端子に電気的に接続する場合には、第２端子７および第３端子８との間隔が小さい第１端子６を最初に貫通部に挿入することにより、第１端子６に対応した第２端子７および第３端子８が挿入される貫通部の位置ずれを小さくすることができる。さらに、第１端子６を貫通部に挿入した後に第２端子７を貫通部に挿入することで、貫通部に対する位置合わせが第１端子６および第２端子７で行われ、第３端子８と貫通部との位置ずれをさらに小さくすることができる。その結果、第３端子８が貫通部に挿入されないことにより生じる電気的な接続不良や変形を抑制することができるとともに、第１端子６が貫通部に挿入されることによって第２端子７および第３端子８に対応した貫通孔が位置合わせされ、一括して各端子をフレキシブルプリント基板に電気的に接続することができることにより、実装構造体の製造リードタイムを大幅に短縮することができる。

本実施形態によれば、複数種の端子を入出力端子４に対して、高さ位置を異ならせて配置することができ、パッケージ自体を大型化せずに、リード端子の数を増加させることができる。また、第３端子８とこれに隣接する第１端子６および第２端子７との電磁界結合に起因した第３端子８におけるインピーダンスの不整合や、第１端子６および第２端子７と第３端子８との電磁界結合に起因した共振現象が抑制され、第３端子８で伝送する交流信号が効率よく伝送されるとともに雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で交流信号からなる高周波信号を正常かつ正確に入出力することができる。

＜素子収納用パッケージの製造方法＞
ここで、図１または図２に示す素子収納用パッケージ１の製造方法を説明する。まず、基板２、枠体３および入出力端子４のそれぞれを準備する。基板２および枠体３のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。

入出力端子４は、各絶縁層に対応するセラミックグリーンシートをそれぞれ準備する。次に、セラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる金属層９が形成される。そして、入出力端子４は、積層されたセラミックグリーンシートを焼成することで形成される。さらに、スクリーン印刷法を用いて枠体３との接合面となる入出力端子４の表面にメタライズパターンを形成する。さらに、各種の端子を入出力端子４の金属層９にろう材で接続する。このようにして、入出力端子４を作製することができる。また、準備した枠体３は、枠体３の貫通孔Ｈに、光透過性部材１１を実装した保持部材１２をろう材を介して嵌めて接続する。

次に、準備した基板２、枠体３および入出力端子４のそれぞれをろう材を介して接続する。具体的に、基板２上に入出力端子４を載置するとともに、入出力端子４が切欠きＣに挿入されるように枠体３を基板２上に載置し、ろう材を介して一括して接続する。このようにして、素子収納用パッケージ１を作製することができる。さらに、素子収納用パッケージ１の実装領域Ｒに絶縁性の配線基板を設け、この配線基板に半田を介して素子を実装し、ボンディングワイヤを介して素子と配線基板と入出力端子４とを電気的に接続した後に、素子収納用パッケージを蓋体で覆うことで、実装構造体を作製することができる。

＜変形例＞
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージおよび実装構造体のうち、本実施形態に係る素子収納用パッケージ１および実装構造体と同様な部分については、同一の符号を付して適宜説明を省略する。図７は、一変形例に係る素子収納用パッケージ１の側面図であって、図６に相当する図面である。

上記実施形態では、第２端子７が第１端子６よりも枠体３外に向かって延在して設けられた構造であったが、これに限られない。例えば、図７に示すように、第１端子６の枠体３の外側の一端が第２端子７の枠体３の外側の一端よりも枠体３外に向かって延在した構造であってもよい。

この変形例においては、入出力端子４の第１絶縁層４ａの露出した上面に第１端子６を設け、入出力端子４の第１絶縁層４ａの露出した下面に第２端子７を設ける。そして、第１端子６の一端は、第２端子７の一端よりも枠体３外に向かって、より延在するように設けられている。即ち、第１端子６の一端は、第２端子７の一端よりも枠体３外に向かって延在している。一方、第１端子６の他端は、平面視して第２端子７の他端と重なるように配置されている。なお、第１端子６の一端および第２端子７の一端の差は、例えば１ｍｍ以上５ｍｍ以下に設定されている。

このように第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の上方から第１端子６に向かって外部の部材が接近して接触することになっても、第１端子６から第２端子７の方向に力が作用したとしても、第１端子６の先端部が第２端子７に接触する虞が低減される。このように第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の上方から第１端子６に向かって外部の部材が接近して接触することによって、第１端子６から第２端子７の方向に力が作用したとしても、第１端子６の先端部が第２端子７に接触する虞が抑制される。即ち、第１端子６の先端部が、第１端子６と第２端子７の間隔だけ第２端子７の方向に撓むか、または変形したとしても、第１端子６の先端部が第２端子７に接触しにくい。しかし、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していない場合には、第１端子６の先端部が第１端子６と第２端子７の間隔だけ第２端子７の方向に撓むか、または変形すると、第１端子６の先端部が第２端子７に接触しやすい。よって、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在している場合には、第１端子７から第２端子８の方向に作用される力によって第１端子６が第２端子７に接触しにくくなる。

また、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の一端を間に挟むように上下からプローブを当てやすくなるので、第１端子６の導通チェックを容易に行なうことができる。仮に、第２端子７が第１端子６よりも長い場合は、第１端子６を上下から挟むことが難しく、第２端子７とプローブが接触しやすくなる。そこで、第１端子６を第２端子７よりも長くすることで、第１端子６の導通チェックを容易にすることができる。

また、第１端子６が、第２端子７および第３端子８よりも長いため、撓みやすいフレキシブル基板１０に第１端子６を一番最初に接続しやすくすることができる。撓みやすいフレキシブル基板１０と入出力端子４とを接続するには、第１端子６を導通孔ｐ１に挿入した後、撓んだフレキシブル基板１０の導通孔ｐ２、ｐ３を第２端子７、第３端子８に対して位置合わせする。そして、第２端子７を導通孔ｐ２に挿入し、さらに第３端子８を導通孔ｐ３に挿入して、各端子をフレキシブル基板１０に接続することができる。仮に、第２端子７または第３端子８が第１端子６よりも長い場合は、フレキシブル基板１０に各端子を挿入する順番が、第２端子７または第３端子８が最初になるため、各端子を変形しやすいフレキシブル基板１０の導通孔に挿入する位置合わせが難しくなる。そこで、第１端子６を第２端子７および第３端子８よりも長くすることで、第１端子６を最初に導通孔ｐ１に挿入して、第２端子７および第３端子８の導通孔に対する位置合わせを容易にすることができる。

また、第１端子６、第２端子７および第３端子８の垂直方向における間隔は、第１端子６、第２端子７および第３端子８の長さが短くなるにつれて広くなるように設けられてもよい。これにより、第１端子６、第２端子７および第３端子８の間に位置するフレキシブル基板１０は、第１端子６、第２端子７および第３端子８の間隔が広くなるに従って変位できる幅が大きくなる。その結果、第１端子６、第２端子７および第３端子８の長さの差に起因してフレキシブル基板１０に生じる応力は、第１端子６、第２端子７および第３端子８の間隔に応じて大きくなるフレキシブル基板１０の変位によって緩和される。よって、フレキシブル基板１０の一部に応力が集中することが抑制される。

Claims (8)

1. 上面に素子の実装領域を有する矩形状の基板と、
   前記基板上に前記実装領域の外周に沿って設けられた、一部に切欠きを有する枠体と、
   前記切欠きに設けられた、前記枠体で囲まれる領域から前記枠体で囲まれない領域にまで延在する入出力端子とを備え、
   前記入出力端子は、第１絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、前記第２絶縁層上に積層された第３絶縁層とを含んでおり、
   前記第１絶縁層は前記第２絶縁層および前記第３絶縁層よりも前記枠体外に延在して、前記第２絶縁層は前記第３絶縁層よりも前記枠体外に延在しているとともに、前記第１絶縁層の上面に所定電位に設定される複数の第１端子が、前記第１絶縁層の下面に所定電位に設定される複数の第２端子が、前記第２絶縁層の上面に交流信号が流れる複数の第３端子がそれぞれ設けられていることを特徴とする素子収納用パッケージ。
2. 請求項１に記載の素子収納用パッケージであって、
   前記複数の第３端子のそれぞれは、前記複数の第１端子同士の間に配置されていることを特徴とする素子収納用パッケージ。
3. 請求項２に記載の素子収納用パッケージであって、
   前記複数の第１端子と前記複数の第２端子とは、上下に重なっていることを特徴とする素子収納用パッケージ。
4. 請求項３に記載の素子収納用パッケージであって、
   前記複数の第１端子の一端は、前記複数の第２端子の一端よりも前記枠体外に向かって延在していることを特徴とする素子収納用パッケージ。
5. 請求項１に記載の素子収納用パッケージであって、
   前記第１端子は、接地導体用端子であって、前記第２端子は直流電圧用端子であることを特徴とする素子収納用パッケージ。
6. 請求項１に記載の素子収納用パッケージであって、
   前記枠体は、前記切欠きと対向する箇所に貫通孔が形成されており、
   前記貫通孔に光透過性部材を保持した保持部材が設けられていることを特徴とする素子収納用パッケージ。
7. 請求項６に記載の素子収納用パッケージであって、
   前記素子は光半導体素子であって、前記光透過性部材の光軸と一致する前記実装領域に配置されることを特徴とする素子収納用パッケージ。
8. 請求項１ないし請求項７のいずれかに記載の素子収納用パッケージであって、
   前記入出力端子は、フレキシブル基板と電気的に接続されることを特徴とする素子収納用パッケージ。

Images