JPWO2019092805A1 - 増幅回路及びそれを備えるアナログデジタル変換システム - Google Patents
増幅回路及びそれを備えるアナログデジタル変換システム Download PDFInfo
- Publication number
- JPWO2019092805A1 JPWO2019092805A1 JP2019551805A JP2019551805A JPWO2019092805A1 JP WO2019092805 A1 JPWO2019092805 A1 JP WO2019092805A1 JP 2019551805 A JP2019551805 A JP 2019551805A JP 2019551805 A JP2019551805 A JP 2019551805A JP WO2019092805 A1 JPWO2019092805 A1 JP WO2019092805A1
- Authority
- JP
- Japan
- Prior art keywords
- node
- period
- auto
- switch
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Description
図1は、本実施の形態1に係る増幅回路10の構成を説明するブロック図である。
図2を参照して、クロック信号CLKは、周期的に論理ハイレベル(以下、単に「Hレベル」と称する)及び論理ローレベル(以下、単に「Lレベル」と称する)の間の遷移を繰り返す。
クロック信号CLKのHレベル期間(サンプル期間)においてオートゼロ補正を実行する場合には、スイッチ12がオンされるとともに、スイッチ13及び14は、ノードN1及びN2を入力端子21と接続する。
Qsmp=(Cs+Cf)・(Vos−Vin) …(1)
Qhld=Cs・(Vos−Vref)+Cf・(Vos−Vout) …(2)
Vout=Vin・(Cs+Cf)/Cf−Vref・Cs/Cf …(3)
図3は、図1の増幅回路10の比較例として示される増幅回路10♯の構成を説明するブロック図であり、図4は、図3の増幅回路における信号波形図である。
Qsmp=(Cs+Cf)・(Vos+Vse+Vn−Vin) …(4)
Vout=Vin・(Cs+Cf)/Cf−Vref・Cs/Cf
+(Vn+Vse)・(Cs+Cf)/Cf …(5)
図5は、実施の形態1の変形例に係る増幅回路10の構成を説明するブロック図である。さらに、図6には、図5に示された増幅回路における信号波形図が示される。
実施の形態2では、実施の形態1及び変形例に係る増幅回路を用いたA/D変換システムの構成例について説明する。
図8を参照して、ステージ110は、実施の形態1又はその変形例に従う増幅回路10と、アナログデジタルコンバータ(ADC)112と、デジタルアナログコンバータ(DAC)115とを有する。図8には、第i番目のステージ110が示される。
例えば、ADC112は、入力電圧Vinと±Vref/4との比較に基づいて、3値(1.5ビット)のデジタル信号D(i)を出力する。具体的には、ADC112は、−Vref/4<Vin≦Vref/4のときに、D(i)=“01”に設定する。一方で、Vin≦−Vref/4のときは、D(i)=“00”に設定されるとともに、Vin>Vref/4のときには、D(i)=“10”に設定される。
実施の形態2の変形例では、実施の形態2に係るA/D変換システムをイメージセンサから出力されたアナログ電圧のA/D変換に用いるときの制御例について説明する。
図10を参照して、画素ライン210は、一方向に配列された複数の画素300を有する。複数の画素300は、黒基準画素301と、ダミー画素302と、有効画素310とを有する。
図11を参照して、相補のクロックパルスφ及び/φに同期して周辺回路220が動作することにより、クロックパルスφに同期した読出パルスφrが生成される毎に、出力回路230から出力信号OSが出力される。出力信号OSの電圧は、図9における画像電圧Vimgに相当する。
Claims (8)
- 演算増幅器と、
入力電圧が入力される入力端子と、
前記演算増幅器の出力ノードと接続される出力端子と、
前記演算増幅器の入力ノード及び第1のノードの間に接続された第1のキャパシタと、
第1及び第2のレベル間の遷移を一定周期で繰り返すクロック信号に応じて、前記入力端子及び前記出力ノードの一方を第1のノードと選択的に接続する第1のスイッチと、
前記演算増幅器の入力ノード及び出力ノード間に接続されるオートゼロスイッチと、
オートゼロ補正の実行期間を規定するための制御信号を生成する制御信号生成部とを備え、
前記第1のスイッチは、前記クロック信号が前記第1のレベルである各期間に前記第1のノードを前記入力端子と接続する一方で、前記クロック信号が前記第2のレベルである各期間に、前記第1のスイッチは前記第1のノードを前記出力ノードと接続し、
前記オートゼロスイッチは、前記制御信号によって規定された前記オートゼロ補正の実行期間内での前記クロック信号が前記第1のレベルである各期間のうちの一部においてオンする一方で、前記クロック信号が前記第2のレベルである各期間及び前記実行期間外ではオフする、増幅回路。 - 参照電圧が入力される参照端子と、
第2のノードと前記入力ノードとの間に接続される第2のキャパシタと、
前記クロック信号に応じて、前記入力端子及び前記参照端子の一方を第2のノードと選択的に接続する第2のスイッチとをさらに備え、
前記第2のスイッチは、前記クロック信号が前記第1のレベルである各期間に前記第2のノードを前記入力端子と接続する一方で、前記クロック信号が前記第2のレベルである各期間に前記第2のノードを前記参照端子と接続する、請求項1記載の増幅回路。 - 前記制御信号は、前記クロック信号が前記第1のレベルである期間が予め定められた複数個到来する毎に前記オートゼロスイッチのオン期間が設けられるように生成される、請求項1又は2に記載の増幅回路。
- 前記制御信号は、前記クロック信号が前記第1のレベルである各期間のうちのランダムに選択された一部に対応して前記オートゼロスイッチのオン期間が設けられるように生成される、請求項1又は2に記載の増幅回路。
- 請求項1〜4のいずれか1項に記載された増幅回路と、
前記増幅回路の出力電圧を用いて、前記入力電圧をデジタル変換したデジタル信号を生成するデジタル信号生成部とを備える、アナログデジタル変換システム。 - 請求項3に記載された増幅回路と、
前記増幅回路の出力電圧を用いて、前記入力電圧をデジタル変換したデジタル信号を生成するデジタル信号生成部と、
前記デジタル信号生成部からの前記デジタル信号に対して、前記オートゼロスイッチのオンオフ周期に従う周波数成分を除去するためのフィルタ処理を実行するデジタル演算部とを備える、アナログデジタル変換システム。 - 前記増幅回路において前記オートゼロスイッチがオンされた期間に対応する前記デジタル信号によるデジタル値を補正値として記憶するための記憶部と、
前記デジタル信号生成部によって生成された前記デジタル信号によるデジタル値から前記補正値を減算する補正処理を実行するデジタル演算部とをさらに備える、請求項5記載のアナログデジタル変換システム。 - 前記入力電圧は、有効画素及び黒レベル基準画素を含むイメージセンサから出力されたアナログ電圧であって、
前記増幅回路において、前記制御信号は、前記黒レベル基準画素からの出力に対応したアナログ電圧が前記入力電圧である期間に対応して前記オートゼロスイッチのオン期間が設けられるように生成される、請求項7記載のアナログデジタル変換システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/040245 WO2019092805A1 (ja) | 2017-11-08 | 2017-11-08 | 増幅回路及びそれを備えるアナログデジタル変換システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019092805A1 true JPWO2019092805A1 (ja) | 2020-04-02 |
JP6903154B2 JP6903154B2 (ja) | 2021-07-14 |
Family
ID=66439186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019551805A Active JP6903154B2 (ja) | 2017-11-08 | 2017-11-08 | 増幅回路及びそれを備えるアナログデジタル変換システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6903154B2 (ja) |
WO (1) | WO2019092805A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111510143A (zh) * | 2020-04-03 | 2020-08-07 | 四川知微传感技术有限公司 | 一种电容到数字量直接转换的前端电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114051607A (zh) * | 2020-12-28 | 2022-02-15 | 深圳市汇顶科技股份有限公司 | Adc转换单元、真随机数发生方法及设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122210A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | A/d変換器 |
JPH0522596A (ja) * | 1991-07-11 | 1993-01-29 | Ricoh Co Ltd | 画像読取のアナログ画信号処理方法 |
US6366230B1 (en) * | 2000-06-07 | 2002-04-02 | Texas Instruments Incorporated | Pipelined analog-to-digital converter |
JP2003309785A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 自動利得制御回路 |
JP2008199682A (ja) * | 2008-05-23 | 2008-08-28 | Sony Corp | 並列型ad変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 |
JP2010124405A (ja) * | 2008-11-21 | 2010-06-03 | Renesas Technology Corp | アナログ/デジタル変換回路 |
JP2010130194A (ja) * | 2008-11-26 | 2010-06-10 | Nikon Corp | A/d変換装置および撮像装置 |
-
2017
- 2017-11-08 JP JP2019551805A patent/JP6903154B2/ja active Active
- 2017-11-08 WO PCT/JP2017/040245 patent/WO2019092805A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122210A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | A/d変換器 |
JPH0522596A (ja) * | 1991-07-11 | 1993-01-29 | Ricoh Co Ltd | 画像読取のアナログ画信号処理方法 |
US6366230B1 (en) * | 2000-06-07 | 2002-04-02 | Texas Instruments Incorporated | Pipelined analog-to-digital converter |
JP2003309785A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 自動利得制御回路 |
JP2008199682A (ja) * | 2008-05-23 | 2008-08-28 | Sony Corp | 並列型ad変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 |
JP2010124405A (ja) * | 2008-11-21 | 2010-06-03 | Renesas Technology Corp | アナログ/デジタル変換回路 |
JP2010130194A (ja) * | 2008-11-26 | 2010-06-10 | Nikon Corp | A/d変換装置および撮像装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111510143A (zh) * | 2020-04-03 | 2020-08-07 | 四川知微传感技术有限公司 | 一种电容到数字量直接转换的前端电路 |
Also Published As
Publication number | Publication date |
---|---|
JP6903154B2 (ja) | 2021-07-14 |
WO2019092805A1 (ja) | 2019-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704694B2 (en) | A/D converter | |
EP2104235B1 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device. | |
US9525836B2 (en) | AD conversion apparatus, solid-state imaging apparatus, and imaging system | |
KR101161277B1 (ko) | A/d 변환 회로 및 고체 촬상 장치 | |
JP4802767B2 (ja) | アナログ−デジタル変換装置と、それを用いた固体撮像装置とその駆動方法 | |
US8508399B2 (en) | Successive approximation analog to digital converter and method of analog to digital conversion | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
US8797455B2 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
US9160359B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
JP5077091B2 (ja) | 固体撮像装置 | |
US9236879B2 (en) | A/D converter, image sensor device, and method of generating digital signal from analog signal | |
JP2009200931A (ja) | 固体撮像装置、半導体集積回路装置、および信号処理方法 | |
US6229472B1 (en) | A/D converter | |
JP2015103856A (ja) | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 | |
US10715757B2 (en) | A/D converter | |
JP6903154B2 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム | |
US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
US20050040982A1 (en) | Pipelined analog-to-digital converter | |
US20080191923A1 (en) | Method and apparatus for analog-to-digital conversion using switched capacitors | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP6639271B2 (ja) | 撮像装置、撮像システム | |
JP5187782B2 (ja) | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 | |
JP4770577B2 (ja) | 固体撮像装置 | |
JP4478798B2 (ja) | オフセット低減機能をもつ巡回型a/d変換器、およびオフセット電圧を低減する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6903154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |