JP6639271B2 - 撮像装置、撮像システム - Google Patents

Description

本発明は、撮像装置、撮像システムに関する。

画素が出力する信号をＡＤ変換するＡＤ変換部を有する撮像装置が知られている。

特許文献１には、画素が出力する１つの信号に対し、ランプ開始電位からランプ終了電位までの振幅および傾きを同じとしたランプ信号を繰り返し用いることによって、複数のＡＤ変換を行う技術が記載されている。この複数のＡＤ変換の各々が行われる期間の長さは互いに同じである。特許文献１によれば、この技術によって雑音特性を向上させた撮像装置を提供できるとされる。

特開２０１０−１０３９１３号公報

特許文献１に記載の撮像装置では、画素の信号の振幅に依らず、ランプ開始電位からランプ終了電位までの振幅および傾きを同じとしたランプ信号を繰り返し用いることによって複数のＡＤ変換を行っていた。このため、例えば、画素の信号の振幅の取り得る範囲を全て含むようにランプ信号の振幅を設定した場合には、複数のＡＤ変換を行うために長い時間を要していた。一方、画素の信号の振幅の取り得る範囲の一部のみを含むようにランプ信号の振幅を設定した場合には、ＡＤ変換が可能な画素の信号の範囲が狭くなり、ダイナミックレンジが狭まってしまっていた。このように、特許文献１に記載の撮像装置では、ＡＤ変換に要する期間の長さと、ダイナミックレンジの広さとのバランスを適切にする検討が為されていなかった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、光信号を出力する画素と、ＡＤ変換部と、ランプ信号を前記ＡＤ変換部に供給する参照信号供給部と、クロック信号を計数することによってカウント信号を生成するカウンタとを有する撮像装置であって、前記ＡＤ変換部は、第１の時間変化率によって第１の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第１の比較を行い、前記第１の比較において前記ランプ信号と前記光信号との大小関係が反転する場合には、前記ＡＤ変換部は、前記第１の比較の開始から前記ランプ信号と前記光信号との大小関係が変化するまでの期間に対応する前記カウント信号を得ることで第１のデジタル信号を生成し、さらに第２の時間変化率によって第２の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第２の比較を行うことによって、第２のデジタル信号を生成し、前記第１の比較において前記ランプ信号と前記光信号との大小関係が反転しない場合には、前記ＡＤ変換部は、前記第１の時間変化率よりも大きい第３の時間変化率によって、前記第１の振幅範囲よりも大きい第３の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第３の比較を行うことによって、第３のデジタル信号を生成することを特徴とする撮像装置である。

また、一の態様は、光を光電変換することによって光信号を生成し、前記光信号を出力する画素と、ＡＤ変換部と、ランプ信号を前記ＡＤ変換部に供給する参照信号供給部と、クロック信号を計数することによってカウント信号を生成するカウンタと、前記光信号を所定の増幅率で増幅した信号である増幅信号を前記ＡＤ変換部に出力する増幅部とを有する撮像装置であって、前記ＡＤ変換部は、前記ランプ信号と第１の増幅率で前記増幅部が増幅した第１の増幅信号との比較である第１の比較を行い、前記第１の比較において前記ランプ信号と前記第１の増幅信号との大小関係が反転する場合には、前記ＡＤ変換部は、前記第１の比較の開始から前記ランプ信号と前記第１の増幅信号との大小関係が反転するまでの期間に対応する前記カウント信号を得ることで第１のデジタル信号を生成し、さらに前記ランプ信号と前記第１の増幅信号との比較である第２の比較を行うことによって、第２のデジタル信号を生成し、前記第１の比較において前記ランプ信号と前記第１の増幅信号との大小関係が反転しない場合には、前記ＡＤ変換部は、前記ランプ信号と前記第１の増幅率よりも小さい第２の増幅率で前記増幅部が増幅した第２の増幅信号との比較である第３の比較を行うことによって、第３のデジタル信号を生成することを特徴とする撮像装置である。

本発明は、ＡＤ変換に要する期間の長さと、ダイナミックレンジの広さとのバランスを適切にすることができる。

撮像装置の構成の一例を示した図と、画素の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像システムの構成の一例を示した図 撮像装置の構成の一例を示した図 ＡＤ変換部の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の動作の一例を示した図

以下、図面を参照しながら各実施例を説明する。尚、以下の説明では、信号レベルの大小を論じる場合に、振幅が大きい、あるいは振幅が小さい、の表現を用いることがある。この振幅とは、基準となる信号値から変化した量を示すものである。例えば信号Ａの電位（例えば０Ｖ）が信号Ｂの電位（例えば１Ｖ）よりも、数値として小さい場合がある。この場合に、信号Ａおよび信号Ｂの電位の基準となる信号レベルが信号Ａ、信号Ｂの中間の電位よりも大きい（例えば３Ｖ）のであれば、信号Ａの振幅は信号Ｂの振幅よりも大きいとして表現される。

（実施例１）
図１（ａ）は、本実施例の撮像装置を示した図である。

画素アレイ１０１は、複数行および複数列に渡って配された複数の画素１００を有する。垂直走査回路１０２は、画素アレイ１０１の複数の画素１００を行単位で順次走査する垂直走査を行う。各行の複数の画素１００は、垂直走査回路１０２と制御信号線を介して電気的に接続されている。また、各列の複数の画素１００は、垂直信号線１１０に電気的に接続されている。各列の垂直信号線１１０は、複数の画素１００の１つの列に対応して配されている。この垂直信号線１１０は、画素アレイ１０１の外部に配された比較器１０４に電気的に接続されている。比較器１０４には、垂直信号線１１０を介して画素１００が出力する信号が入力される。この比較器１０４に入力される信号を信号ＶＩＮと表記する。比較器１０４は、選択回路１０８に電気的に接続されている。この選択回路１０８には、参照信号供給回路１０３からランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２が供給される。選択回路１０８は、ランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２のうちの一方のランプ信号を選択して比較器１０４に出力する。選択回路１０８が比較器１０４に出力するランプ信号をランプ信号ＶＲＭＰＩと表記する。ランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２のそれぞれは、所定の時間変化率で、時間の経過に伴なって電位が変化する信号である。尚、本実施例では、ランプ信号ＶＲＭＰ１の時間変化率は、ランプ信号ＶＲＭＰ２の時間変化率の１／４倍としている。

参照信号供給回路１０３はランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２を供給する参照信号供給部である。

各列の比較器１０４は、１つのカウンタ１０５に電気的に接続されている。カウンタ１０５は、不図示のタイミングジェネレータからクロック信号が入力される。カウンタ１０５は、このクロック信号を計数したカウント信号を生成する。

各列のカウンタ１０５は、１つのメモリ１０６に電気的に接続されている。各列のメモリ１０６は、対応するカウンタ１０５が生成したカウント信号を保持する。

１つのＡＤ変換部２００は、１つの比較器１０４、１つのカウンタ１０５、１つのメモリ１０６を有する。この１つのＡＤ変換部２００は、複数の画素１００の１つの列に対応して設けられている。

水平走査回路１０７は、各列のメモリ１０６を順次走査する水平走査を行う。これにより、各列のメモリ１０６が保持したカウント信号（画像信号）が出力される。

図１（ｂ）は、画素１００の構成を示した図である。画素１００は、フォトダイオードＰＤ、リセットトランジスタＭ１、転送トランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を有する。リセットトランジスタＭ１の制御ノードには、垂直走査回路１０２から信号φＲが入力される。また、転送トランジスタＭ２の制御ノードには、垂直走査回路１０２から信号φＴが入力される。また、選択トランジスタＭ４の入力ノードには、垂直走査回路１０２から信号φＳＥＬが入力される。リセットトランジスタＭ１の一方の主ノードと増幅トランジスタＭ３の一方の主ノードのそれぞれには電源電圧ＶＤＤが入力される。リセットトランジスタＭ１の他方の主ノードと、転送トランジスタＭ２の一方の主ノードと、増幅トランジスタＭ３の制御ノードはノードＦＤに電気的に接続される。転送トランジスタＭ２の他方の主ノードは、フォトダイオードＰＤに電気的に接続される。

増幅トランジスタＭ３の他方の主ノードは、選択トランジスタＭ４の一方の主ノードに電気的に接続される。選択トランジスタＭ４の他方の主ノードは垂直信号線１１０に電気的に接続される。尚、増幅トランジスタＭ３は、垂直信号線１１０に電気的に接続された不図示の電流源と、電源電圧ＶＤＤとともにソースフォロワ回路を構成する。

図２は、図１（ａ）に示した撮像装置の動作を示した図である。図２では、図１（ａ）に示した複数行の画素１００のうち、１行の画素１００に関わる動作を示している。図２では信号φＳＥＬの表記を省略しているが、時刻Ｔ０から時刻Ｔ１１に渡って、垂直走査回路１０２は、１行の画素１００の選択トランジスタＭ４に出力する信号φＳＥＬの信号レベルをＨｉｇｈレベル（以下、Ｈｉと表記する）としている。よって、時刻Ｔ０から時刻Ｔ１１に渡って、選択トランジスタＭ４はＯＮの状態となっている。

図２に示した信号φＲ、信号φＴは図１（ｂ）に示したそれぞれの信号に対応している。図２に示したランプ信号ＶＲＭＰＩは、上述した通り、選択回路１０８が比較器１０４に出力するランプ信号である。

時刻Ｔ０よりも前の期間において、垂直走査回路１０２は、信号φＲ、信号φＴのそれぞれの信号レベルをＬｏｗレベル（以下、Ｌｏと表記する）としている。よって信号φＲ、信号φＴが入力される、リセットトランジスタＭ１、転送トランジスタＭ２はそれぞれＯＦＦの状態である。

時刻Ｔ０に、垂直走査回路１０２は信号φＲをＨｉとする。これにより、リセットトランジスタＭ１がＯＮの状態となる。リセットトランジスタＭ１がＯＮすることにより、ノードＦＤは、電源電圧ＶＤＤに基づく電位にリセットされる。

時刻Ｔ１に垂直走査回路１０２は信号φＲをＬｏとする。これにより、リセットトランジスタＭ１がＯＦＦする。よって、ノードＦＤのリセットが解除される。増幅トランジスタＭ３は、リセットが解除されたノードＦＤの電位に基づく信号を出力する。この信号を、Ｎ信号と表記する。

時刻Ｔ２から、参照信号供給回路１０３はランプ信号ＶＲＭＰ１の時間の経過にともなう電位の変化を開始する。参照信号供給回路１０３はランプ信号ＶＲＭＰ２の電位は変化させない。全ての列の選択回路１０８は、ランプ信号ＶＲＭＰ１を、各々が対応する比較器１０４に出力するランプ信号ＶＲＭＰＩとして出力する。比較器１０４は、ランプ信号ＶＲＭＰ１と、垂直信号線１１０に出力されたＮ信号との比較を行う。比較器１０４は、ランプ信号ＶＲＭＰ１と垂直信号線１１０に出力された信号の電位同士を比較した結果を示す比較結果信号をカウンタ１０５に出力する。

カウンタ１０５は、時刻Ｔ２に、クロック信号の計数を開始する。これにより、カウンタ１０５が生成するカウント信号の信号値は時間の経過にともなって信号値が増加する。

時刻Ｔ２から時刻Ｔ３までの期間に、ランプ信号ＶＲＭＰ１とＮ信号との電位の大小関係が反転する。このタイミングに、比較器１０４が出力する比較結果信号の信号値が変化する。カウンタ１０５は、この比較結果信号の信号値が変化した時点のカウント信号を保持する。このカウント信号を第１Ｎデジタル信号と表記する。

時刻Ｔ３に、参照信号供給回路１０３はランプ信号ＶＲＭＰ１の時間の経過にともなう電位の変化を終了するとともに、ランプ信号ＶＲＭＰ１を初期値にリセットする。

時刻Ｔ２から時刻Ｔ３までの期間は、第１のＮ変換期間Ｎ１である。第１のＮ変換期間Ｎ１は、第１Ｎデジタル信号を生成するＡＤ変換期間である。

時刻Ｔ４に、参照信号供給回路１０３は、ランプ信号ＶＲＭＰ１の時間の経過にともなう電位の変化を再び開始する。この時も、参照信号供給回路１０３はランプ信号ＶＲＭＰ２の電位は変化させない。全ての列の選択回路１０８は、ランプ信号ＶＲＭＰ１を、各々が対応する比較器１０４に出力するランプ信号ＶＲＭＰＩとして出力する。カウンタ１０５は、保持していた第１Ｎデジタル信号の信号値から、クロック信号の計数を開始する。

時刻Ｔ４から時刻Ｔ５までに、再び比較結果信号の信号値が変化する。カウンタ１０５は、この比較結果信号の信号値が変化した時点のカウント信号を保持する。このカウント信号を第２Ｎデジタル信号と表記する。

時刻Ｔ４から時刻Ｔ５までの期間は、第２のＮ変換期間Ｎ２である。第２のＮ変換期間Ｎ２は、第２Ｎデジタル信号を生成するＡＤ変換期間である。第２のＮ変換期間Ｎ２は、第１のＮ変換期間Ｎ１と同じ長さとしている。第１のＮ変換期間Ｎ１と第２のＮ変換期間Ｎ２とで、比較器１０４は、第１の時間変化率によって第１の振幅範囲で電位が変化するランプ信号とノイズ信号との比較である第４の比較をそれぞれ行っている。尚、第１〜第３の比較は後述される、ランプ信号と光信号との比較である。この複数回の第４の比較によって生成した第２Ｎデジタル信号が第４のデジタル信号である。尚、第１〜第３のデジタル信号は後述される、ランプ信号と光信号との比較の結果、生成されるデジタル信号である。

メモリ１０６は、カウンタ１０５が保持した第２Ｎデジタル信号を保持する。カウンタ１０５はカウント信号の信号値を初期値にリセットする。

水平走査回路１０７は水平走査によって、各列のメモリ１０６が保持した第２Ｎデジタル信号を順次、各列のメモリ１０６から出力させる。

時刻Ｔ６に垂直走査回路１０２は、信号φＴをＨｉとする。これにより転送トランジスタＭ２がＯＮする。よって、フォトダイオードＰＤが蓄積した電荷の転送トランジスタＭ２を介してのノードＦＤへの転送が開始される。

時刻Ｔ７に垂直走査回路１０２は、信号φＴをＬｏとする。これにより転送トランジスタＭ２がＯＦＦする。これにより、フォトダイオードＰＤからノードＦＤへの電荷の転送が終了する。

増幅トランジスタＭ３は、ノードＦＤの電位に基づく信号を、選択トランジスタＭ４を介して垂直信号線１１０に出力する。この増幅トランジスタＭ３が垂直信号線１１０に出力する信号をＳ信号と表記する。Ｓ信号は画素が光電変換によって生成するとともに出力する光信号である。

時刻Ｔ８に、参照信号供給回路１０３は、ランプ信号ＶＲＭＰ１の時間の経過にともなった電位の変化を開始する。ここでは、参照信号供給回路１０３はランプ信号ＶＲＭＰ２の電位は変化させない。全ての列の選択回路１０８は、ランプ信号ＶＲＭＰ１を、各々が対応する比較器１０４に出力するランプ信号ＶＲＭＰＩとして出力する。比較器１０４は、垂直信号線１１０に出力されたＳ信号とランプ信号ＶＲＭＰ１の電位同士を比較する。時刻Ｔ８に、カウンタ１０５は、初期値からクロック信号の計数を開始する。

ここから、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅以下である場合と、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅よりも大きい場合とを分けて説明する。

図２（ｂ）は、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅以下である場合を説明した図である。時刻Ｔ８、Ｔ９、Ｔ１０、Ｔ１１のそれぞれは図２（ａ）に示したそれぞれの時刻に対応している。

時刻Ｔ８から時刻Ｔ９までの期間に、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅よりも小さい場合にはランプ信号ＶＲＭＰ１とＳ信号との電位の大小関係が、例えば時刻Ｔ８Ａに反転する。この場合は、この大小関係の反転によって、比較結果信号の信号値が変化する。カウンタ１０５は、この比較結果信号の信号値が変化したタイミングのカウント信号を保持する。このカウント信号を第１Ｓデジタル信号と表記する。また、この時刻Ｔ８Ａの比較結果信号の信号値の変化は、選択回路１０８にも出力される。選択回路１０８は、この比較結果信号の信号値の変化を受けて、時刻Ｔ１０以降に比較器１０４に供給するランプ信号ＶＲＭＰＩをランプ信号ＶＲＭＰ１とする。本実施例では、第１のＳ変換期間Ｓ１のＡＤ変換に用いるランプ信号ＶＲＭＰＩの時間変化率である第１の時間変化率は、第２のＳ変換期間Ｓ２のＡＤ変換に用いるランプ信号ＶＲＭＰＩの時間変化率である第２の時間変化率と等しい。

時刻Ｔ９に、参照信号供給回路１０３はランプ信号ＶＲＭＰ１の時間の経過にともなう電位の変化を終了するとともに、ランプ信号ＶＲＭＰ１を初期値にリセットする。

時刻Ｔ８から時刻Ｔ９までの期間は、第１のＳ変換期間Ｓ１である。第１のＳ変換期間Ｓ１は、光信号と第１の時間変化率のランプ信号とを比較する第１の期間である。図２（ｂ）の動作では、第１の期間に、比較器１０４は、第１の時間変化率によって第１の振幅範囲で電位が変化するランプ信号と光信号との比較である第１の比較を行っている。この第１の比較によって生成した第１Ｓデジタル信号が第１のデジタル信号である。

時刻Ｔ９から時刻Ｔ１０までの間に、選択回路１０８は、ランプ信号ＶＲＭＰＩをランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２のいずれか一方を選択する。上述した通り、図２（ｂ）の動作では、選択回路１０８は、時刻Ｔ８Ａにおける比較結果信号の信号値の変化に基づいて、ランプ信号ＶＲＭＰ１をランプ信号ＶＲＭＰＩとして選択する。

時刻Ｔ１０に、参照信号供給回路１０３は、ランプ信号ＶＲＭＰ１の時間の経過にともなう電位の変化を再び開始する。このランプ信号ＶＲＭＰ１の単位時間当たりの電位の変化率は、時刻Ｔ８から時刻Ｔ９におけるランプ信号ＶＲＭＰ１の単位時間当たりの電位の変化率と同じである。即ち、時刻Ｔ１０から時刻Ｔ１１の期間にわたり電位が変化するランプ信号の電位の時間変化率もまた第１の時間変化率である。カウンタ１０５は、保持していた第１Ｓデジタル信号の信号値から、クロック信号の計数を開始する。

時刻Ｔ１０から時刻Ｔ１１までの期間、例えば時刻Ｔ１０Ａに再び比較結果信号の信号値が変化する。カウンタ１０５は、この比較結果信号の信号値が変化した時点のカウント信号を保持する。このカウント信号を第２Ｓデジタル信号と表記する。

時刻Ｔ１０から時刻Ｔ１１までの期間は、第２のＳ変換期間Ｓ２である。第２のＳ変換期間Ｓ２は、第１のＳ変換期間Ｓ１と同じ長さとしている。第２のＳ変換期間Ｓ２は、光信号と第１の時間変化率のランプ信号とを比較する第２の期間である。第２のＳ変換期間Ｓ２は、第１のＳ変換期間Ｓ１と同じ長さの期間としている。第２の期間におけるランプ信号の最大振幅（時刻Ｔ１１における電位）は、第１の期間におけるランプ信号の最大振幅（時刻Ｔ９における電位）と等しい。図２（ｂ）の動作では、第２の期間に、比較器１０４は、第２の時間変化率によって第２の振幅範囲で電位が変化するランプ信号と光信号との比較である第２の比較を行っている。この第２の比較によって生成した第２Ｓデジタル信号が第２のデジタル信号である。

メモリ１０６は、カウンタ１０５が保持した第２Ｓデジタル信号を保持する。カウンタ１０５はカウント信号の信号値を初期値にリセットする。

水平走査回路１０７は水平走査によって、各列のメモリ１０６が保持した第２Ｓデジタル信号を順次、各列のメモリ１０６から出力させる。

図２（ｃ）は、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅よりも大きい場合を説明した図である。時刻Ｔ８、Ｔ９、Ｔ１０、Ｔ１１のそれぞれは図２（ａ）に示したそれぞれの時刻に対応している。

Ｓ信号の振幅が時刻Ｔ９におけるランプ信号の振幅よりも大きい場合には、時刻Ｔ８から時刻Ｔ９までの期間に、比較結果信号の信号値は変化しない。この場合、カウンタ１０５は時刻Ｔ９にクロック信号の計数を終了すると共に、カウント信号の信号値を初期値にリセットする。また、選択回路１０８は、時刻Ｔ８から時刻Ｔ９までの期間に比較結果信号の信号値が変化しなかったことに基づいて、時刻Ｔ１０以降に比較器１０４に供給するランプ信号ＶＲＭＰＩとして、ランプ信号ＶＲＭＰ２を選択する。本実施例では、第１のＳ変換期間Ｓ１のＡＤ変換に用いるランプ信号ＶＲＭＰＩの時間変化率である第１の時間変化率に対し、第２のＳ変換期間Ｓ２のＡＤ変換に用いるランプ信号ＶＲＭＰＩの時間変化率である第３の時間変化率は大きい。

時刻Ｔ９に、参照信号供給回路１０３は、ランプ信号ＶＲＭＰの時間の経過にともなう電位の変化を再び開始する。カウンタ１０５は、初期値から、クロック信号の計数を開始する。なお、この図２（ｃ）の場合では、図２（ｂ）の場合に対して８倍のカウントアップ（３ビットシフト）を行う。８倍のカウントアップを行う一つの理由は、ランプ信号ＶＲＭＰ２の時間変化率がランプ信号ＶＲＭＰ１の時間変化率の４倍である為である。そしてもう一つの理由は、図２（ｂ）の動作で生成する第２Ｓデジタル信号が２回のＡＤ変換のそれぞれの結果を加算した信号であるのに対し、図２（ｃ）の動作で生成するデジタル信号が１回のＡＤ変換の動作で生成する信号である為である。従って、図２（ｂ）の動作で生成する第２Ｓデジタル信号と、図２（ｃ）の動作で生成するデジタル信号とのＡＤ変換ゲインを揃える為、カウンタ１０５は図２（ｂ）の動作で行ったカウント動作に対して４倍×２倍＝８倍のカウントアップを行う。

時刻Ｔ１０から時刻Ｔ１１までの期間、例えば時刻Ｔ１０Ｂに比較結果信号の信号値が変化する。カウンタ１０５は、この比較結果信号の信号値が変化した時点のカウント信号を保持する。このカウント信号を第３Ｓデジタル信号と表記する。第３Ｓデジタル信号は、時刻Ｔ１０から時刻Ｔ１０Ｂまでの期間のみをカウントした信号であるのに対し、第２Ｓデジタル信号は、時刻Ｔ８から時刻Ｔ８Ａまでの期間と、時刻Ｔ１０から時刻Ｔ１０Ａまでの期間を積算してカウントした信号である。第３Ｓデジタル信号は、比較器１０４の１回の比較動作によって生成したデジタル信号である。一方、第２Ｓデジタル信号は、比較器１０４の複数回の比較動作の各々によって生成したデジタル信号を互いに加算したデジタル信号である。カウンタ１０５は、複数回のＡＤ変換によって生成したデジタル信号を互いに加算したデジタル信号を生成する加算部である。図２（ｃ）の動作では、第２の期間に、比較器１０４は、第３の時間変化率によって第３の振幅範囲で電位が変化するランプ信号と光信号との比較である第３の比較を行っている。この第３の比較によって生成した第３Ｓデジタル信号が第３のデジタル信号である。

メモリ１０６は、カウンタ１０５が保持した第３Ｓデジタル信号を保持する。カウンタ１０５はその後、カウント信号の信号値を初期値にリセットする。

図２（ｃ）においてもまた、第２のＳ変換期間Ｓ２は、第１のＳ変換期間Ｓ１と同じ長さとしている。ランプ信号ＶＲＭＰ２の時間変化率はランプ信号ＶＲＭＰ１の時間変化率の４倍であることから、時刻Ｔ１１におけるランプ信号ＶＲＭＰ２の振幅は、同時刻におけるランプ信号ＶＲＭＰ１の振幅の４倍である。従って、ランプ信号ＶＲＭＰ２の電位が変化する振幅は、ランプ信号ＶＲＭＰ１の電位が変化する振幅よりも大きい。

ランプ信号ＶＲＭＰの電位が変化する振幅範囲は、第１のＮ変換期間Ｎ１のＡＤ変換と第２のＮ変換期間Ｎ２のＡＤ変換とで等しい。また、第１のＳ変換期間Ｓ１のＡＤ変換のランプ信号ＶＲＭＰの電位が変化する振幅範囲を、図２（ｂ）、図２（ｃ）の動作の両方において第１の振幅範囲とする。また、第２のＳ変換期間Ｓ２のＡＤ変換のランプ信号ＶＲＭＰの電位が変化する振幅範囲を、図２（ｂ）の動作では第２の振幅範囲とし、図２（ｃ）の動作では第３の振幅範囲とする。本実施例では、第１の振幅範囲と第２の振幅範囲は等しい。また、第３の振幅範囲は、第１の振幅範囲と第２の振幅範囲よりも大きい。

図２（ｂ）に示した動作では、第２Ｓデジタル信号はＳ信号を複数回のＡＤ変換の各々において生成したデジタル信号を、互いに加算した結果に基づく信号である。複数回のＡＤ変換の各々のデジタル信号同士の加算を行うことにより、Ｓ信号のＡＤ変換を１回のみとして得たデジタル信号に対して、第２Ｓデジタル信号はランダムノイズを減少させることが可能である。よって、本実施例の撮像装置は、ランダムノイズの低減が可能なデジタル信号を出力することができる効果を有する。

図２（ｃ）に示した動作が行われる、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰ１の振幅よりも大きい場合とは、当該Ｓ信号を出力する画素１００のフォトダイオードＰＤが高輝度の被写体の光を受けた場合である。この場合には、Ｓ信号をＡＤ変換して得られるデジタル信号に含まれるノイズは光ショットノイズが支配的であり、ランダムノイズは無視することが可能なレベルである。よって、本実施例の撮像装置は、ランダムノイズが目立ちにくい高輝度の被写体については、Ｓ信号に基づくデジタル信号の数を１つとし、ランダムノイズが目立ちやすい低輝度の被写体についてはＳ信号に基づくデジタル信号の生成回数を２回とする。

特許文献１の構成によれば、同一の時間変化率を有するランプ信号を複数回用いて、複数回のＡＤ変換を行っていた。この時に用いるランプ信号は、Ｓ信号のＡＤ変換を行えるようにするために、Ｓ信号の取り得る振幅を全て包含する振幅を備えていなければならない。例えば、本実施例の図２（ｃ）の動作で述べた、ランプ信号ＶＲＭＰ２がＳ信号の取り得る振幅を全て包含する。一方、ランダムノイズの低減が可能なようにＡＤ変換を行うには、ランプ信号の時間変化率を小さくすることによって、ＡＤ変換の分解能を高めることが求められる。従って、本実施例で述べたランプ信号ＶＲＭＰ１のような、時間変化率が小さいランプ信号が好ましい。このような時間変化率の小さいランプ信号を、Ｓ信号の取り得る振幅を全て包含するように変化させた場合には、ＡＤ変換期間が長大化する。例えば、本実施例で述べたランプ信号ＶＲＭＰ１を、Ｓ信号が取り得る振幅範囲を全て包含するように電位変化させたとすると第１のＳ変換期間Ｓ１の４倍の期間が必要となる。よって、特許文献１において、ランダムノイズの低減を高精度に行えるように複数回のＡＤ変換を行えば、ＡＤ変換期間が長大化する。

一方で、特許文献１において、時間変化率の大きなランプ信号で複数回ＡＤ変換を行う場合には、ランダムノイズの低減の精度が低下する。

本実施例の撮像装置は、Ｓ信号の振幅に応じてＡＤ変換を行う回数を切り替える。そして、Ｓ信号の振幅が所定の閾値よりも大きい場合には、ランプ信号の時間変化率を大きくしてＡＤ変換を行う。これにより本実施例の撮像装置は、ランダムノイズの低減を可能にし、さらにＡＤ変換の高速化を図ることができる。

また、複数回のＡＤ変換に要する期間を短縮しながら、Ｓ信号のランダムノイズを低減可能なデジタル信号を生成するには第１のＳ変換Ｓ１のランプ信号ＶＲＭＰ１の最大振幅を調節すればよい。具体的には第１のＳ変換期間Ｓ１のランプ信号ＶＲＭＰ１の最大振幅が、第２のＳ変換期間Ｓ２のランプ信号ＶＲＭＰ２の最大振幅の１／２^Ｎであることが好ましい。さらに言えば、第１のＳ変換期間Ｓ１のランプ信号ＶＲＭＰ１の最大振幅が、第２のＳ変換期間Ｓ２のランプ信号ＶＲＭＰ２の最大振幅の１／２以下、１／８以上であることが好ましい。

また、撮像装置が出力する第２デジタルＮ信号は、Ｎ信号に含まれるゆらぎ（ランダムノイズ）を平均化した信号である。これにより、ＡＤ変換部２００は、Ｎ信号に含まれるランダムノイズを低減した信号を得ることができる。

撮像装置の外部に設けられた不図示の信号処理部は、この第２Ｎデジタル信号と第２Ｓデジタル信号との差分を得るＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理を行う。信号処理部はこの差分を用いて、画像を生成する。尚、この信号処理部は後述する実施例３で説明する出力信号処理部１５５とすることができる。

一方、第１Ｓデジタル信号が生成されなかった場合には、第２Ｎデジタル信号と、第３Ｓデジタル信号との差分を得る。信号処理部は、この差分を用いて、画像を生成する。

本実施例では、第１のＮ変換期間Ｎ１、第２のＮ変換期間Ｎ２、第１のＳ変換期間Ｓ１、第２のＳ変換期間Ｓ２の長さの関係を、Ｎ１＝Ｎ２＜Ｓ１＝Ｓ２としている。ノイズ信号は振幅の小さい信号であるため、ランダムノイズが目立ちやすい傾向がある。従って、Ｎ信号については、同じ時間変化率で同じ振幅範囲のランプ信号ＶＲＭＰ１を用いて複数回、デジタル信号を得る。これにより、Ｎ信号のランダムノイズの低減が可能なデジタル信号を得ることができる。

尚、本実施例では、第２Ｓデジタル信号あるいは第３Ｓデジタル信号と、第２Ｎデジタル信号との差分を得る処理を撮像装置の外部で行っていたが、撮像装置の内部で行うようにしても良い。この場合には、撮像装置は第２Ｓデジタル信号あるいは第３Ｓデジタル信号と、第２Ｎデジタル信号との差分を撮像装置の外部の信号処理部に出力する。信号処理部は、この撮像装置から出力される差分の信号を得るＣＤＳ処理を行った後、画像の生成を行う。

尚、本実施例では図２（ｂ）の動作でのＡＤ変換回数を２回としていたが、さらに多くの回数を行うようにしても良い。この場合には、図２（ｃ）の動作は、ランプ信号ＶＲＭＰ２を用いたＡＤ変換を複数回行うようにしても良い。その際には、図２（ｃ）の動作においても、ランプ信号ＶＲＭＰ２を用いた複数回のＡＤ変換の各々のカウント信号を加算するようにカウンタ１０５が動作する。これにより、図２（ｃ）の動作においても、ランダムノイズを低減可能なデジタル信号を生成することができる。

本実施例の撮像装置は、第１のＳ変換期間Ｓ１のＡＤ変換は、第２のＳ変換期間Ｓ２のＡＤ変換のランプ信号ＶＲＭＰＩの時間変化率の設定と、Ｓ信号の振幅が小さい場合のＡＤ変換とを行っている。一方、第１のＳ変換期間Ｓ１のＡＤ変換を、カウンタ１０５を動作させず、所定の閾値の電圧に設定された信号とＳ信号との比較し、この比較の結果に基づいて第２のＳ変換期間Ｓ２のＡＤ変換のランプ信号ＶＲＭＰＩの時間変化率を設定することがある。この場合に対して、本実施例の撮像装置は、Ｓ信号の振幅が小さい場合のＡＤ変換をさらに兼用することができることから、ランダムノイズを低減可能なデジタル信号を得ることができる効果を有する。

このように、本実施例の撮像装置は、Ｓ信号の振幅が閾値よりも大きい場合には、所定の回数のＡＤ変換を行い、Ｓ信号の振幅が閾値よりも小さい場合には、Ｓ信号の振幅が閾値よりも小さい場合に行うＡＤ変換の回数よりも多くする。これにより、本実施例の撮像装置は、ＡＤ変換に要する期間の長さと、ダイナミックレンジの広さとのバランスを適切にすることができる。

尚、本実施例では第１のＳ変換期間Ｓ１と第２のＳ変換期間Ｓ２のそれぞれのランプ信号ＶＲＭＰ１を同じ時間変化率とした。他の例として、第１のＳ変換期間Ｓ１のランプ信号ＶＲＭＰ１に対して第２のＳ変換期間Ｓ２のランプ信号ＶＲＭＰ１の時間変化率を変更しても良い。この場合には、ＡＤ変換ゲインを第１のＳ変換期間Ｓ１のＡＤ変換と第２のＳ変換期間Ｓ２のＡＤ変換期間とで揃えるようにカウンタ１０５のカウント動作を変更することが好ましい。

また、本実施例ではランプ信号ＶＲＭＰ２の時間変化率をランプ信号ＶＲＭＰ１の時間変化率の４倍としていた。この例に限定されるものではなく、ランプ信号ＶＲＭＰ２の時間変化率は、ランプ信号ＶＲＭＰ１の時間変化率よりも大きければ良い。ランプ信号ＶＲＭＰ２の時間変化率が、ランプ信号ＶＲＭＰ１の時間変化率の２^Ｎ倍であることが好ましい。これは、第１のＳ変換期間Ｓ１と第２のＳ変換期間Ｓ２のそれぞれのＡＤ変換の動作で生成するデジタル信号のＡＤ変換ゲインを揃えやすくするためである。具体的には、カウンタ１０５のカウント信号の生成動作を、Ｎビット分、上位にビットシフトすることによって行うことができるからである。

尚、本実施例の撮像装置はこの例に限定されず種々の変形が可能である。以下、変形例を説明する。

本実施例ではＣＤＳ処理をメモリ１０６の後段で行っていた。他の例として、カウンタ１０５がＣＤＳ処理を行っても良い。具体的には、第２のＮ変換期間Ｎ２の後、カウンタ１０５において第２Ｎデジタル信号の２の補数を取る。この補数をカウンタ１０５が保持する。カウンタ１０５は、第１のＳ変換期間Ｓ１におけるカウント動作を、保持した補数を初期値としてカウントを開始する。この場合、第２のＮ変換期間Ｎ２の後の水平走査は必要なく、第２のＳ変換期間Ｓ２の後に、ＣＤＳ処理された結果を水平走査により出力すればよい。

また第１及び第２のＮ変換期間において、カウンタ１０５をダウンカウントし負のカウント値を保持した後に、カウンタ１０５の初期値として第１のＳ変換期間Ｓ１のアップカウントを開始しても良い。

Ｎ信号のＡＤ変換期間については２回としていたが、さらに多くの回数を行う長ようにしても良い。Ｎ信号に基づくデジタルＮ信号の生成回数が増える為、さらにランダムノイズを低減した、Ｎ信号に基づくデジタル信号の生成が可能となる。

また、図３に示すように、第２のＮ変換期間Ｎ２で用いるランプ信号ＶＲＭＰＩを、ランプ信号ＶＲＭＰ２としても良い。この場合、メモリ１０６が第１Ｎデジタル信号を保持した後、カウンタ１０５はカウント信号の信号値を初期値にリセットする。そして第２のＮ変換期間Ｎ２のＡＤ変換によって、第２Ｎデジタル信号を生成する。メモリ１０６はさらに第２Ｎデジタル信号を保持する。その後の水平走査によって、メモリ１０６は第１Ｎデジタル信号と第２Ｎデジタル信号をそれぞれ出力する。信号処理部は、図２（ｂ）の動作によって生成された第２Ｓデジタル信号と、２倍した第１Ｎデジタル信号との差を得る。一方、図２（ｃ）の動作によって生成された第３Ｓデジタル信号と第２Ｎデジタル信号との差を得る。

また、本実施例では、第２Ｓデジタル信号を、第１Ｓデジタル信号に対し、さらに第２のＳ変換期間Ｓ２のＡＤ変換によるカウント信号を、カウンタ１０５で加算して生成していた。他の例として、第１Ｓデジタル信号をメモリ１０６が保持した後、カウンタ１０５はカウント信号の信号値を初期値にリセットする。そして、第２のＳ変換期間Ｓ２のＡＤ変換によって第２Ｓデジタル信号が生成され、メモリ１０６はさらに第２Ｓデジタル信号を保持する。その後の水平走査によって、メモリ１０６は第１Ｓデジタル信号と第２Ｓデジタル信号とを出力する。信号処理部が、この第１Ｓデジタル信号と第２Ｓデジタル信号とを加算するようにしても良い。同じように、第２Ｎデジタル信号についても、カウンタ１０５が第１Ｎデジタル信号に対してカウント信号の加算をせずに第２Ｎデジタル信号を生成するようにしても良い。この場合にも、信号処理部が、第１Ｎデジタル信号と第２Ｎデジタル信号とを加算するようにすればよい。この場合には、信号処理部が、複数のＡＤ変換の各々で生成したデジタル信号を互いに加算する加算部である。

また、本実施例では、複数のＡＤ変換部２００の各々がカウンタ１０５を有していた。他の例として、複数のＡＤ変換部２００のメモリ１０６に対して、共通のカウント信号を供給するカウンタを備える構成でも良い。この場合には、本実施例で図２（ｃ）の第２のＳ変換期間Ｓ２のＡＤ変換で行っていた、カウント信号の生成のカウントアップ動作をカウンタは行わない。そして、各列のメモリ１０６は、図２（ｃ）の動作で第２のＳ変換期間Ｓ２のＡＤ変換を行う場合には、カウンタから供給されるカウント信号を上位にビットシフトさせて保持するようにすればよい。これにより、本実施例の撮像装置と同じように、ＡＤ変換ゲインを図２（ｂ）、図２（ｃ）のそれぞれの第２のＳ変換期間Ｓ２のＡＤ変換で合わせることができる。尚、このビットシフトは必ずしもメモリ１０６で行う必要はない。例えば、メモリ１０６が水平走査によって出力するデジタル信号が入力される信号処理部が、ビットシフトを行うようにしても良い。

尚、他の例として、垂直信号線１１０と比較器１０４との間の電気的経路に増幅器が設けられていても良い。この増幅器は、垂直信号線１１０に出力されたＮ信号、Ｓ信号のそれぞれを増幅した信号を比較器１０４に出力する。この場合には、第１Ｎデジタル信号、第２Ｎデジタル信号のそれぞれは増幅器がＮ信号を増幅した信号に基づく信号となる。また、第１Ｓデジタル信号、第２Ｓデジタル信号、第３Ｓデジタル信号のそれぞれは増幅器がＳ信号を増幅した信号に基づく信号となる。

また、他の例として、垂直信号線１１０と比較器１０４との間の電気的経路に、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｂｌｅ Ｓａｍｐｌｉｎｇ）回路が設けられていても良い。このＣＤＳ回路は、垂直信号線１１０に出力されたＳ信号からＮ信号を差し引いた信号を出力する。この場合には、第１Ｎデジタル信号、第２Ｎデジタル信号は、比較器１０４によるノイズおよびオフセットが主の成分となる。

また、ランプ信号ＶＲＭＰ１、ランプ信号ＶＲＭＰ２はスロープ状に電位が変化する信号として示したが、階段状に電位が変化する信号であっても良い。このような階段状に電位が変化する信号も、時間の経過にともなって電位が変化するランプ信号である。

（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

実施例１の撮像装置は、Ｓ信号の振幅に応じて、比較器１０４に入力されるランプ信号ＶＲＭＰＩの時間変化率を変更していた。本実施例では、Ｓ信号を増幅した信号が比較器１０４に入力される。このＳ信号の増幅率を、Ｓ信号の振幅に応じて変更する点で、実施例１の撮像装置とは異なる。

図４は、本実施例の撮像装置の構成を示した図である。図４では、図１（ａ）に示した部材と同じ機能を有する部材について、図１（ａ）で付した符号と同じ符号を付している。

参照信号供給回路１１３は、各列の比較器１０４にランプ信号ＶＲＭＰを出力する。

増幅回路１０９は、画素１００が垂直信号線１１０に出力したＮ信号、Ｓ信号のそれぞれを増幅した信号を比較器１０４に出力する。本実施例の信号ＶＩＮは、増幅回路１０９が比較器１０４に出力する信号を示している。本実施例の増幅回路１０９の増幅率は１倍と４倍である。４倍の増幅率は第１の増幅率であり、１倍の増幅率は第２の増幅率である。尚、本明細書では１倍の増幅率についても、増幅の範疇に含めて取り扱う。第１の増幅率は、第２の増幅率の２^Ｎ倍であることが好ましい。尚、増幅回路１０９がＮ信号を増幅して出力する信号を増幅Ｎ信号と表記する。また、増幅回路１０９がＳ信号を増幅して出力する信号を増幅Ｓ信号と表記する。増幅Ｓ信号は、増幅部である増幅回路１０９が光信号を増幅することによって生成される増幅信号である。第１の増幅信号は、第１の増幅率である４倍の増幅率でＳ信号が増幅された増幅Ｓ信号である。第２の増幅信号は、第２の増幅率である１倍の増幅率でＳ信号が増幅された増幅Ｓ信号である。第３の増幅信号は、第１の増幅率である４倍の増幅率でＮ信号が増幅された増幅Ｎ信号である。

図５（ａ）は、図４に示した撮像装置の動作を示した図である。第１のＮ変換期間Ｎ１、第２のＮ変換期間Ｎ２、第１のＳ変換期間Ｓ１、第２のＳ変換期間Ｓ２のそれぞれで用いられるランプ信号ＶＲＭＰの時間変化率は全て等しい。ランプ信号ＶＲＭＰの電位が変化する振幅範囲は、第１のＮ変換期間Ｎ１のＡＤ変換と第２のＮ変換期間Ｎ２のＡＤ変換とで等しい。また、ランプ信号ＶＲＭＰの電位が変化する振幅範囲は、第１のＳ変換期間Ｓ１のＡＤ変換と第２のＳ変換期間Ｓ２のＡＤ変換とで等しい。また、ランプ信号ＶＲＭＰの電位が変化する振幅範囲は、第１のＳ変換期間Ｓ１のＡＤ変換及び第２のＳ変換期間Ｓ２のＡＤ変換の方が、第１のＮ変換期間Ｎ１のＡＤ変換及び第２のＮ変換期間Ｎ２のＡＤ変換よりも大きい。

図５（ｂ）は、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰの振幅以下である場合を説明した図である。第１のＳ変換期間Ｓ１では、増幅回路１０９は４倍の増幅率でＳ信号を増幅している。

その他の動作は、図２（ｂ）で説明した第１のＳ変換期間Ｓ１の動作と同じである。時刻Ｔ８Ａの比較結果信号の信号値の変化は、カウンタ１０５と増幅回路１０９に出力される。増幅回路１０９は、この比較結果信号の信号値の変化を受けて、第２のＳ変換期間Ｓ２における、Ｓ信号の増幅率を４倍のままとする。

第２のＳ変換期間Ｓ２の動作は、図２（ｂ）で述べた動作と同じである。時刻Ｔ１０Ａの比較結果信号の信号値の変化によって、第２Ｓデジタル信号が生成される。

図５（ｃ）は、Ｓ信号の振幅が時刻Ｔ９におけるランプ信号ＶＲＭＰの振幅よりも大きい場合を説明した図である。第１のＳ変換期間Ｓ１では、増幅回路１０９は４倍の増幅率でＳ信号を増幅している。

時刻Ｔ８から時刻Ｔ９までの期間に比較結果信号の信号値が変化しなかったことを受けて、増幅回路１０９は第２のＳ変換期間Ｓ２におけるＳ信号の増幅率を１倍に変更する。その他の動作は、図２（ｃ）で説明した動作と同じである。時刻Ｔ１０Ｂに比較結果信号の信号値が変化することによって、第３Ｓデジタル信号が生成される。

特許文献１の構成であれば、Ｓ信号を４倍した増幅Ｓ信号の振幅範囲を全て包含するように、ランプ信号ＶＲＭＰの電位が変化する振幅範囲が求められる。一方、本実施例の撮像装置は、第１のＳ変換期間Ｓ１のＡＤ変換の結果に基づいて、第２のＳ変換期間Ｓ２の増幅回路１０９の増幅率を変更している。この構成により、ランプ信号ＶＲＭＰの電位が変化する振幅範囲を小さくすることができる。これにより、特許文献１の構成に比して、複数回のＡＤ変換に要する期間を短縮することができる。また、ランダムノイズを低減可能な信号である第２Ｓデジタル信号を得ることができる。

尚、本実施例の撮像装置においてもまた、実施例１で述べたように種々の変形が可能である。

（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。図７は、本実施例の撮像装置の構成を示した図である。

図７では、図１（ａ）に示した部材と同じ機能を有する部材について、図１（ａ）で付した符号と同じ符号を付している。

本実施例の撮像装置は、複数のＡＤ変換部２０００を有する。ＡＤ変換部２０００の各々は、選択回路１０８、比較器１０４、第２の選択回路１２０、第１メモリ群１２１、第２メモリ群１２２、判定信号メモリ１２８を有する。

第２の選択回路１２０は、比較結果信号である制御信号ＶＣＯＭＰを、第１メモリ群１２１、第２メモリ群１２２、判定信号メモリ１２８のいずれかに出力する。

カウンタ１０５０は、複数の信号線を介して、例えば１１ビットのグレイコード信号を含むカウント信号である、カウント信号群１２３を出力する。カウンタ１０５０からカウント信号群１２３が出力される複数の信号線は、各列の第１メモリ群１２１及び第２メモリ群１２２に共通に接続される。カウント信号群１２３が示す値（カウント信号）は、ランプ信号ＶＲＭＰＩの変化が開始してからの経過時間に対応する。第１メモリ群１２１及び第２メモリ群１２２は、制御信号ＶＣＯＭＰの信号値が変化するタイミングに対応したカウント信号をＡＤ変換結果であるデジタル信号として保持する。第１メモリ群１２１及び第２メモリ群１２２に保持されたデジタル信号は、水平走査回路１０７から走査によって、出力線１２４を介して順次撮像装置の後段の回路に出力される。本実施例では、ＡＤ変換結果であるデジタル信号を保持するメモリ群として、第１メモリ群１２１及び第２メモリ群１２２の２つがＡＤ変換部２０００に設けられている。

判定信号メモリ１２８は、制御信号ＶＣＯＭＰを保持するメモリである。

図８（ａ）及び図８（ｂ）は、本実施例の１つのＡＤ変換部２０００が有するメモリの構成を示した図である。図８（ａ）は、第１メモリ群１２１、第２メモリ群１２２、判定信号メモリ１２８を示した図である。図８（ｂ）は、第１メモリ群１２１及び第２メモリ群１２２のそれぞれに含まれるメモリの構成をより詳細に示すブロック図である。

カウンタ１０５０は、１２本の信号線を介して、１２個のカウント信号を含むカウント信号群１２３を出力する。各信号線を伝送する各カウント信号を、カウント信号１２３−０〜１２３−１０、１２３−３Ｍとする。カウント信号１２３−０〜１２３−１０は、カウント信号１２３−０を最下位ビットとし、カウント信号１２３−１０を最上位ビットとする、１１ビットのグレイコード信号を構成する。また、カウント信号１２３−０、１２３−１、１２３−２、１２３−３Ｍは、１２３−０を最下位ビットとし、１２３−３Ｍを最上位ビットとする、４ビットのグレイコード信号を構成する。

第１メモリ群１２１は５ビットのメモリ１２１−０〜１２１−３含む。メモリ１２１−０〜１２１−３には、カウント信号１２３−０、１２３−１、１２３−２、１２３−３Ｍがそれぞれ入力される。メモリ１２１−Ｃは、制御信号ＶＣＯＭＰが入力される。第２メモリ群１２２は１１ビットのメモリ１２２−０〜１２２−１０を含む。メモリ１２２−０〜１２２−１０には、カウント信号１２３−０〜１２３−１０がそれぞれ入力される。

図８（ｂ）には、第１のメモリ群１２１、第２のメモリ群１２２の構成例が示されている。これらのメモリを代表して、メモリ１２２−０の構成のみを説明するが他のメモリも同じ構成とすることができる。本実施例のメモリ１２２−０は、撮像装置の内部又は撮像装置の後段の映像信号処理部でデジタルＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理を行うために、２つのデジタル信号を保持する構成を有する。メモリ１２２−０は、リセットレベルの信号のＡＤ変換結果を保持するＮラッチ２００−Ｎと、光信号のＡＤ変換結果を保持するＳラッチ２００−Ｓとを有する。ここで、第１メモリ群１２１に含まれるメモリの個数、すなわち第１メモリ群１２１のビット幅は、同一信号に対して複数回のＡＤ変換を行った際の、各回のＡＤ変換結果の差分値の最大値より大きい値に規定する。なお、この差分値は、主に画素信号ＶＩＮ及びランプ信号ＶＲＭＰに重畳されるランダムノイズ成分、並びに、比較器１０４が発生するランダムノイズ成分に起因する。これにより、２回のＡＤ変換結果の間で値が変動しうるビットの値を複数個保持できる構成となる。

例えば、１回目と２回目のＡＤ変換結果の差分値の絶対値が２^Ｎ−１［ＬＳＢ］以下の場合、第１メモリ群１２１に必要なビット幅はＮ＋１ビットとなる。本実施例では、Ｎ＝３、すなわち差分値の絶対値は７［ＬＳＢ］以下とし、これにより第１メモリ群１２１のビット幅は４ビットに設定されていることを前提とする。これは、各回のＡＤ変換結果の上位７ビット（＝１１ビット−４ビット）は１回目のＡＤ変換と２回目のＡＤ変換において同じ値となるので、第１メモリ群１２１のビット幅は少なくとも４ビットあればよいためである。

次に、図９を用いて本実施例の撮像装置の動作を説明する。図９（ａ）、図９（ｂ）は、本実施例に係る撮像装置全体の動作を示すタイミング図である。図９（ａ）は被写体が低輝度の場合、図９（ｂ）は被写体が高輝度の場合を示している。図９（ｃ）は、カウント信号を示すタイミング図である。図９（ｄ）は、カウント信号の変形例を示すタイミング図である。

まず、時刻Ｔ０から時刻Ｔ１までの期間において、制御信号φＲがハイレベルになり、リセットトランジスタＭ１がオンになる。これにより、フローティングディフュージョンＦＤの電圧が所定の電圧レベルにリセットされる。その後、時刻Ｔ２から時刻Ｔ３までの期間Ｎ１及び時刻Ｔ４から時刻Ｔ５までの期間Ｎ２において、リセットレベルの画素信号ＶＩＮに対する２回のＡＤ変換が行われる。

まず、期間Ｎ１における第１のＡＤ変換について説明する。期間Ｎ１において、第２の選択回路１２０は、制御信号ＶＣＯＭＰの出力先として、第１メモリ群１２１を選択する。時刻Ｔ２において、参照信号供給回路１０３から出力されるランプ信号ＶＲＭＰの電圧が減少し始める。同時刻において、カウンタ１０５０から出力されるカウント信号群１２３が示すカウント信号が時間とともに増加し始める。この時点では、ランプ信号ＶＲＭＰの電圧がリセットレベルの画素信号ＶＩＮの電圧よりも大きいので、比較器１０４の出力である制御信号ＶＣＯＭＰはハイレベルである。

その後、ランプ信号ＶＲＭＰの電圧が、リセットレベルの画素信号ＶＩＮの電圧よりも小さくなる時刻Ｔ２Ａにおいて、ランプ信号ＶＲＭＰの電圧と、リセットレベルの画素信号ＶＩＮの電圧の大小関係が反転し、制御信号ＶＣＯＭＰはローレベルになる。第１メモリ群１２１は、時刻Ｔ２Ａの時点におけるカウント信号群１２３が示すカウント信号を、ＡＤ変換後のリセットレベルのデジタル信号として保持する。第１メモリ群１２１は４個のメモリ１２１−０〜１２１−３を含む。言い換えると、第１メモリ群１２１はビット幅が４ビットであるため、期間Ｎ１において第１メモリ群１２１に保持されるデジタル信号は、カウント信号群１２３が示すカウント信号のうちの最下位ビットから第４ビット目までの下位４ビットのみである。

その後、期間Ｎ２における第２のＡＤ変換が行われる。期間Ｎ２において、第２の選択回路１２０は、制御信号ＶＣＯＭＰの出力先として、第２メモリ群１２２を選択する。上述と同様のＡＤ変換が行われ、時刻Ｔ４Ａにおいて、第２メモリ群１２２は時刻Ｔ４Ａの時点におけるカウント信号群１２３が示すカウント信号を、ＡＤ変換後のリセットレベルのデジタル信号として保持する。第２メモリ群１２２は１１個のメモリ１２２−０〜１２２−１０を含む。言い換えると、第２メモリ群１２２はビット幅が１１ビットであるため、期間Ｎ２において第２メモリ群１２２に保持されるデジタル信号は、カウント信号群１２３が示すカウント信号の最下位ビットから第１１ビット目までとなる。なお、期間Ｎ１及び期間Ｎ２においてＡＤ変換により得られるデジタル信号は、各メモリのＮラッチ２００−Ｎに保持される。また、期間Ｎ２における第２のＡＤ変換に用いられるランプ信号ＶＲＭＰＩの傾きは、期間Ｎ１における第１のＡＤ変換に用いられるランプ信号ＶＲＭＰＩの傾きと同一とする。

その後、時刻Ｔ６から時刻Ｔ７の期間において制御信号φＴがハイレベルになり、転送トランジスタＭ２がオンになる。これにより、入射光により光電変換部ＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される。この電荷の転送とともに、画素信号ＶＩＮの電圧が低下する。時刻Ｔ７において、画素信号ＶＩＮの電圧は、電荷転送により光信号に応じた値になる。その後、時刻Ｔ８から時刻Ｔ９までのＳ変換期間Ｓ１及び時刻Ｔ１０から時刻Ｔ１１までのＳ変換期間Ｓ２において、光信号のレベルの画素信号ＶＩＮに対する２回のＡＤ変換が行われる。

Ｓ変換期間Ｓ１、Ｓ２におけるＡＤ変換動作について説明する。Ｓ変換期間Ｓ１のＡＤ変換においては、選択回路１０８はＶＲＭＰ１信号を選択し出力する。時刻Ｔ９における制御信号ＶＣＯＭＰを用いて、Ｓ変換期間Ｓ２におけるＡＤ変換時に使用するランプ信号を、選択回路１０８が選択する。Ｓ変換期間Ｓ１及びＳ変換期間Ｓ２においてＡＤ変換により得られるデジタル信号は各メモリのＳラッチ２００―Ｓに保存される。判定信号メモリは時刻Ｔ９における、比較器１０４が出力した制御信号ＶＣＯＭＰのレベルを保持する。

Ｓ変換期間Ｓ１、Ｓ２のＡＤ変換動作について、フォトダイオードＰＤが高輝度の被写体の光を受けた場合と、フォトダイオードＰＤが低輝度の被写体の光を受けた場合とに分けて説明する。被写体の低輝度、高輝度の閾値は、時刻Ｔ９におけるランプ信号ＶＲＭＰＩのレベルである。

図９（ｃ）は、Ｓ変換期間Ｓ１とＳ変換期間Ｓ２における、カウント信号群１２３のうちの下位６ビットの各カウント信号１２３−０〜１２３−５と、カウント信号１２３−３Ｍのパルスを示している。

Ｓ変換期間Ｓ１の開始時刻である時刻Ｔ８において、カウント信号１２３−０〜１２３−２と１２３−３Ｍはグレイコードの値で「００００」（１０進数で「０」）を示している。時刻Ｔ８以降、時間経過に応じて値が増加し、グレイコードの値で「１０００」（１０進数で「１５」）になると、その次は、再び「００００」に戻る。また、カウント信号１２３−４〜１２３−１０は常にローレベル（０）である。このように、Ｓ変換期間Ｓ１においては、カウント信号１２３−０〜１２３−２と１２３−３Ｍで構成された４ビットのグレイコード信号が、０〜１５までのカウントを繰り返している。よって、制御信号ＶＣＯＭＰのレベルが反転する時刻Ｔ８Ａにおいて、第１メモリ群１２１のＳラッチ２００−Ｓには、０〜１５までのカウント信号のいずれかがグレイコードで保持される。

Ｓ変換期間Ｓ１終了後の時刻Ｔ９から時刻Ｔ９Ａの間に、判定信号メモリ１２８はローレベルの信号ＶＣＯＭＰを保持する。被写体が低輝度の場合、つまり、信号ＶＩＮが時刻ｔ９におけるランプ信号ＶＲＭＰＩよりも振幅が小さい場合、制御信号ＶＣＯＭＰはＳ変換期間Ｓ１中に、ハイレベルからローレベルに変化する。時刻Ｔ９Ａに信号ＶＣＯＭＰがローレベルであることにより、選択回路１０８は、Ｓ２期間に出力する信号としてＶＲＭＰ１選択する。

Ｓ変換期間Ｓ２の開始時刻である時刻Ｔ１０において、カウント信号１２３−０〜１２３−１０はグレイコードの値で「０・・・００００」（１０進数で「０」）を示している。時刻Ｔ１０以降、時間の経過に応じてカウント信号１２３−０〜１２３−１０が示す値が増加する。このように、Ｓ変換期間Ｓ２においては、カウント信号１２３−０〜１２３−１０で構成された１１ビットのグレイコードでのカウントが行われる。よって、信号ＶＣＯＭＰのレベルが変化する時刻Ｔ１０Ａにおいて、第２メモリ群１２２のＳラッチ２００−Ｓには、カウント信号が１１ビットのグレイコードで保持される。

このように、本実施例では、Ｓ変換期間Ｓ１、Ｓ２の２つの期間に２回のＡＤ変換が行われる。Ｓ変換期間Ｓ２に保持されるカウント信号は１１ビット、すなわちカウント信号群１２３のすべてのビットであり、Ｓ変換期間Ｓ１に保持されるカウント信号はカウント信号群１２３のうちの下位４ビットである。このようにしてＳ変換期間Ｓ１、Ｓ２に得られたデジタル信号を用いて、ＡＤ変換を２回行った結果を加算、あるいは平均化することで、ＡＤ変換結果に含まれるノイズを低減できる。

なお、図９（ｃ）のカウント信号では、Ｓ変換期間Ｓ１に出力されるカウント信号とＳ変換期間Ｓ２に出力されるカウント信号とが異なっている。特に、Ｓ変換期間Ｓ１において、ＡＤ変換の動作に関係しないカウント信号１２３−３〜１２３−１０を常にローレベルとしている。これにより、Ｓ変換期間Ｓ１にもカウント信号１２３−３〜１２３−１０のレベルを変化させる場合と比べ、消費電力が低減される。しかしながら、図９（ｄ）に示されたカウント信号の変形例のように、Ｓ変換期間Ｓ１、Ｓ２におけるカウント信号は同一の動作タイミングであってもよい。すなわち、第１のＡＤ変換の際にカウンタ１０５０が出力するカウント信号と、第２のＡＤ変換の際にカウンタ１０５０が出力するカウント信号とを同一にしてもよい。この場合、カウンタ１０５０の動作が、第１のＡＤ変換と第２のＡＤ変換とで共通であるため、カウンタ１０５０の動作の制御が簡略化される。

次に、被写体が高輝度の場合のＳ変換期間Ｓ１，Ｓ２のＡＤ変換の動作を説明する。Ｓ変換期間Ｓ１において、信号ＶＲＭＰＩの振幅が、信号ＶＩＮの振幅よりも小さいため、信号ＶＣＯＭＰがＳ変換期間Ｓ１において、変化しない。従って、Ｓ変換期間Ｓ１に、信号ＶＣＯＭＰが変化しないため、第１メモリ群１２１のＳラッチ２００−Ｓにカウント信号が保持されない。また、Ｓ変換期間Ｓ１終了後の信号ＶＣＯＭＰはハイレベルのままである。時刻Ｔ９から時刻Ｔ９Ａの間に、判定信号メモリ１２８はハイレベルの信号ＶＣＯＭＰを保持する。この場合、選択回路１０８はＳ変換期間Ｓ２で用いるランプ信号ＶＲＭＰＩとして、ランプ信号ＶＲＭＰ２を選択する。時刻Ｔ９における、その後のＡＤ変換動作は、被写体が低輝度の場合と同じである。

次に、被写体が低輝度の場合において、第１メモリ群１２１及び第２メモリ群１２２に保持されたデジタル信号を用いて２回のＡＤ変換結果を加算した結果に相当する信号を得るための処理方法について、図１０を参照しつつ説明する。上述したように、各メモリ群に保持されるデジタル信号は、Ｓ変換期間Ｓ１に保持される下位４ビットのデジタル信号とＳ変換期間Ｓ２に保持される全１１ビットのデジタル信号である。したがって、これらを単純加算しても所望の値とはならないので、以下に述べる演算処理が必要となる。なお、これらのデジタル信号に対する演算処理は、グレイコードからバイナリコードに変換された後に行われる。

ここで、Ｓ変換期間Ｓ１において保持される下位４ビットをＳ１（Ｌｏ）とする。また、Ｓ変換期間Ｓ２において保持される全ビットをＳ２（ＡＬＬ）、下位４ビットをＳ２（Ｌｏ）、上位７ビットをＳ２（Ｈｉ）とする。さらに、本実施例ではＳ変換期間Ｓ１において保持されるデジタル信号には上位７ビットが保持されないが、仮にこのデジタル信号に全１１ビットが存在した場合の値をＳ１（ＡＬＬ）、上位７ビットをＳ１（Ｈｉ）とする。複数回行われるＡＤ変換後のデジタル信号の上位ビットは、同じ値であるとして、下式が成立する。
Ｓ１（Ｈｉ）＝Ｓ２（Ｈｉ）

本処理は、第１メモリ群１２１及び第２メモリ群１２２に保持されたデジタル信号を用いて、２回のＡＤ変換結果の和であるＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）を求める。また、各メモリ群に保持された既知の値は、Ｓ１（Ｌｏ）とＳ２（ＡＬＬ）である。この観点でＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）を以下のように式変形する。
Ｓ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）
＝Ｓ１（Ｈｉ）＋Ｓ１（Ｌｏ）＋Ｓ２（Ｈｉ）＋Ｓ２（Ｌｏ）
＝２×Ｓ２（Ｈｉ）＋Ｓ２（Ｌｏ）＋Ｓ１（Ｌｏ）
＝２×｛Ｓ２（Ｈｉ）＋Ｓ２（Ｌｏ）｝＋Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）
＝２×Ｓ２（ＡＬＬ）＋ｄｉｆｆ
ここで、ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）である。

すなわち、第２メモリ群１２２に保持された値であるＳ２（ＡＬＬ）の２倍と、差分値ｄｉｆｆ（４ビット値）とを加算することで、２回のＡＤ変換結果の和であるＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）と同じ値が算出可能である。

ただし、Ｓ１（Ｌｏ）及びＳ２（Ｌｏ）の取り得る値は０〜１５であるため、上式の差分値ｄｉｆｆをそのまま適用すると下位ビットから上位ビットへの繰り上げ又は繰り下げに起因する誤差が生じ得る。そのため、差分値ｄｉｆｆに対して、Ｓ１（Ｌｏ）及びＳ２（Ｌｏ）の組み合わせによっては繰り上げ、あるいは、繰り下げの桁処理が必要となる場合がある。桁処理の内容は以下のようにＳ１（Ｌｏ）−Ｓ２（Ｌｏ）の値によって決定される。
（Ｃａｓｅ１）−８＜Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＜８の場合
→桁処理なし（ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）とする）
（Ｃａｓｅ２）Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）≦−８の場合
→桁処理あり（ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＋２^４とする）
（Ｃａｓｅ３）８≦Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）の場合
→桁処理あり（ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）−２^４とする）

以下、図１０を参照し、具体例を挙げつつ桁処理の内容について説明する。
（Ｃａｓｅ１）−８＜Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＜８の場合
Ｂｉｎ［０］〜Ｂｉｎ［３］は、Ｓ１又はＳ２をバイナリ変換した後のビットごとの波形のうちの下位４ビットを示している。Ｓ２（ＡＬＬ）行は、Ｂｉｎ［０］〜Ｂｉｎ［３］の取り得る値の一例を示している。

以降、本ケースでは、Ｓ２（ＡＬＬ）が「５５」（バイナリ値で「１１０１１１」）である場合について説明する。Ｓ２（Ｌｏ）行は、Ｓ２（ＡＬＬ）が「５５」の時の下位４ビットの値「７」（バイナリ値で「０１１１」）を示している。Ｓ２（ＡＬＬ）が「５５」のとき、Ｓ１（ＡＬＬ）の取り得る範囲は「５５」±７［ＬＳＢ］である。Ｓ１（Ｌｏ）行は、Ｓ１（ＡＬＬ）の下位４ビットである「０」〜「１４」（バイナリ値で「００００」〜「１１１０」）を示している。

Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）行は、Ｓ１（Ｌｏ）からＳ２（Ｌｏ）を引いた値であり、ｄｉｆｆ行は桁処理を行った後の結果を示している。なお、本ケースでは桁処理は発生しないため、Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）行と同じ値となる。

Ｓ１＋Ｓ２（期待値）行は、Ｓ２（ＡＬＬ）が「５５」の時に、Ｓ１（ＡＬＬ）が取り得る範囲（「５５」±７［ＬＳＢ］）におけるＡＤ変換結果の加算値Ｓ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）の期待値を示している。

Ｓ１＋Ｓ２（Ｓｉｍｐｌｅ）行は、仮に上述の桁処理を施さなかった場合に得られる計算値である下式を示している。
２×Ｓ２（ＡＬＬ）＋Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）

Ｓ１＋Ｓ２行は、桁処理を施した後の計算値である下式を示している。
２×Ｓ２（ＡＬＬ）＋ｄｉｆｆ

この値がＳ１＋Ｓ２（期待値）と等しくなるように桁処理が行われる必要がある。本ケースでは−８＜Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＜８であるため、図示されたＳ１の取り得る範囲において、Ｓ１＋Ｓ２（Ｓｉｍｐｌｅ）とＳ１＋Ｓ２（期待値）に差は生じない。したがって、本ケースでは桁処理が不要である。
（Ｃａｓｅ２）Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）≦−８の場合
本ケースでは、Ｓ２（ＡＬＬ）が「６３」（バイナリ値で「１１１１１１」）であり、Ｓ２（Ｌｏ）が「１５」（バイナリ値で「１１１１」）となる場合を示している。

ここで、例えば、Ｓ１（ＡＬＬ）がＳ２（ＡＬＬ）より「１」大きい「６４」（バイナリ値で１００００００）の場合を考える。この時、実際に第１メモリ群１２１に保持される値Ｓ１（Ｌｏ）は「０」（バイナリ値で００００）となり、桁処理を行わない場合、下式のようになる。
Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＝０−１５＝−１５

したがって、桁処理を行わない場合の２回のＡＤ変換結果の和に相当するＳ１＋Ｓ２（Ｓｉｍｐｌｅ）行の値は下式のようになる。
２×Ｓ２（ＡＬＬ）＋Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＝６３×２−１５＝１１１

この結果は、Ｓ１＋Ｓ２（期待値）である「１２７」と異なる。この理由は以下の通りである。Ｓ２（ＡＬＬ）の値「６３」の下位４ビットＳ２（Ｌｏ）は、「１５」（バイナリ値で「１１１１」）である。ここで、Ｓ２（ＡＬＬ）の「６３」より「１」だけ大きいＳ１（ＡＬＬ）の下位ビットの値であるＳ１（Ｌｏ）は「１５」の次の値の「１６」ではなく「０」となる。これは、下位ビットのビット幅が４ビットしかないためである。よって、桁処理を行わない場合の、Ｓ１＋Ｓ２（Ｓｉｍｐｌｅ）は、Ｓ１＋Ｓ２（期待値）と「１６」だけずれた値となる。

そのため、この値のずれの「１６」を補正するために繰り上げの桁処理としてｄｉｆｆを下式で定義する必要がある。
ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＋２^４

このｄｉｆｆを用いてＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）を計算すると、繰り上げ処理後のＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）の値は、下式のようになる。
２×Ｓ２（ＡＬＬ）＋ｄｉｆｆ＝２×６３−１５＋１６＝１２７

これにより、Ｓ１＋Ｓ２（期待値）と一致する結果が得られる。上述の例は、Ｓ１（Ｌｏ）が「０」の場合であるが、「１」〜「６」の場合も同様の処理が必要となる。また、Ｓ１（Ｌｏ）が「８」〜「１５」の場合は上述の桁処理は行わない。
（Ｃａｓｅ３）８≦Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）の場合
本ケースでは、Ｓ２（ＡＬＬ）が「６４」（バイナリ値で１００００００）であり、Ｓ２（Ｌｏ）が「０」（バイナリ値で００００）となる場合を示している。

ここで、例えば、Ｓ１（ＡＬＬ）がＳ２（ＡＬＬ）より「１」小さい「６３」（バイナリ値で「１１１１１１」）の場合を考える。この時、実際に第１メモリ群１２１に保持される値Ｓ１（Ｌｏ）は「１５」（バイナリ値で「１１１１」）となり、桁処理を行わない場合、
Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＝１５−０＝１５

したがって、桁処理を行わない場合の２回のＡＤ変換結果の和に相当するＳ１＋Ｓ２（Ｓｉｍｐｌｅ）行の値は下式のようになる。
２×Ｓ２（ＡＬＬ）＋Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＝６４×２＋１５＝１４３

この結果は、Ｓ１＋Ｓ２（期待値）である「１２７」と異なる。本ケースではＣａｓｅ２とは逆に繰り下げの桁処理としてｄｉｆｆを下式で定義する必要がある。
ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）−２^４

このｄｉｆｆを用いてＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）を計算すると、繰り下げ処理後のＳ１（ＡＬＬ）＋Ｓ２（ＡＬＬ）の値は、下式のようになる。
２×Ｓ２（ＡＬＬ）＋ｄｉｆｆ＝２×６４＋１５−１６＝１２７

これにより、Ｓ１＋Ｓ２（期待値）と一致する結果が得られる。上述の例は、Ｓ１（Ｌｏ）が「１５」の場合であるが、「９」〜「１４」の場合も同様の処理を行う必要がある。また、Ｓ１（Ｌｏ）が「０」〜「７」の場合は上述の桁処理を行わない。

上述の桁処理の説明は、被写体が低輝度である場合における、光信号のＡＤ変換結果についてのものであるが、画素リセットレベルのＡＤ変換結果に対しても同様の処理を行うことができる。桁処理の終了後、デジタルＣＤＳ処理を行うことでリセットレベルに含まれるノイズが除去された画像データを得ることができる。なお、上述の桁処理方法は、各メモリ群の後段であれば撮像装置の内部で行われてもよく、撮像装置の後段の映像信号処理部等で行われてもよい。

被写体が高輝度である場合は、上述の桁処理を実施せず、次に述べる処理を実施する。

本処理は、Ｓ２変換において、ランプ信号ＶＲＭＰ２を用いた際に、ランプ信号ＶＲＭＰ１でＡＤ変換した場合と同等のＡＤ変換ゲインを得る。ランプ信号ＶＲＭＰ２の変化率が、ランプ信号ＶＲＭＰ１の４倍であった時、Ｓ２×４を実施する。本処理は、Ｓ２信号をグレイコードからバイナリコードに変換された後に行われる。

以上説明したように、本実施例によれば、同一画素から出力された画素信号に対し、複数回のＡＤ変換を行う。この複数回のＡＤ変換によって得られたＡＤ変換結果を加算することで、ノイズを小さくすることができる。この加算において、第１メモリ群１２１のビット幅を想定されるノイズに応じて信号の全ビット数よりも少なくしている。これにより、第１メモリ群１２１内のメモリの個数を信号の全ビット数と同じに設定した場合と比べて少なくすることができる。例えば、上述の例では１１個から４個に低減されている。したがって、撮像装置の素子数を低減することができる。

なお、上述の説明において、カウンタ信号群から出力されるカウント信号は、グレイコードとしているが、グレイコード以外の形式であってもよい。例えば、通常の２進数を用いたバイナリコードであってもよい。しかしながら、グレイコードは、カウント信号の増加時に反転するビットが１つのみであることから、カウント信号の増加と比較器出力の変化のタイミングずれの影響が小さくなるため、カウント信号にはグレイコードを適用することがより好ましい。

なお、上述の説明では、第１メモリ群１２１のビット幅は４ビットであり、第２メモリ群１２２のビット幅は１１ビットであり、カウント信号群１２３が示すカウント信号も１１ビットとしているが、これに限定されない。すなわち、これらのビット数は、本発明の要旨を逸脱しない範囲で任意の値とすることができる。より詳細には、以下のように一般化される。１回目と２回目のＡＤ変換結果の差分値の絶対値が２^Ｎ−１［ＬＳＢ］（Ｎは自然数）以下の場合、第１メモリ群１２１のビット幅はＮ＋１ビットとする。このとき、第２メモリ群１２２のビット幅及びカウント信号群１２３が示すカウント信号のビット数は、Ｎ＋１より大きいＭビット（Ｍは自然数）とする。この場合、第１メモリ群１２１は、カウント信号群１２３のうちの最下位ビットから第Ｎ＋１ビットまでを保持する。第２メモリ群１２２は、カウント信号群１２３のうちの最下位ビットから第Ｍビットまでを保持する。

この場合、上述の桁処理は以下のようにＮを用いて一般化することができる。
（Ｃａｓｅ１）−（２^Ｎ−１）＜Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＜（２^Ｎ−１）の場合
→桁処理なし
（Ｃａｓｅ２）Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）≦−（２^Ｎ−１）の場合
→桁処理あり（ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）＋２^Ｎ＋１とする）
（Ｃａｓｅ３）（２^Ｎ−１）≦Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）の場合
→桁処理あり（ｄｉｆｆ＝Ｓ１（Ｌｏ）−Ｓ２（Ｌｏ）−２^Ｎ＋１とする）

上述の説明では、撮像装置は、２回のＡＤ変換を行い、ＡＤ変換結果を２つのメモリ群に保持する構成となっているが、ＡＤ変換の回数及びメモリ群の個数は２つに限られない。例えば、３回以上の複数回ＡＤ変換を行い、ＡＤ変換結果を３つ以上の複数個のメモリ群に保持する構成としてもよい。

上述の説明では、複数回のＡＤ変換で得られたデジタル信号を加算しているが、この加算は別の方法であってもよい。例えば、上述の加算処理を、加算後の値を加算が行われた信号の個数で除算する、平均化処理としてもよい。

（実施例４）
本実施例は、実施例１〜３で述べた撮像装置を適用した撮像システムに関する。

撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図６に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図６に例示した撮像システムは、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。また、図６に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。出力信号処理部１５５は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。

図６に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに固体撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。

出力信号処理部１５５は、実施例１〜３で述べた、撮像装置の外部に設けられた信号処理部とすることができる。

以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。

なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。

１００ 画素
１０１ 画素アレイ
１０２ 垂直走査回路
１０３ 参照信号供給回路
１０４ 比較器
１０５ カウンタ
１０６ メモリ
１０７ 水平走査回路
１０８ 選択回路
１０９ 増幅回路
１１０ 垂直信号線
１２０ 第２の選択回路
２００、２０００ ＡＤ変換部

Claims (16)

1. 光信号を出力する画素と、ＡＤ変換部と、ランプ信号を前記ＡＤ変換部に供給する参照信号供給部と、クロック信号を計数することによってカウント信号を生成するカウンタとを有する撮像装置であって、
   前記ＡＤ変換部は、第１の時間変化率によって第１の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第１の比較を行い、
   前記第１の比較において前記ランプ信号と前記光信号との大小関係が反転する場合には、前記ＡＤ変換部は、前記第１の比較の開始から前記ランプ信号と前記光信号との大小関係が変化するまでの期間に対応する前記カウント信号を得ることで第１のデジタル信号を生成し、さらに第２の時間変化率によって第２の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第２の比較を行うことによって、第２のデジタル信号を生成し、
   前記第１の比較において前記ランプ信号と前記光信号との大小関係が反転しない場合には、前記ＡＤ変換部は、前記第１の時間変化率と前記第２の時間変化率のそれぞれよりも大きい第３の時間変化率によって、前記第１の振幅範囲よりも大きい第３の振幅範囲で電位が変化するランプ信号と前記光信号との比較である第３の比較を行うことによって、第３のデジタル信号を生成することを特徴とする撮像装置。
2. 前記第１の時間変化率と前記第２の時間変化率とが等しいことを特徴とする請求項１に記載の撮像装置。
3. 前記第１の振幅範囲は、前記第３の振幅範囲の１／２^Ｎであることを特徴とする請求項１または２に記載の撮像装置。
4. 前記第３の振幅範囲は、前記第２の振幅範囲よりも大きいことを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
5. 前記ＡＤ変換部は、ノイズ信号と第４の時間変化率によって第４の振幅範囲で電位が変化するランプ信号との比較である第４の比較を複数回行うことによって、第４のデジタル信号をさらに生成し、
   前記第４の振幅範囲が、前記第１の振幅範囲よりも小さいことを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
6. 前記第４の時間変化率が、前記第１の時間変化率と等しいことを特徴とする請求項５に記載の撮像装置。
7. 光を光電変換することによって光信号を生成し、前記光信号を出力する画素と、ＡＤ変換部と、ランプ信号を前記ＡＤ変換部に供給する参照信号供給部と、クロック信号を計数することによってカウント信号を生成するカウンタと、前記光信号を所定の増幅率で増幅した信号である増幅信号を前記ＡＤ変換部に出力する増幅部とを有する撮像装置であって、
   前記ＡＤ変換部は、前記ランプ信号と第１の増幅率で前記増幅部が増幅した第１の増幅信号との比較である第１の比較を行い、
   前記第１の比較において前記ランプ信号と前記第１の増幅信号との大小関係が反転する場合には、前記ＡＤ変換部は、前記第１の比較の開始から前記ランプ信号と前記第１の増幅信号との大小関係が反転するまでの期間に対応する前記カウント信号を得ることで第１のデジタル信号を生成し、さらに前記ランプ信号と前記第１の増幅信号との比較である第２の比較を行うことによって、第２のデジタル信号を生成し、
   前記第１の比較において前記ランプ信号と前記第１の増幅信号との大小関係が反転しない場合には、前記ＡＤ変換部は、前記ランプ信号と前記第１の増幅率よりも小さい第２の増幅率で前記増幅部が増幅した第２の増幅信号との比較である第３の比較を行うことによって、第３のデジタル信号を生成することを特徴とする撮像装置。
8. 前記増幅部は、さらにノイズ信号を増幅することによって第３の増幅信号を生成し、
   前記ＡＤ変換部は、前記第３の増幅信号と前記ランプ信号との比較である第４の比較を行うことによって、第４のデジタル信号をさらに生成し、
   前記増幅部は、前記ノイズ信号を前記第１の増幅率で増幅することによって前記第３の増幅信号を生成することを特徴とする請求項７に記載の撮像装置。
9. 前記カウンタは、
   前記第３のデジタル信号の生成のための前記カウント信号の生成を、前記第２のデジタル信号の生成のための前記カウント信号を生成する場合よりも、前記クロック信号をカウントした結果を上位にビットシフトして行うことを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
10. 前記撮像装置は、前記第１のデジタル信号と前記第２のデジタル信号との加算を行う加算部を有することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
11. 複数の前記画素が複数の行および複数の列に渡って配され、
    前記複数の列の各々に対応して設けられ、前記カウント信号を保持する第１メモリ群及び第２メモリ群を有し、
    前記第１メモリ群は、Ｎ＋１ビット（Ｎは自然数）のビット幅を有し、前記第１の比較によって得られた前記カウント信号のうちの最下位ビットから第Ｎ＋１ビットまでを保持し、
    前記第２メモリ群は、Ｎ＋１ビットより大きいＭビット（Ｍは自然数）のビット幅を有し、前記第２の比較によって得られた前記カウント信号のうちの最下位ビットから第Ｍビットまでを保持することを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
12. 前記カウント信号は、複数のビットを含むグレイコードであることを特徴とする請求項１１に記載の撮像装置。
13. 前記第１の比較の際に前記カウンタが出力する前記カウント信号は、Ｎ＋１ビットのグレイコードであり、
    前記第２の比較の際に前記カウンタが出力する前記カウント信号は、Ｍビットのグレイコードであることを特徴とする請求項１１または１２に記載の撮像装置。
14. 請求項１〜１３のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
15. 前記撮像装置は、前記信号処理部に前記第１のデジタル信号と前記第２のデジタル信号とを出力し、
    前記信号処理部が、前記第１のデジタル信号と前記第２のデジタル信号との加算を行うことを特徴とする請求項１４に記載の撮像システム。
16. 請求項５、６、８のいずれか１項に記載の撮像装置と、
    前記第２の比較を行った前記ＡＤ変換部が出力する前記第１のデジタル信号及び前記第４のデジタル信号との差を生成し、前記第３の比較を行った前記ＡＤ変換部が出力する前記第２のデジタル信号及び前記第４のデジタル信号との差を生成することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。

Images