JPWO2019087602A1

JPWO2019087602A1 - 電子回路および電子機器

Info

Publication number: JPWO2019087602A1
Application number: JP2019549945A
Authority: JP
Inventors: 有輝瀬尾; 良文宮島; 志偉周
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2017-11-02
Filing date: 2018-09-19
Publication date: 2020-12-17
Anticipated expiration: 2038-09-19
Also published as: CN111279659B; WO2019087602A1; US11218150B2; CN111279659A; US20200358442A1; JP7168574B2

Abstract

【課題】電子機器内のデバイスの相互接続のインタフェースにおいて、高速通信のためのドライバの低電圧化による、低速通信のためのドライバの出力レベルへの影響を回避することが可能な電子回路を提供する。【解決手段】トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第１のドライバと、トランジスタを直列に接続した構成を有し、前記第１のドライバより低速の通信速度でデータを伝送する第２のドライバと、を備え、前記第２のドライバの出力レベルが所定の基準を満たすための、前記第１のドライバのトランジスタのボディに印加する電位により、前記第１のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路が提供される。

Description

本開示は、電子回路および電子機器に関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。そのような高速インタフェースを用いた技術を開示した文献として、例えば特許文献１等がある。

特開２０１７−０３８２１２号公報

電子機器内のデバイスの相互接続のインタフェースに用いられる規格には、例えばMIPI（Mobile Industry Processor Interface）Allianceが制定する規格がある。そのような規格に準拠するインタフェースには、高速通信と低速通信のそれぞれを実行するためのドライバが設けられる。高速通信のためのドライバの低電圧化に伴い、低速通信のためのドライバの出力レベルに影響を及ぼす。

そこで、本開示では、電子機器内のデバイスの相互接続のインタフェースにおいて、高速通信のためのドライバの低電圧化による、低速通信のためのドライバの出力レベルへの影響を回避することが可能な、新規かつ改良された電子回路および電子機器を提案する。

本開示によれば、トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第１のドライバと、トランジスタを直列に接続した構成を有し、前記第１のドライバより低速の通信速度でデータを伝送する第２のドライバと、を備え、前記第２のドライバの出力レベルが所定の基準を満たすための、前記第１のドライバのトランジスタのボディに印加する電位により、前記第１のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路が提供される。

また本開示によれば、上記電子回路を備える、電子機器が提供される。

以上説明したように本開示によれば、電子機器内のデバイスの相互接続のインタフェースにおいて、高速通信のためのドライバの低電圧化による、低速通信のためのドライバの出力レベルへの影響を回避することが可能な、新規かつ改良された電子回路および電子機器を提供することが出来る。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

HS-Driverの回路構成例を示す説明図である。本開示の実施の形態に係るインタフェースを備えた電子機器の構成例を示す説明図である。本開示の実施の形態に係るＨＳドライバ１２４の回路構成例を示す説明図である。ＭＯＳＦＥＴのボディに印加されるボディバイアス電圧と閾値電圧Ｖｔｈとの関係の例をグラフで示す説明図である。ＨＳドライバから流れるリーク電流の影響について説明する説明図である。ボディバイアス電圧と、ＨＳドライバの出力インピーダンスおよびＬＰドライバの出力レベルとの関係の例を示す説明図である。ボディバイアス電圧と、ＬＰドライバの出力レベルとの関係例をグラフで示す説明図である。ＬＰドライバの出力レベルの基準値とトリミング時の温度との関係例をグラフで示す説明図である。ボディバイアス電圧のトリミングを行わない場合と、ボディバイアス電圧のトリミングを行った場合のシミュレーション結果をグラフ上にプロットしたものを示す説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．概要
１．２．構成例および動作例
２．まとめ

＜１．本開示の実施の形態＞
［１．１．概要］
本開示の実施の形態について詳細に説明する前に、本開示の実施の形態の概要を説明する。

上述したように、近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

電子機器内のデバイスの相互接続のインタフェースに用いられる規格には、例えばＭＩＰＩＡｌｌｉａｎｃｅが制定する規格がある。そのような規格に、ＭＩＰＩＣ−ＰＨＹやＭＩＰＩＤ−ＰＨＹといった規格がある。

そのような規格に準拠するインタフェースには、高速通信と低速通信のそれぞれを実行するためのドライバが設けられる。高速通信のドライバはＨＳ（ＨｉｇｈＳｐｅｅｄ）−Ｄｒｉｖｅｒ（ＨＳドライバ）、低速通信のドライバはＬＰ（ＬｏｗＰｏｗｅｒ）−Ｄｒｉｖｅｒ（ＬＰドライバ）と称される。

ＭＩＰＩＣ−ＰＨＹやＭＩＰＩＤ−ＰＨＹといった規格に準拠するＨＳ−Ｄｒｉｖｅｒの低電圧化において、ＨＳ−Ｄｒｉｖｅｒを構成するＭＯＳＦＥＴのゲートソース間電位の低下によって、出力インピーダンスが大幅に上昇する。図１は、ＨＳ−Ｄｒｉｖｅｒの回路構成例を示す説明図である。

ＨＳ−Ｄｒｉｖｅｒの出力インピーダンスは、ＭＯＳＦＥＴのゲートソース間電位Ｖｇｓと反比例の関係にある。またＭＯＳＦＥＴは、ゲートに接続されたバッファによって駆動されており、動作中のゲート電位は電源電圧になる。また、ソース電位は振幅電圧によって決まるが、振幅は規格で定められているため、設計者が自由に決めることはできない。

従って、ＨＳ−Ｄｒｉｖｅｒを低電圧化するとゲートソース間電位Ｖｇｓの低下に繋がり、ひいては出力インピーダンスの上昇に繋がる。従って、ＨＳ−Ｄｒｉｖｅｒの低電圧化により、ＨＳ−Ｄｒｉｖｅｒの出力インピーダンスが仕様を満たさなくなってしまうおそれがある。

また、後述するようにＨＳ−ＤｒｉｖｅｒはＬＰ−Ｄｒｉｖｅｒと出力端で繋がっている。そして、ＨＳ−Ｄｒｉｖｅｒからのリーク電流は、ＬＰ−Ｄｒｉｖｅｒの出力レベルを劣化させるおそれがある。従って、ＨＳ−Ｄｒｉｖｅｒの低電圧化により、ＬＰ−Ｄｒｉｖｅｒの出力レベルが仕様を満たさなくなってしまうおそれがある。

このように、ＭＩＰＩＣ−ＰＨＹやＭＩＰＩＤ−ＰＨＹといった規格に準拠するために、ＨＳ−Ｄｒｉｖｅｒを低電圧化しても、ＨＳ−Ｄｒｉｖｅｒの出力インピーダンスとＬＰ−Ｄｒｉｖｅｒの出力レベルとの双方の仕様を満たすようにすることが重要である。

そこで本件開示者は、上述した点に鑑み、電子機器内のデバイスの相互接続のインタフェースに用いられる規格に準拠するための技術について鋭意検討を行った。その結果、本件開示者は、以下で説明するように電子機器内のデバイスの相互接続のインタフェースに用いられる規格に準拠するための技術を考案するに至った。

以上、本開示の実施の形態の概要について説明した。続いて、本開示の実施の形態について詳細に説明する。

［１．２．構成例および動作例］
図２は、本開示の実施の形態に係るインタフェースを備えた電子機器の構成例を示す説明図である。以下、図２を用いて本開示の実施の形態に係るインタフェースを備えた電子機器の構成例について説明する。

図２に示したように、本開示の実施の形態に係る電子機器１００は、制御回路１１０と、ドライバ部１２０と、クロック制御回路１３０と、レギュレータ１４０、１５０と、を含んで構成される。そしてドライバ部１２０は、シリアライザ１２２と、ＨＳドライバ１２４と、ＬＰドライバ１２６と、を含んで構成される。

制御回路１１０は、電子機器１００の各部からのデータの入力や、各部へのデータおよび制御信号を出力する回路である。本実施形態では、制御回路１１０には、制御回路１１０から高速でデータを伝送するための信号線１１１および制御回路１１０から低速でデータを伝送するための信号線１１２が接続されている。以下の説明では、高速でデータを伝送するモードをハイスピードモード、低速でデータを伝送するモードのことをローパワーモードとも称する。

シリアライザ１２２は、信号線１１１を通じて制御回路１１０から送られるパラレル信号を１本のシリアル信号に変換する回路である。シリアライザ１２２は、シリアル信号をＨＳドライバ１２４へ出力する。

ＨＳドライバ１２４は、ハイスピードモード時に高速で信号を出力する回路である。ＨＳドライバ１２４には、レギュレータ１４０から電源が供給される。またＨＳドライバ１２４のＭＯＳＦＥＴのボディには、レギュレータ１５０からボディバイアス電圧が供給される。そしてＨＳドライバ１２４は複数個並列に設けられる。１つのＨＳドライバ１２４の単位のことをユニットとも称する。

ＬＰドライバ１２６は、ローパワーモード時に低速で信号を出力する回路である。ＬＰドライバ１２６の出力端は、ＨＳドライバ１２４の出力端と接続されている。ＨＳドライバ１２４、ＬＰドライバ１２６は、いずれも、所定の通信規格、例えば、ＭＩＰＩＣ−ＰＨＹやＭＩＰＩＤ−ＰＨＹによるデータ通信に準拠した信号を出力するドライバである。

クロック制御回路１３０は、入力されるＰＬＬ（Phase Locked Loop）クロックをドライバ部１２０へ出力する状態である出力状態と、ドライバ部１２０へ出力しない状態である停止状態と、を切り替える回路である。

レギュレータ１４０は、ＨＳドライバ１２４に電源を供給する回路である。またレギュレータ１５０は、ＨＳドライバ１２４のＭＯＳＦＥＴのボディにボディバイアス電圧を供給する回路である。

ここで、レギュレータ１５０からＨＳドライバ１２４のＭＯＳＦＥＴのボディにボディバイアス電圧を供給することの効果について説明する。

図３は、本開示の実施の形態に係るＨＳドライバ１２４の回路構成例を示す説明図である。図３に示したように、ＨＳドライバ１２４は、アンプ１６１、１６２と、ＭＯＳＦＥＴＴ１１、Ｔ１２と、を含んで構成される。ＭＯＳＦＥＴＴ１１には、レギュレータ１４０から電圧ＶＲＥＧが供給されている。

またＭＯＳＦＥＴＴ１１、Ｔ１２のボディには、それぞれ、レギュレータ１５０からボディバイアス電圧ＶＢｉａｓが供給される。レギュレータ１５０からボディバイアス電圧ＶＢｉａｓが供給されることで、ＭＯＳＦＥＴＴ１１、Ｔ１２は閾値電圧Ｖｔｈが変化する。

図４は、ＭＯＳＦＥＴのボディに印加されるボディバイアス電圧と閾値電圧Ｖｔｈとの関係の例をグラフで示す説明図である。図４に示したように、ボディバイアス電圧が増加すると、ＭＯＳＦＥＴの閾値電圧Ｖｔｈが低下する。

ＭＯＳＦＥＴＴ１１の出力インピーダンスＺ_ｏｕｔは、ゲートソース間電位をＶ_ｇｓとして、以下の数式で表すことができる。

電源電圧が低下すると、ＭＯＳＦＥＴＴ１１のゲートソース間電位Ｖ_ｇｓが大幅に低下することになる。ゲートソース間電位Ｖ_ｇｓが低下すると、上述の式から分かるように、出力インピーダンスＺ_ｏｕｔが上昇することになる。従って、電源電圧が低下すると出力インピーダンスＺ_ｏｕｔが上昇し、ＨＳドライバ１２４は要求される仕様を満たさなくなってしまう。

そこで、ボディバイアス電圧の値を制御することでＭＯＳＦＥＴの閾値電圧Ｖｔｈを変化させることが出来るので、ＨＳドライバ１２４の出力インピーダンスを制御することが出来る。すなわち、閾値電圧Ｖｔｈを低下させれば、出力インピーダンスＺ_ｏｕｔを低下させることが可能になる。

一方、ＭＯＳＦＥＴの閾値電圧Ｖｔｈを低下させると、ＭＯＳＦＥＴＴ１１からのリーク電流が増加してしまう。上述したように、ＨＳドライバ１２４の出力端とＬＰドライバ１２６の出力端とは接続されているので、ＨＳドライバ１２４から流れるリーク電流はＬＰドライバ１２６に流れ込んでしまう。ＨＳドライバ１２４から流れるリーク電流は、ＬＰドライバ１２６のロー側の出力電位レベルが上昇することに繋がる。

図５は、ＨＳドライバ１２４から流れるリーク電流の影響について説明する説明図である。ＬＰドライバ１２６は、ＭＯＳＦＥＴＴ２１、Ｔ２２を有する。ＭＯＳＦＥＴＴ２１がオフになっている場合、ＬＰドライバ１２６の所望の出力電位レベルは０Ｖであるが、ＨＳドライバ１２４から流れるリーク電流により、ＬＰドライバ１２６の出力電位レベルが所望の出力電位レベルから上昇する。換言すれば、ＨＳドライバ１２４から流れるリーク電流が大きいと、ＬＰドライバ１２６は出力電位レベルの仕様を満たせなくなってしまう。

すなわち、ＨＳドライバの出力インピーダンスの調整と、リーク電流の増加とはトレードオフの関係にある。そのため、最適なボディバイアス電圧ＶＢｉａｓの設定が要求される。図６は、ボディバイアス電圧ＶＢｉａｓと、ＨＳドライバの出力インピーダンスおよびＬＰドライバの出力レベルとの関係の例を示す説明図である。ＨＳドライバの出力インピーダンスおよびＬＰドライバの出力レベルの両方が仕様制限値を超えない値となるように、ボディバイアス電圧ＶＢｉａｓを設定することが求められる。

しかし、ＨＳドライバやＬＰドライバを構成する抵抗値や、ＭＯＳＦＥＴの特性は、プロセスによって変わってくる。つまり、ある条件では最適なボディバイアス電圧が、別の条件では必ずしも最適では無いということが起こりうる。

そこで本実施形態では、ボディバイアス電圧のトリミングを行う。ボディバイアス電圧のトリミングを行うことで、ＨＳドライバの出力インピーダンスとＬＰドライバの出力レベルとの双方の仕様を満たすようにしたことを特徴とする。

本実施形態では、まずＨＳドライバ１２４をオフにした状態でボディバイアス電圧ＶＢｉａｓを設定する。その際、ＨＳドライバ１２４から流れるリーク電流によって変化する、ＬＰドライバ１２６の出力レベルが基準値以下に収まるようなボディバイアス電圧ＶＢｉａｓを設定する。この際、ＭＯＳＦＥＴＴ２１をオフにした状態で、ＬＰドライバ１２６の出力レベルが基準値以下に収まるようなボディバイアス電圧ＶＢｉａｓを設定する。

図７は、ボディバイアス電圧ＶＢｉａｓと、ＬＰドライバ１２６の出力レベルとの関係例をグラフで示す説明図である。このように、ボディバイアス電圧ＶＢｉａｓと、ＬＰドライバ１２６の出力レベルとは正比例関係にあるため、ＬＰドライバ１２６の出力レベルが基準値以下に収まるようなボディバイアス電圧ＶＢｉａｓが１点で決まる。ここでの基準値とは、リーク電流が最大，つまり出力レベルの変化が最大となるＰＶＴ条件でも仕様内に収まる出力レベルの値である。

そして、この基準値はトリミング時の温度によって変化する。図８は、ＬＰドライバ１２６の出力レベルの基準値とトリミング時の温度との関係例をグラフで示す説明図である。このように、ＬＰドライバ１２６の出力レベルの基準値とトリミング時の温度とは正比例関係にあるため、トリミング時の温度が決まればＬＰドライバ１２６の出力レベルの基準値は１点で決まり、従ってＬＰドライバ１２６の出力レベルの基準値以下に収まるようなボディバイアス電圧ＶＢｉａｓも１点で決まる。

このようにＬＰドライバ１２６の出力レベルが基準値以下に収まるようなボディバイアス電圧ＶＢｉａｓが決まると、続いて、ボディバイアス電圧ＶＢｉａｓによるＨＳドライバ１２４の出力インピーダンスが仕様制限値以下となるような、ＨＳドライバ１２４の並列数を選択する。

ボディバイアス電圧ＶＢｉａｓのトリミングによって、ＨＳドライバ１２４のＭＯＳＦＥＴの閾値電圧が定まると、１つのユニットあたりの抵抗値が定まる。１つのユニットあたりの抵抗値が定まると、所望の出力インピーダンスに対して必要な並列数を決定することができる。

このように、トリミングの順序として、まずボディバイアス電圧ＶＢｉａｓのトリミングを行い、その後に並列に動作するユニット数のトリミングを行うことで、ＬＰドライバ１２６の出力レベルと、ＨＳドライバ１２４の出力インピーダンスの双方が仕様を満たすように調整することが可能となる。

トリミングの有無による、ＬＰドライバ１２６の出力レベルと、ＨＳドライバ１２４の出力インピーダンスとの違いについて説明する。図９は、ボディバイアス電圧ＶＢｉａｓのトリミングを行わない場合と、ボディバイアス電圧ＶＢｉａｓのトリミングを行った場合のシミュレーション結果をグラフ上にプロットしたものを示す説明図である。図９には、横軸がＬＰドライバ１２６の出力レベルの振幅、縦軸がＨＳドライバ１２４の出力インピーダンスのグラフが示されている。

このように、ボディバイアス電圧ＶＢｉａｓのトリミングを行わない場合は、ＬＰドライバ１２６の出力レベル（振幅）と、ＨＳドライバ１２４の出力インピーダンスとの双方を仕様範囲に入れることが出来ない。これに対して、ボディバイアス電圧ＶＢｉａｓのトリミングを行わない場合は、ＬＰドライバ１２６の出力レベル（振幅）と、ＨＳドライバ１２４の出力インピーダンスとの双方を仕様範囲に入れることが出来る。

＜２．まとめ＞
以上説明したように本開示の実施の形態によれば、ボディバイアス電圧のトリミングを行うことで、ＨＳドライバの出力インピーダンスとＬＰドライバの出力レベルとの双方の仕様を満たすようにした電子機器１００を提供することが出来る。

本開示の実施の形態に係る電子機器１００は、このようにボディバイアス電圧のトリミングを行うことで、低電圧動作時においてＨＳドライバの出力インピーダンスとＬＰドライバの出力レベルとの双方の仕様を満たすことが可能となる。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第１のドライバと、
トランジスタを直列に接続した構成を有し、前記第１のドライバより低速の通信速度でデータを伝送する第２のドライバと、
を備え、
前記第２のドライバの出力レベルが所定の基準を満たすための、前記第１のドライバのトランジスタのボディに印加する電位により、前記第１のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路。
（２）
前記電位は、前記第２のドライバの低電位側のトランジスタのみをオンにした状態で印加される、前記（１）に記載の電子回路。
（３）
前記第１のドライバ及び前記第２のドライバは、ＭＩＰＩＣ−ＰＨＹによるデータ通信に準拠した信号を伝送する、前記（１）または（２）に記載の電子回路。
（４）
前記第１のドライバ及び前記第２のドライバは、ＭＩＰＩＤ−ＰＨＹによるデータ通信に準拠した信号を伝送する、前記（１）または（２）に記載の電子回路。
（５）
前記（１）〜（４）のいずれかに記載の電子回路を備える、電子機器。

１００：電子機器
１１０：制御回路
１１１：信号線
１１２：信号線
１２０：ドライバ部
１２２：シリアライザ
１２４：ＨＳドライバ
１２６：ＬＰドライバ
１３０：クロック制御回路
１４０：レギュレータ
１５０：レギュレータ
１６１：アンプ
１６２：アンプ

Claims

トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第１のドライバと、
トランジスタを直列に接続した構成を有し、前記第１のドライバより低速の通信速度でデータを伝送する第２のドライバと、
を備え、
前記第２のドライバの出力レベルが所定の基準を満たすための、前記第１のドライバのトランジスタのボディに印加する電位により、前記第１のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路。
前記電位は、前記第２のドライバの低電位側のトランジスタのみをオンにした状態で印加される、請求項１に記載の電子回路。
前記第１のドライバ及び前記第２のドライバは、ＭＩＰＩＣ−ＰＨＹによるデータ通信に準拠した信号を伝送する、請求項１に記載の電子回路。
前記第１のドライバ及び前記第２のドライバは、ＭＩＰＩＤ−ＰＨＹによるデータ通信に準拠した信号を伝送する、請求項１に記載の電子回路。
請求項１に記載の電子回路を備える、電子機器。