JP6665441B2 - 送信装置、受信装置、および通信システム - Google Patents

Description

本開示は、信号を送信する送信装置、信号を受信する受信装置、および信号を送受信する通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

より伝送容量を高める方法について、様々な技術が開示されている。例えば、特許文献１，２には、３本の伝送路を用いて３つの差動信号を伝送する通信システムが開示されている。

特開平０６−２６１０９２号公報 米国特許第８０６４５３５号明細書

ところで、通信システムでは、通信品質が高いことが望まれており、さらなる通信品質の向上が期待されている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、通信品質を高めることができる送信装置および通信システムを提供することにある。

本開示の第１の送信装置は、送信部を備えている。送信部は、第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、第１の出力端子、第２の出力端子、および第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、第２の出力端子における出力インピーダンスは、第１の出力端子における出力インピーダンスおよび第３の出力端子における出力インピーダンスよりも低いものである。第１の出力端子、第２の出力端子、および第３の出力端子は、この順に配置される。上記送信部は、第１の出力端子、第２の出力端子、および第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかを出力し、第１の制御信号に基づいて、第２の出力端子における出力インピーダンスを変更可能であり、第２の制御信号に基づいて、第１の出力端子における出力インピーダンスおよび第３の出力端子における出力インピーダンスを変更可能である。

本開示の第２の送信装置は、送信部を備えている。送信部は、第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、第１の出力端子、第２の出力端子、および第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、第２の出力端子における信号の電圧振幅は、第１の出力端子における信号の電圧振幅および第３の出力端子における信号の電圧振幅よりも大きいものである。第１の出力端子、第２の出力端子、および第３の出力端子は、この順に配置される。上記送信部は、第１の出力端子、第２の出力端子、および第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかを出力し、第１の制御信号に基づいて、第２の出力端子における信号の電圧振幅を変更可能であり、第２の制御信号に基づいて、第１の出力端子における信号の電圧振幅および第３の出力端子における信号の電圧振幅を変更可能である。

本開示の通信システムは、送信装置と、受信装置とを備えている。送信装置は、送信部を有している。送信部は、第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、第１の出力端子、第２の出力端子、および第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、第２の出力端子における出力インピーダンスは、第１の出力端子における出力インピーダンスおよび第３の出力端子における出力インピーダンスよりも低いものである。第１の出力端子、第２の出力端子、および第３の出力端子は、この順に配置される。上記送信部は、第１の出力端子、第２の出力端子、および第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかを出力し、第１の制御信号に基づいて、第２の出力端子における出力インピーダンスを変更可能であり、第２の制御信号に基づいて、第１の出力端子における出力インピーダンスおよび第３の出力端子における出力インピーダンスを変更可能である。

本開示の第１の送信装置および通信システムでは、第１の出力端子、第２の出力端子、および第３の出力端子における信号の組み合わせに応じたシンボル信号が送信される。この第２の出力端子における出力インピーダンスは、第１の出力端子における出力インピーダンスよりも低いものである。

本開示の第２の送信装置では、第１の出力端子、第２の出力端子、および第３の出力端子における信号の組み合わせに応じたシンボル信号が送信される。この第２の出力端子における信号の電圧振幅は、第１の出力端子における信号の電圧振幅よりも大きいものである。

本開示の第１の送信装置および通信システムによれば、第２の出力端子における出力インピーダンスを、第１の出力端子における出力インピーダンスよりも低くしたので、通信品質を高めることができる。

本開示の第２の送信装置によれば、第２の出力端子における信号の電圧振幅を、第１の出力端子における信号の電圧振幅よりも大きくしたので、通信品質を高めることができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第１の実施の形態に係る通信システムの一構成例を表すブロック図である。 図１に示した通信システムが送受信する信号の電圧状態を表す説明図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 図１に示した送信部の一構成例を表すブロック図である。 図４に示した出力部の一動作例を表す表である。 図４に示した出力部の一構成例を表すブロック図である。 図６に示したインピーダンス調整部の一構成例を表す回路図である。 図６に示したドライバの一構成例を表す回路図である。 図１に示した受信部の一構成例を表すブロック図である。 図１に示した通信システムが送受信する信号の一例を表す波形図である。 図９に示した受信部の受信動作の一例を表す説明図である。 図１に示した伝送路の一構成例を表す断面図である。 図１に示した通信システムのキャリブレーション動作の一例を表すフローチャートである。 図１に示した通信システムの一特性例を表す表である。 第１の実施の形態の変形例に係る通信システムのキャリブレーション動作の一例を表すフローチャートである。 第２の実施の形態に係る通信システムの一構成例を表すブロック図である。 第２の実施の形態に係る出力部の一構成例を表すブロック図である。 図１６に示した通信システムのキャリブレーション動作の一例を表す表である。 図１７に示したインピーダンス調整部の一構成例を表す回路図である。 図１６に示した通信システムのキャリブレーション動作の一例を表すフローチャートである。 第２の実施の形態の変形例に係る通信システムのキャリブレーション動作の一例を表すフローチャートである。 第３の実施の形態に係る通信システムの一構成例を表すブロック図である。 第３の実施の形態に係る出力部の一構成例を表すブロック図である。 図２２に示した通信システムのキャリブレーション動作の一例を表すフローチャートである。 第４の実施の形態に係る通信システムの一構成例を表すブロック図である。 図２５に示した受信部の一構成例を表すブロック図である。 図２５に示した通信システムのキャリブレーション動作の一例を表すフローチャートである。 第５の実施の形態に係る通信システムの一構成例を表すブロック図である。 第５の実施の形態に係る出力部の一構成例を表すブロック図である。 図２８に示した通信システムのキャリブレーション動作の一例を表すフローチャートである。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 変形例に係る伝送路の一構成例を表す断面図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（出力インピーダンスを調整する例１）
２．第２の実施の形態（出力インピーダンスを調整する例２）
３．第３の実施の形態（出力振幅を調整する例）
４．第４の実施の形態（入力インピーダンスを調整する例１）
５．第５の実施の形態（入力インピーダンスを調整する例２）
６．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る伝送路を備えた通信システムの一構成例を表すものである。通信システム１は、３つの電圧レベルを有する信号を用いて通信を行うものである。

通信システム１は、送信装置１０と、伝送路１００と、受信装置３０とを備えている。送信装置１０は、３つの出力端子ＴoutＡ，ＴoutＢ，ＴoutＣを有し、伝送路１００は、線路１１０Ａ，１１０Ｂ，１１０Ｃとを有し、受信装置３０は、３つの入力端子ＴinＡ，ＴinＢ，ＴinＣを有している。そして、送信装置１０の出力端子ＴoutＡおよび受信装置３０の入力端子ＴinＡは、線路１１０Ａを介して互いに接続され、送信装置１０の出力端子ＴoutＢおよび受信装置３０の入力端子ＴinＢは、線路１１０Ｂを介して互いに接続され、送信装置１０の出力端子ＴoutＣおよび受信装置３０の入力端子ＴinＣは、線路１１０Ｃを介して互いに接続されている。線路１１０Ａ〜１１０Ｃの特性インピーダンスは、この例では約５０［Ω］である。

送信装置１０は、出力端子ＴoutＡから信号ＳＩＧＡを出力し、出力端子ＴoutＢから信号ＳＩＧＢを出力し、出力端子ＴoutＣから信号ＳＩＧＣを出力する。そして、受信装置３０は、入力端子ＴinＡを介して信号ＳＩＧＡを受信し、入力端子ＴinＢを介して信号ＳＩＧＢを受信し、入力端子ＴinＣを介して信号ＳＩＧＣを受信する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）の間で遷移するものである。

図２は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“−ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。シンボル“−ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“−ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

伝送路１００は、このような信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、シンボルのシーケンスを伝える。具体的には、伝送路１００は、線路１１０Ａが信号ＳＩＧＡを伝え、線路１１０Ｂが信号ＳＩＧＢを伝え、線路１１０Ｃが信号ＳＩＧＣを伝えることにより、シンボルのシーケンスを伝える。すなわち、３つの線路１１０Ａ，１１０Ｂ，１１０Ｃは、シンボルのシーケンスを伝える１つのトリオ線路として機能するようになっている。

（送信装置１０）
送信装置１０は、図１に示したように、クロック生成部１１と、処理部１２と、送信部２０と、受信部１４と、制御部１５とを有している。

クロック生成部１１は、クロック信号ＴｘＣＫを生成するものである。クロック信号ＴｘＣＫの周波数は、例えば２．５［ＧＨｚ］である。クロック生成部１１は、例えばＰＬＬ（Phase Locked Loop）により構成され、例えば送信装置１０の外部から供給される基準クロック（図示せず）に基づいてクロック信号ＴｘＣＫを生成する。そして、クロック生成部１１は、このクロック信号ＴｘＣＫを、処理部１２および送信部２０に供給するようになっている。

処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。ここで、１組の遷移信号ＴｘＦ０，ＴｘＲ０，ＴｘＰ０は、送信装置１０が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、１組の遷移信号ＴｘＦ１，ＴｘＲ１，ＴｘＰ１はシンボルの遷移を示し、１組の遷移信号ＴｘＦ２，ＴｘＲ２，ＴｘＰ２はシンボルの遷移を示し、１組の遷移信号ＴｘＦ３，ＴｘＲ３，ＴｘＰ３はシンボルの遷移を示し、１組の遷移信号ＴｘＦ４，ＴｘＲ４，ＴｘＰ４はシンボルの遷移を示し、１組の遷移信号ＴｘＦ５，ＴｘＲ５，ＴｘＰ５はシンボルの遷移を示し、１組の遷移信号ＴｘＦ６，ＴｘＲ６，ＴｘＰ６はシンボルの遷移を示すものである。すなわち、処理部１２は、７組の遷移信号を生成するものである。以下、遷移信号ＴｘＦ０〜ＴｘＦ６のうちの任意の一つを表すものとして遷移信号ＴｘＦを適宜用い、遷移信号ＴｘＲ０〜ＴｘＲ６のうちの任意の一つを表すものとして遷移信号ＴｘＲを適宜用い、遷移信号ＴｘＰ０〜ＴｘＰ６のうちの任意の一つを表すものとして遷移信号ＴｘＰを適宜用いる。

図３は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとシンボルの遷移との関係を表すものである。各遷移に付した３桁の数値は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰの値をこの順で示したものである。

遷移信号ＴｘＦ（Flip）は、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、遷移信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

遷移信号ＴｘＲ（Rotation），ＴｘＰ（Polarity）は、遷移信号ＴｘＦが“０”である場合において、“＋ｘ”と“−ｘ”以外との間、“＋ｙ”と“−ｙ”以外との間、“＋ｚ”と“−ｚ”以外との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図３において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図３において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、遷移信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図３において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図３において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。

処理部１２は、このような遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを７組生成する。そして、処理部１２は、この７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰ（遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６）を送信部２０に供給するようになっている。

また、処理部１２は、データ生成部１９を有している。データ生成部１９は、キャリブレーションモードにおいて、所定のデータパターンを有するキャリブレーション用のデータ（遷移信号）を生成するものである。この構成により、処理部１２は、キャリブレーションモードにおいて、データ生成部１９が生成したキャリブレーション用のデータを、７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとして出力するようになっている。

送信部２０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。また、送信部２０は、制御信号Ｓctl1，Ｓctl2に基づいて出力インピーダンスを設定する機能をも有している。

図４は、送信部２０の一構成例を表すものである。送信部２０は、シリアライザ２１〜２３と、送信シンボル生成部２４と、出力部２７とを有している。

シリアライザ２１は、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＦ０〜ＴｘＦ６をこの順にシリアライズして、遷移信号ＴｘＦ９を生成するものである。シリアライザ２２は、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＲ０〜ＴｘＲ６をこの順にシリアライズして、遷移信号ＴｘＲ９を生成するものである。シリアライザ２３は、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＰ０〜ＴｘＰ６をこの順にシリアライズして、遷移信号ＴｘＰ９を生成するものである。

送信シンボル生成部２４は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。送信シンボル生成部２４は、信号生成部２５と、フリップフロップ２６とを有している。

信号生成部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。具体的には、信号生成部２５は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボル（遷移前のシンボル）と、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて、図３に示したように遷移後のシンボルを求め、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

フリップフロップ２６は、クロック信号ＴｘＣＫに基づいてシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３をサンプリングして、そのサンプリング結果をシンボル信号Ｄ１，Ｄ２，Ｄ３としてそれぞれ出力するものである。

出力部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図５は、出力部２７の一動作例を表すものである。出力部２７は、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“１”，“０”，“０”である場合には、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。すなわち、出力部２７は、シンボル“＋ｘ”を生成する。また、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“０”，“１”，“１”である場合には、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。すなわち、出力部２７は、シンボル“−ｘ”を生成する。また、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“０”，“１”，“０”である場合には、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。すなわち、出力部２７は、シンボル“＋ｙ”を生成する。また、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“１”，“０”，“１”である場合には、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。すなわち、出力部２７は、シンボル“−ｙ”を生成する。また、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“０”，“０”，“１”である場合には、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。すなわち、出力部２７は、シンボル“＋ｚ”を生成する。また、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が、“１”，“１”，“０”である場合には、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。すなわち、出力部２７は、シンボル“−ｚ”を生成するようになっている。

また、出力部２７は、後述するように、制御信号Ｓctl1，Ｓctl2に基づいて出力インピーダンスを設定する機能をも有している。

図６は、出力部２７の一構成例を表すものである。出力部２７は、ドライバ制御部２８と、インピーダンス調整部２８Ａ，２８Ｂ，２８Ｃと、ドライバ部２９Ａ，２９Ｂ，２９Ｃとを有している。

ドライバ制御部２８は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａ，ＵＰ１Ｂ，ＵＰ２Ｂ，ＤＮ１Ｂ，ＤＮ２Ｂ，ＵＰ１Ｃ，ＵＰ２Ｃ，ＤＮ１Ｃ，ＤＮ２Ｃを生成するものである。そして、ドライバ制御部２８は、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａをインピーダンス調整部２８Ａに供給し、制御信号ＵＰ１Ｂ，ＵＰ２Ｂ，ＤＮ１Ｂ，ＤＮ２Ｂをインピーダンス調整部２８Ｂに供給し、制御信号ＵＰ１Ｃ，ＵＰ２Ｃ，ＤＮ１Ｃ，ＤＮ２Ｃをインピーダンス調整部２８Ｃに供給するようになっている。

インピーダンス調整部２８Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａに基づいて、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａ，ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａ，…，ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａを生成するものである。また、インピーダンス調整部２８Ａは、制御信号Ｓctl1に基づいて、ドライバ部２９Ａに含まれる７つのドライバ２９１Ａ〜２９７Ａ（後述）のうちの使用するドライバの数を設定することにより、ドライバ部２９Ａの出力インピーダンスＺoaを調整する機能をも有している。

同様に、インピーダンス調整部２８Ｂは、制御信号ＵＰ１Ｂ，ＵＰ２Ｂ，ＤＮ１Ｂ，ＤＮ２Ｂに基づいて、制御信号ＰＵ１１Ｂ，ＰＵ１２Ｂ，ＰＤ１１Ｂ，ＰＤ１２Ｂ，ＰＵ２１Ｂ，ＰＵ２２Ｂ，ＰＤ２１Ｂ，ＰＤ２２Ｂ，…，ＰＵ７１Ｂ，ＰＵ７２Ｂ，ＰＤ７１Ｂ，ＰＤ７２Ｂを生成するものである。また、インピーダンス調整部２８Ｂは、制御信号Ｓctl2に基づいて、ドライバ部２９Ｂに含まれる７つのドライバ２９１Ｂ〜２９７Ｂ（後述）のうちの使用するドライバの数を設定することにより、ドライバ部２９Ｂの出力インピーダンスＺobを調整する機能をも有している。

同様に、インピーダンス調整部２８Ｃは、制御信号ＵＰ１Ｃ，ＵＰ２Ｃ，ＤＮ１Ｃ，ＤＮ２Ｃに基づいて、制御信号ＰＵ１１Ｃ，ＰＵ１２Ｃ，ＰＤ１１Ｃ，ＰＤ１２Ｃ，ＰＵ２１Ｃ，ＰＵ２２Ｃ，ＰＤ２１Ｃ，ＰＤ２２Ｃ，…，ＰＵ７１Ｃ，ＰＵ７２Ｃ，ＰＤ７１Ｃ，ＰＤ７２Ｃを生成するものである。また、インピーダンス調整部２８Ｃは、制御信号Ｓctl1に基づいて、ドライバ部２９Ｃに含まれる７つのドライバ２９１Ｃ〜２９７Ｃ（後述）のうちの使用するドライバの数を設定することにより、ドライバ部２９Ｃの出力インピーダンスＺocを調整する機能をも有している。

図７は、インピーダンス調整部２８Ａの一構成例を表すものである。インピーダンス調整部２８Ａはインピーダンス制御部２８９Ａと、論理積回路部２８１Ａ〜２８７Ａとを有している。

インピーダンス制御部２８９Ａは、制御信号Ｓctl1に基づいて、制御信号ＳＥＬ１〜ＳＥＬ７を生成するものである。

論理積回路部２８１Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ１に基づいて、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａを生成するものである。論理積回路部２８１Ａは、論理積回路２８１１Ａ〜２８１４Ａを有している。論理積回路２８１１Ａの第１の入力端子には制御信号ＵＰ１Ａが供給され、第２の入力端子には制御信号ＳＥＬ１が供給され、出力端子からは制御信号ＰＵ１１Ａが出力される。論理積回路２８１２Ａの第１の入力端子には制御信号ＵＰ２Ａが供給され、第２の入力端子には制御信号ＳＥＬ１が供給され、出力端子からは制御信号ＰＵ１２Ａが出力される。論理積回路２８１３Ａの第１の入力端子には制御信号ＤＮ１Ａが供給され、第２の入力端子には制御信号ＳＥＬ１が供給され、出力端子からは制御信号ＰＤ１１Ａが出力される。論理積回路２８１４Ａの第１の入力端子には制御信号ＤＮ２Ａが供給され、第２の入力端子には制御信号ＳＥＬ１が供給され、出力端子からは制御信号ＰＤ１２Ａが出力される。

同様に、論理積回路部２８２Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ２に基づいて、制御信号ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａを生成するものである。論理積回路部２８３Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ３に基づいて、制御信号ＰＵ３１Ａ，ＰＵ３２Ａ，ＰＤ３１Ａ，ＰＤ３２Ａを生成するものである。論理積回路部２８４Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ４に基づいて、制御信号ＰＵ４１Ａ，ＰＵ４２Ａ，ＰＤ４１Ａ，ＰＤ４２Ａを生成するものである。論理積回路部２８５Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ５に基づいて、制御信号ＰＵ５１Ａ，ＰＵ５２Ａ，ＰＤ５１Ａ，ＰＤ５２Ａを生成するものである。論理積回路部２８６Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ６に基づいて、制御信号ＰＵ６１Ａ，ＰＵ６２Ａ，ＰＤ６１Ａ，ＰＤ６２Ａを生成するものである。論理積回路部２８７Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬ７に基づいて、制御信号ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａを生成するものである。

なお、ここでは、インピーダンス調整部２８Ａを例に挙げて説明したが、インピーダンス調整部２８Ｂ，２８Ｃについても同様である。インピーダンス調整部２８Ｂは、インピーダンス制御部２８９Ｂと、論理積回路部２８１Ｂ〜２８７Ｂとを有している。インピーダンス調整部２８Ｃは、インピーダンス制御部２８９Ｃと、論理積回路部２８１Ｃ〜２８７Ｃとを有している。インピーダンス制御部２８９Ｂは、制御信号Ｓctl2に基づいて、インピーダンス調整部２８Ｂ内で用いられる制御信号ＳＥＬ１〜ＳＥＬ７を生成するものである。インピーダンス制御部２８９Ｃは、制御信号Ｓctl1に基づいて、インピーダンス調整部２８Ｃ内で用いられる制御信号ＳＥＬ１〜ＳＥＬ７を生成するものである。論理積回路部２８１Ｂ〜２８７Ｂ，２８１Ｃ〜２８７Ｃは、論理積回路部２８１Ａ〜２８７Ａと同様の機能を有するものである。

ドライバ部２９Ａ（図６）は、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａ，ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａ，…，ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａに基づいて、信号ＳＩＧＡを生成するものである。ドライバ部２９Ａは、この例では、７つのドライバ２９１Ａ〜２９７Ａを有している。ドライバ２９１Ａは、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａに基づいて動作するものである。ドライバ２９２Ａは、制御信号ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａに基づいて動作するものである。ドライバ２９３Ａ〜２９６Ａについても同様である。ドライバ２９７Ａは、制御信号ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａに基づいて動作するものである。ドライバ２９１Ａ〜２９７Ａの出力端子は、互いに接続されるとともに、出力端子ＴoutＡに接続されている。

ドライバ部２９Ｂは、制御信号ＰＵ１１Ｂ，ＰＵ１２Ｂ，ＰＤ１１Ｂ，ＰＤ１２Ｂ，ＰＵ２１Ｂ，ＰＵ２２Ｂ，ＰＤ２１Ｂ，ＰＤ２２Ｂ，…，ＰＵ７１Ｂ，ＰＵ７２Ｂ，ＰＤ７１Ｂ，ＰＤ７２Ｂに基づいて、信号ＳＩＧＢを生成するものである。ドライバ部２９Ｂは、この例では、７つのドライバ２９１Ｂ〜２９７Ｂを有している。ドライバ２９１Ｂは、制御信号ＰＵ１１Ｂ，ＰＵ１２Ｂ，ＰＤ１１Ｂ，ＰＤ１２Ｂに基づいて動作するものである。ドライバ２９２Ｂは、制御信号ＰＵ２１Ｂ，ＰＵ２２Ｂ，ＰＤ２１Ｂ，ＰＤ２２Ｂに基づいて動作するものである。ドライバ２９３Ｂ〜２９６Ｂについても同様である。ドライバ２９７Ｂは、制御信号ＰＵ７１Ｂ，ＰＵ７２Ｂ，ＰＤ７１Ｂ，ＰＤ７２Ｂに基づいて動作するものである。ドライバ２９１Ｂ〜２９７Ｂの出力端子は、互いに接続されるとともに、出力端子ＴoutＢに接続されている。

ドライバ部２９Ｃは、制御信号ＰＵ１１Ｃ，ＰＵ１２Ｃ，ＰＤ１１Ｃ，ＰＤ１２Ｃ，ＰＵ２１Ｃ，ＰＵ２２Ｃ，ＰＤ２１Ｃ，ＰＤ２２Ｃ，…，ＰＵ７１Ｃ，ＰＵ７２Ｃ，ＰＤ７１Ｃ，ＰＤ７２Ｃに基づいて、信号ＳＩＧＣを生成するものである。ドライバ部２９Ｃは、この例では、７つのドライバ２９１Ｃ〜２９７Ｃを有している。ドライバ２９１Ｃは、制御信号ＰＵ１１Ｃ，ＰＵ１２Ｃ，ＰＤ１１Ｃ，ＰＤ１２Ｃに基づいて動作するものである。ドライバ２９２Ｃは、制御信号ＰＵ２１Ｃ，ＰＵ２２Ｃ，ＰＤ２１Ｃ，ＰＤ２２Ｃに基づいて動作するものである。ドライバ２９３Ｃ〜２９６Ｃについても同様である。ドライバ２９７Ｃは、制御信号ＰＵ７１Ｃ，ＰＵ７２Ｃ，ＰＤ７１Ｃ，ＰＤ７２Ｃに基づいて動作するものである。ドライバ２９１Ｃ〜２９７Ｃの出力端子は、互いに接続されるとともに、出力端子ＴoutＣに接続されている。

図８は、ドライバ２９１Ａの一構成例を表すものである。なお、ドライバ２９２Ａ〜２９７Ａ，２９１Ｂ〜２９７Ｂ，２９１Ｃ〜２９７Ｃについても同様である。ドライバ２９１Ａは、トランジスタ９１，９４，９５，９８と、抵抗素子９２，９３，９６，９７とを有している。トランジスタ９１，９４，９５，９８は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。トランジスタ９１のゲートには制御信号ＰＵ１１Ａが供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。トランジスタ９４のゲートには制御信号ＰＤ１１Ａが供給され、ドレインは抵抗素子９３の一端に接続され、ソースは接地されている。トランジスタ９５のゲートには制御信号ＰＵ１２Ａが供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９６の一端に接続されている。トランジスタ９８のゲートには制御信号ＰＤ１２Ａが供給され、ドレインは抵抗素子９７の一端に接続され、ソースは接地されている。抵抗素子９２の一端は、トランジスタ９１のソースに接続され、他端は、抵抗素子９３，９６，９７の他端および送信装置１０の出力端子ＴoutＡに接続されている。抵抗素子９３の一端は、トランジスタ９４のドレインに接続され、他端は、抵抗素子９２，９６，９７の他端および送信装置１０の出力端子ＴoutＡに接続されている。抵抗素子９６の一端は、トランジスタ９５のソースに接続され、他端は、抵抗素子９２，９３，９７の他端および送信装置１０の出力端子ＴoutＡに接続されている。抵抗素子９７の一端は、トランジスタ９８のドレインに接続され、他端は、抵抗素子９２，９３，９６の他端および送信装置１０の出力端子ＴoutＡに接続されている。この例では、トランジスタ９１のオン抵抗と、抵抗素子９２の抵抗値との和は、４００［Ω］程度であり、同様に、トランジスタ９４のオン抵抗と、抵抗素子９３の抵抗値との和は、４００［Ω］程度である。また、トランジスタ９５のオン抵抗と、抵抗素子９６の抵抗値との和は、４００［Ω］程度であり、同様に、トランジスタ９８のオン抵抗と、抵抗素子９７の抵抗値との和は、４００［Ω］程度である。

この構成により、ドライバ制御部２８は、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａを用いて、出力端子ＴoutＡの電圧を、３つの電圧（高レベル電圧ＶＨ、低レベル電圧ＶＬ、および中レベル電圧ＶＭ）のうちの１つに設定する。具体的には、例えば、出力端子ＴoutＡの電圧を高レベル電圧ＶＨに設定する場合には、ドライバ制御部２８は、制御信号ＵＰ１Ａ，ＵＰ２Ａを“１”にし、制御信号ＤＮ１Ａ，ＤＮ２Ａを“０”にする。なお、この例では、インピーダンス制御部２８９Ａは、制御信号Ｓctl1に基づいて、制御信号ＳＥＬ１〜ＳＥＬ４を“１”にし、制御信号ＳＥＬ５〜ＳＥＬ７を“０”にする。これにより、ドライバ部２９Ａに供給される２８本の制御信号のうち、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＵ３１Ａ，ＰＵ３２Ａ，ＰＵ４１Ａ，ＰＵ４２Ａが“１”になり、その他の制御信号は“０”になる。このとき、ドライバ部２９Ａでは、４つのドライバ２９１Ａ〜２９４Ａにおける８つのトランジスタ９１，９５がオン状態になる。その結果、信号ＳＩＧＡが高レベル電圧ＶＨになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、例えば、出力端子ＴoutＡの電圧を低レベル電圧ＶＬに設定する場合には、ドライバ制御部２８は、制御信号ＤＮ１Ａ，ＤＮ２Ａを“１”にし、制御信号ＵＰ１Ａ，ＵＰ２Ａを“０”にする。これにより、ドライバ部２９Ａに供給される２８本の制御信号のうち、制御信号ＰＤ１１Ａ，ＰＤ１２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａ，ＰＤ３１Ａ，ＰＤ３２Ａ，ＰＤ４１Ａ，ＰＤ４２Ａが“１”になり、その他の制御信号は“０”になる。このとき、ドライバ部２９Ａでは、４つのドライバ２９１Ａ〜２９４Ａにおける８つのトランジスタ９４，９８がオン状態になる。その結果、信号ＳＩＧＡが低レベル電圧ＶＬになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、出力端子ＴoutＡの電圧を中レベル電圧ＶＭに設定する場合には、ドライバ制御部２８は、例えば、制御信号ＵＰ１Ａ，ＤＮ１Ａを“１”にし、制御信号ＵＰ２Ａ，ＤＮ２Ａを“０”にする。これにより、ドライバ部２９Ａに供給される２８本の制御信号のうち、制御信号ＰＵ１１Ａ，ＰＤ１１Ａ，ＰＵ２１Ａ，ＰＤ２１Ａ，ＰＵ３１Ａ，ＰＤ３１Ａ，ＰＵ４１Ａ，ＰＤ４１Ａが“１”になり、その他の制御信号は“０”になる。このとき、ドライバ部２９Ａでは、４つのドライバ２９１Ａ〜２９４Ａにおける８つのトランジスタ９１，９４がオン状態になる。その結果、信号ＳＩＧＡは中レベル電圧ＶＭになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。このようにして、ドライバ制御部２８は、制御信号ＰＵ１Ａ〜ＰＵ７Ａ，ＰＤ１Ａ〜ＰＤ７Ａを用いて、出力端子ＴoutＡの電圧を、３つの電圧のうちの１つに設定するようになっている。

また、インピーダンス制御部２８９Ａは、制御信号Ｓctl1，Ｓctl2に基づいて、ドライバ２９１Ａ〜２９７Ａ，２９１Ｂ〜２９７Ｂ，２９１Ｃ〜２９７Ｃのうち、使用するドライバの数を変更することにより、ドライバ部２９Ａの出力インピーダンスＺoa、ドライバ部２９Ｂの出力インピーダンスＺob、およびドライバ部２９Ｃの出力インピーダンスＺocを変化させる。具体的には、例えば、インピーダンス制御部２８９Ａは、制御信号ＳＥＬ１〜ＳＥＬ７のうちの、“１”にする制御信号の数を増やすことにより、出力インピーダンスＺoaを低くし、“１”にする制御信号の数を減らすことにより出力インピーダンスＺoaを高くすることができるようになっている。インピーダンス制御部２８９Ｂ，２８９Ｃについても同様である。

受信部１４は、受信装置３０から供給された制御信号ＣＴＬを受信し、その制御信号ＣＴＬに含まれる比較結果情報ＩＮＦ（後述）を制御部１５に供給するものである。

制御部１５は、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを設定するものである。具体的には、制御部１５は、比較結果情報ＩＮＦに基づいて制御信号Ｓctl1,Ｓctl2を生成し、送信部２０のドライバ制御部２８に供給する。この制御信号Ｓctl1は、コードＣzacを含んでいる。コードＣzacは、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocを指示するものであり、コードＣzacの値が小さいほど出力インピーダンスＺoa，Ｚocが低くなり、コードＣzacの値が大きいほど出力インピーダンスＺoa，Ｚocが高くなるものである。また、制御信号Ｓctl2は、コードＣzbを含んでいる。コードＣzbは、ドライバ部２９Ｂの出力インピーダンスＺobを指示するものであり、コードＣzbの値が小さいほど出力インピーダンスＺobが低くなり、コードＣzbの値が大きいほど出力インピーダンスＺobが高くなるものである。これにより、制御部１５は、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを設定することができるようになっている。

（受信装置４０）
図１に示したように、受信装置３０は、受信部４０と、処理部３２と、送信部３３とを有している。

受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。

図９は、受信部４０の一構成例を表すものである。受信部４０は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、アンプ４２Ａ，４２Ｂ，４２Ｃと、クロック生成部４３と、フリップフロップ４４，４５と、信号生成部４６とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、通信システム１における終端抵抗として機能するものである。抵抗素子４１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端は抵抗素子４１Ｂ，４１Ｃの他端に接続されている。抵抗素子４１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端は抵抗素子４１Ａ，４１Ｃの他端に接続されている。抵抗素子４１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端は抵抗素子４１Ａ，４１Ｂの他端に接続されている。

アンプ４２Ａ，４２Ｂ，４２Ｃは、それぞれ、正入力端子における信号と負入力端子における信号の差分に応じた信号を出力するものである。アンプ４２Ａの正入力端子は、アンプ４２Ｃの負入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧＡが供給され、負入力端子は、アンプ４２Ｂの正入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給される。アンプ４２Ｂの正入力端子は、アンプ４２Ａの負入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給され、負入力端子は、アンプ４２Ｃの正入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給される。アンプ４２Ｃの正入力端子は、アンプ４２Ｂの負入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給され、負入力端子は、アンプ４２Ａの正入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧＡが供給される。

この構成により、アンプ４２Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＤＡＢ（＝ＳＩＧＡ−ＳＩＧＢ）に応じた信号ＳＡＢを出力し、アンプ４２Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＤＢＣ（＝ＳＩＧＢ−ＳＩＧＣ）に応じた信号ＳＢＣを出力し、アンプ４２Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＤＣＡ（＝ＳＩＧＣ−ＳＩＧＡ）に応じた信号ＳＣＡを出力するようになっている。

図１０は、受信部４０が受信する信号ＳＩＧＡ〜ＳＩＧＣの一例を表すものである。この例では、受信部４０は、６つのシンボル“＋ｘ”，“−ｙ”，“−ｚ”，“＋ｚ”，“＋ｙ”，“−ｘ”をこの順に受信している。このとき、信号ＳＩＧＡの電圧は、ＶＨ，ＶＭ，ＶＨ，ＶＬ，ＶＭ，ＶＬのように変化し、信号ＳＩＧＢの電圧は、ＶＬ，ＶＬ，ＶＭ，ＶＭ，ＶＨ，ＶＨのように変化し、信号ＳＩＧＣの電圧は、ＶＭ，ＶＨ，ＶＬ，ＶＨ，ＶＬ，ＶＭのように変化する。これに応じて、差分ＤＡＢ，ＤＢＣ，ＤＣＡもまた変化する。例えば、差分ＤＡＢは、＋２ΔＶ，＋ΔＶ，＋ΔＶ，−ΔＶ，−ΔＶ，−２ΔＶのように変化し、差分ＤＢＣは、−ΔＶ，−２ΔＶ，＋ΔＶ，−ΔＶ，＋２ΔＶ，＋ΔＶのように変化し、差分ＤＣＡは、−ΔＶ，＋ΔＶ，−２ΔＶ，＋２ΔＶ，−ΔＶ，＋ΔＶのように変化する。ここで、ΔＶは、３つの電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの隣り合う２つの電圧の差である。

図１１は、受信部４０がシンボル“＋ｘ”を受信する場合における、アンプ４２Ａ，４２Ｂ，４２Ｃの一動作例を表すものである。この例では、信号ＳＩＧＡの電圧は高レベル電圧ＶＨであり、信号ＳＩＧＢの電圧は低レベル電圧ＶＬであり、信号ＳＩＧＣの電圧は中レベル電圧ＶＭである。この場合には、入力端子ＴinＡ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ４２Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分ＤＡＢは正になるため、アンプ４２Ａの出力信号ＳＡＢは“１”になる。また、アンプ４２Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分ＤＢＣは負になるため、アンプ４２Ｂの出力信号ＳＡＢは“０”になる。また、アンプ４２Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分ＤＣＡは負になるため、アンプ４２Ｃの出力信号ＳＣＡは“０”を出力するようになっている。

クロック生成部４３は、アンプ４２Ａ，４２Ｂ，４２Ｃの出力信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、クロック信号ＲｘＣＫを生成するものである。

フリップフロップ４４は、アンプ４２Ａ，４２Ｂ，４２Ｃの出力信号ＳＡＢ，ＳＢＣ，ＳＣＡを、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ４５は、フリップフロップ４４の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。

信号生成部４６は、フリップフロップ４４，４５の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部４６は、フリップフロップ４４の出力信号が示すシンボルと、フリップフロップ４５の出力信号が示すシンボルに基づいて、シンボルの遷移（図３）を特定し、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

処理部３２（図１）は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。処理部３２は、データ比較部３９を有している。データ比較部３９は、キャリブレーションモードにおいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを、所定のデータパターンを有するデータ（遷移信号）と比較することにより、比較結果情報ＩＮＦを生成するものである。このデータは、データ生成部１９が生成したキャリブレーション用のデータに対応するものである。

送信部３３は、比較結果情報ＩＮＦに基づいて制御信号ＣＴＬを生成し、この制御信号ＣＴＬを送信装置１０に対して送信するものである。

（伝送路１００）
図１２は、伝送路１００の一構成例を表すものである。伝送路１００は、いわゆるストリップ線路により構成されたものである。伝送路１００は、線路１１０Ａ〜１１０Ｃに加え、導電層１０１と、誘電層１０２と、導電層１０３とを有している。

導電層１０１，１０３は、例えば金属により構成されるものであり、この例では接地されている。誘電層１０２は、誘電体により構成されるものである。誘電層１０２の比誘電率Ｅｒは、この例では、“４．３”である。伝送路１００では、導電層１０１、誘電層１０２、および導電層１０３が、この順に積層されている。

線路１１０Ａ，１１０Ｂ，１１０Ｃは、誘電層１０２内において、導電層１０１から距離ｄ１の位置であって、導電層１０３から距離ｄ２の位置に設けられている。距離ｄ１は、この例では０．０６［ｍｍ］であり、距離ｄ２は、この例では、０．１［ｍｍ］である。線路１１０Ａ，１１０Ｂ，１１０Ｃは、幅ＷＡ，ＷＢ，ＷＣで形成されるとともに、間隔Ｐでこの順に並設されている。幅ＷＡ，ＷＢ，ＷＣは、この例では、０．０５［ｍｍ］であり、間隔Ｐは、この例では、０．０７５［ｍｍ］である。

ここで、送信部２０および制御部１５は、本開示における第１の送信装置の「送信部」の一具体例に対応する。出力端子ＴoutＡは、本開示における「第１の出力端子」の一具体例に対応し、出力端子ＴoutＢは、本開示における「第２の出力端子」の一具体例に対応し、出力端子ＴoutＣは、本開示における「第３の出力端子」の一具体例に対応する。制御信号Ｓctl2は、本開示における「第１の制御信号」の一具体例に対応する。制御信号Ｓctl1は、本開示における「第２の制御信号」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、通信システム１の全体動作概要を説明する。送信装置１０のクロック生成部１１は、クロック信号ＴｘＣＫを生成する。処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成する。処理部１２のデータ生成部１９は、キャリブレーションモードにおいて、所定のデータパターンを有するキャリブレーション用のデータ（遷移信号）を生成する。受信部１４は、受信装置３０から供給された制御信号ＣＴＬを受信し、その制御信号ＣＴＬに含まれる比較結果情報ＩＮＦを制御部１５に供給する。制御部１５は、比較結果情報ＩＮＦに基づいて制御信号Ｓctl1，Ｓctl2を生成する。送信部２０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するとともに、制御信号Ｓctl1，Ｓctl2に基づいて出力インピーダンスＺoa，Ｚob，Ｚocを設定する。伝送路１００は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを伝える。

受信装置３０の受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成する。処理部３２は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行う。処理部３２のデータ比較部３９は、キャリブレーションモードにおいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを、所定のデータパターンを有するデータ（遷移信号）と比較することにより、比較結果情報ＩＮＦを生成する。送信部３３は、比較結果情報ＩＮＦに基づいて制御信号ＣＴＬを生成し、この制御信号ＣＴＬを送信装置１０に対して送信する。

（出力インピーダンスの調整について）
通信システム１は、例えば、電源投入時において、キャリブレーションモードで動作し、送信装置１０の出力インピーダンスＺoa，Ｚob，Ｚocを調整する。以下に、この動作について詳細に説明する。

図１３は、キャリブレーションモードにおける通信システム１の一動作例を表すものである。送信装置１０は、キャリブレーション用のデータに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成し、出力インピーダンスＺoa，Ｚob，Ｚocを順次変化させながら、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信する。そして、受信装置３０は、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信する。送信装置１０は、受信装置３０における受信結果に基づいて、出力インピーダンスＺoa，Ｚob，Ｚocを決定する。以下に、この動作について詳細に説明する。

まず、送信装置１０の制御部１５は、コードＣzac，Ｃzbを初期値に設定する（ステップＳ１）。これにより、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocは、それぞれ約５０［Ω］に設定される。

次に、制御部１５は、コードＣzbをデクリメントするとともに、コードＣzacをインクリメントする（ステップＳ２）。これにより、ドライバ部２９Ｂの出力インピーダンスＺobが一段階低い値に設定されるとともに、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocが一段階高い値に設定される。

次に、制御部１５は、通信エラーが発生したか否かを確認する（ステップＳ３）。具体的には、まず、送信装置１０において、処理部１２のデータ生成部１９がキャリブレーション用のデータ（遷移信号）を生成し、送信部２０がこのデータに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成して、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信する。受信装置３０では、受信部４０がこの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信して、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成し、処理部３２のデータ比較部３９が、この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを所定のデータ（キャリブレーション用のデータ）と比較することにより、比較結果情報ＩＮＦを生成する。そして、データ比較部３９は、この比較結果情報ＩＮＦを、送信部３３および受信部１４を介して、送信装置１０の制御部１５に供給する。そして、制御部１５は、この比較結果情報ＩＮＦに基づいて、通信エラーが発生したか否かを確認する。

キャリブレーション用のデータは、例えば、通信エラーが生じやすいデータパターンを有することが望ましい。具体的には、例えば、いわゆるＩＳＩ（Inter-Symbol Interference）ジッタが生じやすいデータパターンであってもよい。また、例えば、図１０に示したように、差分ＤＡＢ，ＤＢＣ，ＤＣＡのいずれかが＋２ΔＶから−ΔＶに変化するようなデータパターンや、差分ＤＡＢ，ＤＢＣ，ＤＣＡのいずれかが−２ΔＶから＋ΔＶに変化するようなデータパターンを多く含むものであってもよい。

このステップＳ３において通信エラーが発生していない場合（ステップＳ３において“Ｎ”）には、ステップＳ２に戻る。そして、通信エラーが発生するまで、このステップＳ２，Ｓ３を繰り返す。

また、ステップＳ３において通信エラーが発生した場合（ステップＳ３において“Ｙ”）には、制御部１５は、コードＣzbをコードＣzb1にし、コードＣzacをコードＣzac1にする（ステップＳ４）。

次に、制御部１５は、コードＣzac，Ｃzbを初期値に設定する（ステップＳ５）。これにより、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocは、それぞれ約５０［Ω］に再度設定される。

次に、制御部１５は、コードＣzbをインクリメントするとともに、コードＣzacをデクリメントする（ステップＳ６）。これにより、ドライバ部２９Ｂの出力インピーダンスＺobが一段階高い値に設定されるとともに、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocが一段階低い値に設定される。

次に、制御部１５は、通信エラーが発生したか否かを確認する（ステップＳ７）。このステップにおける具体的な動作はステップＳ３と同様である。このステップＳ７において通信エラーが発生していない場合（ステップＳ７において“Ｎ”）には、ステップＳ６に戻る。そして、通信エラーが発生するまで、このステップＳ６，Ｓ７を繰り返す。

ステップＳ７において通信エラーが発生した場合（ステップＳ７において“Ｙ”）には、制御部１５は、コードＣzbをコードＣzb2にし、コードＣzacをコードＣzac2にする（ステップＳ８）。

次に、制御部１５は、コードＣzb1およびコードＣzb2の平均値をコードＣzbにし、コードＣzac1およびコードＣzac2の平均値をコードＣzacにする（ステップＳ９）。これにより、ドライバ部２９Ａの出力インピーダンスＺoaはコードＣzacに応じた値に設定され、ドライバ部２９Ｂの出力インピーダンスＺobはコードＣzbに応じた値に設定され、ドライバ部２９Ｃの出力インピーダンスＺocはコードＣzacに応じた値に設定される。

以上でこのフローは終了する。このフローにより、出力インピーダンスＺoa，Ｚob，Ｚocは、差動信号のアイ開口が広くなるように設定される。

このようにしてドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを設定したとき、ドライバ部２９Ｂの出力インピーダンスＺobは、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocに比べて低くなる。すなわち、まず、伝送路１００では、線路１１０Ａ，１１０Ｂ，１１０Ｃは、図１２に示したように、この順に配置されている。よって、線路１１０Ａ，１１０Ｃの差動インピーダンスと、線路１１０Ａ，１１０Ｂの差動インピーダンスとの差が大きくななるとともに、線路１１０Ａ，１１０Ｃの差動インピーダンスと、線路１１０Ｂ，１１０Ｃの差動インピーダンスとの差が大きくなる。このように、伝送路１００では、差動インピーダンスが非対称なので、差動信号のアイ開口が狭まってしまうおそれがある。図１３に示したフローでは、差動インピーダンスの非対称性を補うように、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocが調整される。その結果、ドライバ部２９Ｂの出力インピーダンスＺobは、以下に示すように、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocに比べて低い値に設定される。

図１４は、差動信号のアイ開口についてのシミュレーション結果を表すものである。この例では、４つのケースＣ１〜Ｃ４において、互いに異なるデータパターンＤＰ１〜ＤＰ１０を用いたときのアイ開口（電圧値）を示している。なお、このシミュレーションでは、アイ開口のいわゆるワースト条件を得るため、抵抗値を全体的に大きめに設定している。ケースＣ１は、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocがともに６０［Ω］である場合を示し、ケースＣ２は、ドライバ部２９Ａの出力インピーダンスＺoaが５４［Ω］であり、ドライバ部２９Ｂ，２９Ｃの出力インピーダンスＺob，Ｚocがともに６０［Ω］である場合を示し、ケースＣ３は、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocがともに６０［Ω］であり、ドライバ部２９Ｂの出力インピーダンスＺobが５４［Ω］である場合を示し、ケースＣ４は、ドライバ部２９Ａ，２９Ｂの出力インピーダンスＺoa，Ｚobが６０［Ω］であり、ドライバ部２９Ｃの出力インピーダンスＺocが５４［Ω］である場合を示す。

図１４に示したように、ケースＣ３におけるアイ開口は、ケースＣ１，Ｃ２，Ｃ４のアイ開口よりも大きい。すなわち、ドライバ部２９Ｂの出力インピーダンスＺobが、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocよりも低い場合に、伝送路１００における差動インピーダンスの非対称性が補われるため、差動信号のアイ開口が広くなる。

このように、通信システム１では、ドライバ部２９Ｂの出力インピーダンスＺobを、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocよりも低くした。これにより、伝送路１００における差動インピーダンスの非対称性を補うことができ、アイ開口を広くすることができる。その結果、通信システム１では、通信エラーを抑えることができ、通信品質を高めることができる。

［効果］
以上のように本実施の形態では、出力インピーダンスＺobを、出力インピーダンスＺoa，Ｚocよりも低くしたので、通信品質を高めることができる。

本実施の形態では、受信装置における受信結果に基づいて出力インピーダンスを調整したので、出力インピーダンスの値をより望ましい値に設定することができるため、通信品質を高めることができる。

［変形例１−１］
上記実施の形態では、図１３に示したように、出力インピーダンスＺoa，Ｚob，Ｚocを変化させたが、これに限定されるものではなく、これに代えて、例えば図１５に示すように、出力インピーダンスＺobのみを変化させてもよい。

この例では、まず、制御部１５が、コードＣzac，Ｃzbを初期値に設定する（ステップＳ１）。次に、制御部１５は、コードＣzbをデクリメントする（ステップＳ１２）。これにより、ドライバ部２９Ｂの出力インピーダンスＺobが一段階低い値に設定される。すなわち、上記実施の形態の場合とは異なり、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocは変化せず、ドライバ部２９Ｂの出力インピーダンスＺobのみが変化する。次に、制御部１５は、通信エラーが発生したか否かを確認する（ステップＳ３）。このステップＳ３において通信エラーが発生していない場合（ステップＳ３において“Ｎ”）には、ステップＳ２に戻る。また、ステップＳ３において通信エラーが発生した場合（ステップＳ３において“Ｙ”）には、制御部１５は、コードＣzbをコードＣzb1にする（ステップＳ１４）。

次に、制御部１５は、コードＣzbを初期値に設定する（ステップＳ１５）。次に、制御部１５は、コードＣzbをインクリメントする（ステップＳ１６）。これにより、ドライバ部２９Ｂの出力インピーダンスＺobが一段階高い値に設定される。すなわち、上記実施の形態の場合とは異なり、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocは変化せず、ドライバ部２９Ｂの出力インピーダンスＺobのみが変化する。次に、制御部１５は、通信エラーが発生したか否かを確認する（ステップＳ７）。このステップＳ７において通信エラーが発生していない場合（ステップＳ７において“Ｎ”）には、ステップＳ１６に戻る。また、ステップＳ７において通信エラーが発生した場合（ステップＳ７において“Ｙ”）には、制御部１５は、コードＣzbをコードＣzb2にする（ステップＳ１８）。

次に、制御部１５は、コードＣzb1およびコードＣzb2の平均値をコードＣzbにする（ステップＳ１９）。これにより、ドライバ部２９Ｂの出力インピーダンスＺobはコードＣzbに応じた値に設定される。

［変形例１−２］
上記実施の形態では、キャリブレーションモードにおいて、受信装置における受信結果に基づいて出力インピーダンスを調整したが、これに限定されるものではない。これに代えて、例えば、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを固定にしてもよい。この場合でも、ドライバ部２９Ｂの出力インピーダンスＺobを、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocよりも低くすることにより、通信品質を高めることができる。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム１Ｂについて説明する。本実施の形態は、出力インピーダンスの調整方法が、上記第１の実施の形態と異なるものである。すなわち、上記第１の実施の形態では、シンボルのシーケンスを送信し、通信エラーが発生するか否かに基づいて出力インピーダンスを調整したが、これに代えて、本実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、受信装置における信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて出力インピーダンスを調整している。なお、上記第１の実施の形態に係る通信システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１６は、通信システム１Ｂの一構成例を表すものである。通信システム１Ｂは、送信装置１０Ｂと、受信装置３０Ｂとを備えている。

送信装置１０Ｂは、処理部１２Ｂと、送信部２０Ｂと、受信部１４Ｂと、制御部１５Ｂとを有するものである。

処理部１２Ｂは、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。この処理部１２Ｂは、上記第１の実施の形態に係る処理部１２からデータ生成部１９を省いたものである。

送信部２０Ｂは、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。また、送信部２０Ｂは、キャリブレーションモードにおいて、制御信号Ｓmodeに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定するとともに、制御信号Ｓctl1，Ｓctl2に基づいて出力インピーダンスＺoa，Ｚob，Ｚocを設定する機能を有している。送信部２０Ｂは、第１の実施の形態に係る送信部２０（図４）と同様に、出力部２７Ｂを有している。

図１７は、出力部２７Ｂの一構成例を表すものである。出力部２７Ｂは、ドライバ制御部８８と、インピーダンス調整部８８Ａ，８８Ｂ，８８Ｃとを有している。

ドライバ制御部８８は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、制御信号Ｓmode、およびクロック信号ＴｘＣＫに基づいて、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａ，ＵＰ１Ｂ，ＵＰ２Ｂ，ＤＮ１Ｂ，ＤＮ２Ｂ，ＵＰ１Ｃ，ＵＰ２Ｃ，ＤＮ１Ｃ，ＤＮ２Ｃを生成するものである。その際、ドライバ制御部８８は、キャリブレーションモードにおいて、制御信号Ｓmodeに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定するようになっている。

図１８は、制御信号Ｓmodeと、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧との関係を表すものである。制御信号ＳmodeがモードＭ１を指示するものである場合には、ドライバ制御部８８は、信号ＳＩＧＡ，ＳＩＧＢの電圧を高レベル電圧ＶＨに設定するとともに、信号ＳＩＧＣの電圧を低レベル電圧ＶＬに設定する。また、制御信号ＳmodeがモードＭ２を指示するものである場合には、ドライバ制御部８８は、信号ＳＩＧＡの電圧を低レベル電圧ＶＬに設定するとともに、信号ＳＩＧＢ，ＳＩＧＣの電圧を高レベル電圧ＶＨに設定する。また、制御信号ＳmodeがモードＭ３を指示するものである場合には、ドライバ制御部８８は、信号ＳＩＧＡ，ＳＩＧＢの電圧を低レベル電圧ＶＬに設定するとともに、信号ＳＩＧＣの電圧を高レベル電圧ＶＨに設定する。また、制御信号ＳmodeがモードＭ４を指示するものである場合には、ドライバ制御部８８は、信号ＳＩＧＡの電圧を高レベル電圧ＶＨに設定するとともに、信号ＳＩＧＢ，ＳＩＧＣの電圧を低レベル電圧ＶＬに設定するようになっている。

後述するように、通信システム１Ｂでは、第１の実施の形態に係る通信システム１と同様に、出力インピーダンスＺobを出力インピーダンスＺoa，Ｚocよりも低くする。これにより、例えば、モードＭ１において、図１８に示したように、信号ＳＩＧＡ，ＳＩＧＢの電圧をともに高レベル電圧ＶＨに設定しても、実際には同じ電圧にはならない。すなわち、出力インピーダンスＺobを出力インピーダンスＺoaよりも低くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＡの電圧よりも高くなる。よって、モードＭ１では、信号ＳＡＢの期待値は、図１８に示したように“０”（ＳＡＢ＝０）になる。同様に、モードＭ２において、出力インピーダンスＺobを出力インピーダンスＺocよりも低くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＣの電圧よりも高くなる。よって、モードＭ２では、信号ＳＢＣの期待値は“１”（ＳＢＣ＝１）になる。同様に、モードＭ３において、出力インピーダンスＺobを出力インピーダンスＺoaよりも低くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＡの電圧よりも低くなる。よって、モードＭ３では、信号ＳＡＢの期待値は“１”（ＳＡＢ＝１）になる。同様に、モードＭ４において、出力インピーダンスＺobを出力インピーダンスＺocよりも低くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＣの電圧よりも低くなる。よって、信号ＳＢＣの期待値は“０”（ＳＢＣ＝０）になる。

インピーダンス調整部８８Ａ，８８Ｂ，８８Ｃは、第１の実施の形態に係るインピーダンス調整部２８Ａ，２８Ｂ，２８Ｃと同様に、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを調整するものである。その際、インピーダンス調整部８８Ａ，８８Ｂ，８８Ｃは、ドライバ部２９Ａ，２９Ｂ，２９Ｃが、高レベル電圧ＶＨを出力する際の出力インピーダンスＺoa，Ｚob，Ｚocと、低レベル電圧ＶＬを出力する際の出力インピーダンスＺoa，Ｚob，Ｚocとを、別々に調整することができるようになっている。

図１９は、インピーダンス調整部８８Ａの一構成例を表すものである。インピーダンス調整部８８Ａはインピーダンス制御部８８９Ａと、論理積回路部８８１Ａ〜８８７Ａとを有している。

インピーダンス制御部８８９Ａは、制御信号Ｓctl1に基づいて、制御信号ＳＥＬＵ１〜ＳＥＬＵ７および制御信号ＳＥＬＤ１〜ＳＥＬＤ７を生成するものである。

論理積回路部８８１Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ１，ＳＥＬＤ１に基づいて、制御信号ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａを生成するものである。論理積回路２８１１Ａの第１の入力端子には制御信号ＵＰ１Ａが供給され、第２の入力端子には制御信号ＳＥＬＵ１が供給され、出力端子からは制御信号ＰＵ１１Ａが出力される。論理積回路２８１２Ａの第１の入力端子には制御信号ＵＰ２Ａが供給され、第２の入力端子には制御信号ＳＥＬＵ１が供給され、出力端子からは制御信号ＰＵ１２Ａが出力される。論理積回路２８１３Ａの第１の入力端子には制御信号ＤＮ１Ａが供給され、第２の入力端子には制御信号ＳＥＬＤ１が供給され、出力端子からは制御信号ＰＤ１１Ａが出力される。論理積回路２８１４Ａの第１の入力端子には制御信号ＤＮ２Ａが供給され、第２の入力端子には制御信号ＳＥＬＤ１が供給され、出力端子からは制御信号ＰＤ１２Ａが出力される。

同様に、論理積回路部８８２Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ２，ＳＥＬＤ２に基づいて、制御信号ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａを生成するものである。論理積回路部８８３Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ３，ＳＥＬＤ３に基づいて、制御信号ＰＵ３１Ａ，ＰＵ３２Ａ，ＰＤ３１Ａ，ＰＤ３２Ａを生成するものである。論理積回路部８８４Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ４，ＳＥＬＤ４に基づいて、制御信号ＰＵ４１Ａ，ＰＵ４２Ａ，ＰＤ４１Ａ，ＰＤ４２Ａを生成するものである。論理積回路部８８５Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ５，ＳＥＬＤ５に基づいて、制御信号ＰＵ５１Ａ，ＰＵ５２Ａ，ＰＤ５１Ａ，ＰＤ５２Ａを生成するものである。論理積回路部８８６Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ６，ＳＥＬＤ６に基づいて、制御信号ＰＵ６１Ａ，ＰＵ６２Ａ，ＰＤ６１Ａ，ＰＤ６２Ａを生成するものである。論理積回路部８８７Ａは、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａおよび制御信号ＳＥＬＵ７，ＳＥＬＤ７に基づいて、制御信号ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａを生成するものである。

なお、ここでは、インピーダンス調整部８８Ａを例に挙げて説明したが、インピーダンス調整部８８Ｂ，８８Ｃについても同様である。インピーダンス調整部８８Ｂは、インピーダンス制御部８８９Ｂと、論理積回路部８８１Ｂ〜８８７Ｂとを有している。インピーダンス調整部８８Ｃは、インピーダンス制御部８８９Ｃと、論理積回路部８８１Ｃ〜８８７Ｃとを有している。インピーダンス制御部８８９Ｂは、制御信号Ｓctl2に基づいて、インピーダンス調整部８８Ｂ内で用いられる制御信号ＳＥＬＵ１〜ＳＥＬＵ７および制御信号ＳＥＬＤ１〜ＳＥＬＤ７を生成するものである。インピーダンス制御部８８９Ｃは、制御信号Ｓctl1に基づいて、インピーダンス調整部８８Ｃ内で用いられる制御信号ＳＥＬＵ１〜ＳＥＬＵ７および制御信号ＳＥＬＤ１〜ＳＥＬＤ７を生成するものである。論理積回路部８８１Ｂ〜８８７Ｂ，８８１Ｃ〜８８７Ｃは、論理積回路部８８１Ａ〜８８７Ａと同様の機能を有するものである。

受信部１４Ｂは、受信装置３０Ｂから供給された制御信号ＣＴＬを受信し、その制御信号ＣＴＬに含まれる信号ＳＡＢ，ＳＢＣ，ＳＣＡを制御部１５Ｂに供給するものである。

制御部１５Ｂは、制御信号Ｓmodeを用いて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、制御信号Ｓctl1，Ｓctl2を用いて、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocを設定するものである。この制御信号Ｓctl1は、コードＣzacup，Ｃzacdnを含んでいる。コードＣzacupは、ドライバ部２９Ａ，２９Ｃが高レベル電圧ＶＨを出力する際の出力インピーダンスＺoa，Ｚocを指示するものであり、コードＣzacupの値が小さいほど出力インピーダンスＺoa，Ｚocが低くなり、コードＣzacupの値が大きいほど出力インピーダンスＺoa，Ｚocが高くなるものである。コードＣzacdnは、ドライバ部２９Ａ，２９Ｃが低レベル電圧ＶＬを出力する際の出力インピーダンスＺoa，Ｚocを指示するものであり、コードＣzacdnの値が小さいほど出力インピーダンスＺoa，Ｚocが低くなり、コードＣzacdnの値が大きいほど出力インピーダンスＺoa，Ｚocが高くなるものである。また、制御信号Ｓctl2は、コードＣzbup，Ｃzbdnを含んでいる。コードＣzbupは、ドライバ部２９Ｂが高レベル電圧ＶＨを出力する際の出力インピーダンスＺobを指示するものであり、コードＣzbupの値が小さいほど出力インピーダンスＺobが低くなり、コードＣzbupの値が大きいほど出力インピーダンスＺobが高くなるものである。コードＣzbdnは、ドライバ部２９Ｂが低レベル電圧ＶＬを出力する際の出力インピーダンスＺobを指示するものであり、コードＣzbdnの値が小さいほど出力インピーダンスＺobが低くなり、コードＣzbdnの値が大きいほど出力インピーダンスＺobが高くなるものである。

受信装置３０Ｂは、受信部４０Ｂと、処理部３２Ｂと、送信部３３Ｂとを有するものである。受信部４０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。また、受信部４０Ｂは、信号ＳＡＢ，ＳＢＣ，ＳＣＡを出力する機能をも有している。処理部３２Ｂは、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。この処理部３２Ｂは、上記第１の実施の形態に係る処理部３２からデータ比較部３９を省いたものである。送信部３３Ｂは、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて制御信号ＣＴＬを生成し、この制御信号ＣＴＬを送信装置１０Ｂに対して送信するものである。

ここで、送信部２０Ｂおよび制御部１５Ｂは、本開示における第１の送信装置の「送信部」の一具体例に対応する。

図２０は、キャリブレーションモードにおける通信システム１Ｂの一動作例を表すものである。

まず、送信装置１０Ｂの制御部１５Ｂは、コードＣzacup，Ｃzacdn，Ｃzbup，Ｃzbdnを初期値に設定する（ステップＳ２１）。これにより、ドライバ部２９Ａ，２９Ｂ，２９Ｃの出力インピーダンスＺoa，Ｚob，Ｚocは、それぞれ約５０［Ω］に設定される。

次に、制御部１５Ｂは、動作モードをモードＭ１に設定する（ステップＳ２２）。具体的には、制御部１５Ｂは、制御信号Ｓmodeをドライバ制御部８８に供給することにより、信号ＳＩＧＡ，ＳＩＧＢの電圧を高レベル電圧ＶＨに設定するとともに、信号ＳＩＧＣの電圧を低レベル電圧ＶＬに設定する。そして、受信装置３０Ｂの受信部４０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、送信部３３Ｂおよび受信部１４Ｂを介して、送信装置１０Ｂの制御部１５Ｂに供給する。

次に、制御部１５Ｂは、信号ＳＡＢが“０”であるか否かを確認する（ステップＳ２３）。このステップＳ２３において、信号ＳＡＢが“０”でない場合（ステップＳ２３において“Ｎ”）には、制御部１５Ｂは、コードＣzbupをデクリメントし（ステップＳ２４）、ステップＳ２３に戻る。そして、信号ＳＡＢが“０”になるまで、このステップＳ２３，Ｓ２４を繰り返す。これにより、ドライバ部２９Ｂが高レベル電圧ＶＨを出力するときの出力インピーダンスＺobは、ドライバ部２９Ａが高レベル電圧ＶＨを出力するときの出力インピーダンスＺoaよりも低くなる。

また、ステップＳ２３において信号ＳＡＢが“０”である場合（ステップＳ２３において“Ｙ”）には、制御部１５Ｂは、動作モードをモードＭ２に設定する（ステップＳ２５）。具体的には、制御部１５Ｂは、信号ＳＩＧＡの電圧を低レベル電圧ＶＬに設定するとともに、信号ＳＩＧＢ，ＳＩＧＣの電圧を高レベル電圧ＶＨに設定する。そして、受信装置３０Ｂの受信部４０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、送信部３３Ｂおよび受信部１４Ｂを介して、送信装置１０Ｂの制御部１５Ｂに供給する。

次に、制御部１５Ｂは、信号ＳＢＣが“１”であるか否かを確認する（ステップＳ２６）。このステップＳ２６において、信号ＳＢＣが“１”でない場合（ステップＳ２６において“Ｎ”）には、制御部１５Ｂは、コードＣzbupをデクリメントし（ステップＳ２７）、ステップＳ２６に戻る。そして、信号ＳＢＣが“１”になるまで、このステップＳ２６，Ｓ２７を繰り返す。これにより、ドライバ部２９Ｂが高レベル電圧ＶＨを出力するときの出力インピーダンスＺobは、ドライバ部２９Ｃが高レベル電圧ＶＨを出力するときの出力インピーダンスＺocよりも低くなる。

また、ステップＳ２６において信号ＳＢＣが“１”である場合（ステップＳ２６において“Ｙ”）には、制御部１５Ｂは、動作モードをモードＭ３に設定する（ステップＳ２８）。具体的には、制御部１５Ｂは、信号ＳＩＧＡ，ＳＩＧＢの電圧を低レベル電圧ＶＬに設定するとともに、信号ＳＩＧＣの電圧を高レベル電圧ＶＨに設定する。そして、受信装置３０Ｂの受信部４０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、送信部３３Ｂおよび受信部１４Ｂを介して、送信装置１０Ｂの制御部１５Ｂに供給する。

次に、制御部１５Ｂは、信号ＳＡＢが“１”であるか否かを確認する（ステップＳ２９）。このステップＳ２９において、信号ＳＡＢが“１”でない場合（ステップＳ２９において“Ｎ”）には、制御部１５Ｂは、コードＣzbdnをデクリメントし（ステップＳ３０）、ステップＳ２９に戻る。そして、信号ＳＡＢが“１”になるまで、このステップＳ２９，Ｓ３０を繰り返す。これにより、ドライバ部２９Ｂが低レベル電圧ＶＬを出力するときの出力インピーダンスＺobは、ドライバ部２９Ａが低レベル電圧ＶＬを出力するときの出力インピーダンスＺoaよりも低くなる。

また、ステップＳ２９において信号ＳＡＢが“１”である場合（ステップＳ２９において“Ｙ”）には、制御部１５Ｂは、動作モードをモードＭ４に設定する（ステップＳ３１）。具体的には、制御部１５Ｂは、信号ＳＩＧＡの電圧を高レベル電圧ＶＨに設定するとともに、信号ＳＩＧＢ，ＳＩＧＣの電圧を低レベル電圧ＶＬに設定する。そして、受信装置３０Ｂの受信部４０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、送信部３３Ｂおよび受信部１４Ｂを介して、送信装置１０Ｂの制御部１５Ｂに供給する。

次に、制御部１５Ｂは、信号ＳＢＣが“０”であるか否かを確認する（ステップＳ３２）。このステップＳ３２において、信号ＳＢＣが“０”でない場合（ステップＳ３２において“Ｎ”）には、制御部１５Ｂは、コードＣzbdnをデクリメントし（ステップＳ３３）、ステップＳ３２に戻る。そして、信号ＳＢＣが“０”になるまで、このステップＳ３２，Ｓ３３を繰り返す。これにより、ドライバ部２９Ｂが低レベル電圧ＶＬを出力するときの出力インピーダンスＺobは、ドライバ部２９Ｃが低レベル電圧ＶＬを出力するときの出力インピーダンスＺocよりも低くなる。

そして、信号ＳＢＣが“０”である場合（ステップＳ３２において“Ｙ”）には、このフローは終了する。

このように、通信システム１Ｂでは、送信装置１０Ｂが信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、受信装置３０Ｂにおける信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて出力インピーダンスを調整するようにした。これにより、通信システム１Ｂでは、上記第１の実施の形態に係る通信システム１と異なり、シンボルのシーケンスを送受信しないため、キャリブレーション時間を短くすることができる。

以上のように本実施の形態では、送信装置が信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて出力インピーダンスを調整するようにしたので、キャリブレーション時間を短くすることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、図２０に示したように、例えばステップＳ２３において、信号ＳＡＢが“０”である場合（ステップＳ２３において“Ｙ”）に、ステップＳ２５に進んだが、これに限定されるものではない。例えば、信号ＳＡＢが“０”である場合に、コードＣzbupを所定量減じた後に、ステップＳ２５に進んでもよい。これにより、コードＣzbupのマージンを確保することができる。

同様に、上記実施の形態では、例えばステップＳ２６において、信号ＳＢＣが“１”である場合（ステップＳ２６において“Ｙ”）に、ステップＳ２８に進んだが、これに限定されるものではない。例えば、信号ＳＢＣが“１”である場合に、コードＣzbupを所定量減じた後に、ステップＳ２８に進んでもよい。これにより、コードＣzbupのマージンを確保することができる。

同様に、上記実施の形態では、例えばステップＳ２９において、信号ＳＡＢが“１”である場合（ステップＳ２９において“Ｙ”）に、ステップＳ３１に進んだが、これに限定されるものではない。例えば、信号ＳＡＢが“１”である場合に、コードＣzbdnを所定量減じた後に、ステップＳ３１に進んでもよい。これにより、コードＣzbdnのマージンを確保することができる。

同様に、上記実施の形態では、例えばステップＳ３２において、信号ＳＢＣが“０”である場合（ステップＳ３２において“Ｙ”）に、フローを終了したが、これに限定されるものではない。例えば、信号ＳＢＣが“０”である場合に、コードＣzbdnを所定量減じた後に、フローを終了してもよい。これにより、コードＣzbdnのマージンを確保することができる。

［変形例２−２］
上記実施の形態では、図２０に示したように、出力インピーダンスＺobのみを変化させたが、これに限定されるものではなく、これに代えて、例えば図２１に示すように、出力インピーダンスＺoa，Ｚocをも変化させてもよい。

この例では、ステップＳ２３において、信号ＳＡＢが“０”でない場合（ステップＳ２３において“Ｎ”）には、制御部１５Ｂは、コードＣzbupをデクリメントするとともに、コードＣzacupをインクリメントする（ステップＳ３４）。

同様に、ステップＳ２６において、信号ＳＢＣが“１”でない場合（ステップＳ２６において“Ｎ”）には、制御部１５Ｂは、コードＣzbupをデクリメントするとともに、コードＣzacupをインクリメントする（ステップＳ３５）。

同様に、ステップＳ２９において、信号ＳＡＢが“１”でない場合（ステップＳ２９において“Ｎ”）には、制御部１５Ｂは、コードＣzbdnをデクリメントするとともに、コードＣzacdnをインクリメントする（ステップＳ３６）。

同様に、ステップＳ３２において、信号ＳＢＣが“０”でない場合（ステップＳ３２において“Ｎ”）には、制御部１５Ｂは、コードＣzbdnをデクリメントするとともに、コードＣzacdnをインクリメントする（ステップＳ３７）。

［変形例２−３］
上記実施の形態では、モードＭ１，Ｍ２，Ｍ３，Ｍ４の順に動作モードを設定し、出力インピーダンスを調整したが、これに限定されるものではない。これに代えて、例えば、モードＭ３，Ｍ４，Ｍ１，Ｍ２の順に動作モードを設定してもよい。また、モードＭ１とモードＭ２の順番を入れ替えてもよいし、モードＭ３とモードＭ４の順番を入れ替えてもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る通信システム２について説明する。本実施の形態は、出力インピーダンスの代わりに、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの振幅を調整するものである。なお、上記第１の実施の形態に係る通信システム１などと実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２２は、通信システム２の一構成例を表すものである。通信システム２は、送信装置５０を備えている。送信装置５０は、送信部６０と、制御部５５と、レギュレータ５６とを有している。

送信部６０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。送信部６０には、レギュレータ５６により生成された２つの電圧Ｖreg1，Ｖreg2が供給されるようになっている。送信部６０は、第１の実施の形態に係る送信部２０（図４）と同様に、出力部６７を有している。

図２３は、出力部６７の一構成例を表すものである。出力部６７は、設定部６９を有している。設定部６９は、制御信号Ｓctlを生成し、インピーダンス調整部２８Ａ〜２８Ｃに供給するものである。この例では、ドライバ部２９Ａおよびドライバ部２９Ｃには、電圧Ｖreg1が供給される。具体的には、ドライバ部２９Ａの７つのドライバ２９１Ａ〜２９７Ａのトランジスタ９１，９５（図８）のドレイン、およびドライバ部２９Ｃの７つのドライバ２９１Ｃ〜２９７Ｃのトランジスタ９１，９５のドレインに、電圧Ｖreg1が供給される。また、ドライバ部２９Ｂには、電圧Ｖreg2が供給される。具体的には、ドライバ部２９Ｂの７つのドライバ２９１Ｂ〜２９７Ｂのトランジスタ９１，９５（図８）のドレインに、電圧Ｖreg2が供給される。これにより、送信装置５０では、ドライバ部２９Ｂが生成する信号ＳＩＧＢの振幅Ｖswbを、ドライバ部２９Ａ，２９Ｃが生成する信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcと異ならせることができるようになっている。

制御部５５は、比較結果情報ＩＮＦに基づいて、レギュレータ５６に制御信号を供給するものである。この制御信号は、コードＣvac，Ｃvbを含んでいる。コードＣvacは、電圧Ｖreg1の電圧値を指示するものであり、コードＣvacの値が小さいほど電圧Ｖreg1が低くなり、コードＣvacの値が大きいほど電圧Ｖreg1が高くなるものである。コードＣvbは、電圧Ｖreg2の電圧値を指示するものであり、コードＣvbの値が小さいほど電圧Ｖreg2が低くなり、コードＣvbの値が大きいほど電圧Ｖreg2が高くなるものである。

レギュレータ５６は、制御部５５から供給される制御信号に基づいて、電圧Ｖreg1，Ｖreg2を生成するものである。

ここで、送信部６０、制御部５５、およびレギュレータ５６は、本開示における第２の送信装置の「送信部」の一具体例に対応する。

図２４は、キャリブレーションモードにおける通信システム２の一動作例を表すものである。

まず、送信装置５０の制御部５５は、コードＣvac，Ｃvbを初期値に設定する（ステップＳ４１）。これにより、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの振幅Ｖswa，Ｖswb，Ｖswcは、例えば約０．４５Ｖに設定される。

次に、制御部５５は、コードＣvbをデクリメントする（ステップＳ４２）。これにより、信号ＳＩＧＢの振幅Ｖswbが一段階小さい値に設定される。

次に、制御部５５は、通信エラーが発生したか否かを確認する（ステップＳ４３）。具体的には、まず、送信装置５０において、処理部１２のデータ生成部１９がキャリブレーション用のデータ（遷移信号）を生成し、送信部６０がこのデータに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成して、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信する。受信装置３０では、受信部４０がこの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信して、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成し、処理部３２のデータ比較部３９が、この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを所定のデータ（キャリブレーション用のデータ）と比較することにより、比較結果情報ＩＮＦを生成する。そして、データ比較部３９は、この比較結果情報ＩＮＦを、送信部３３および受信部１４を介して、送信装置５０の制御部５５に供給する。そして、制御部５５は、この比較結果情報ＩＮＦに基づいて、通信エラーが発生したか否かを確認する。

このステップＳ４３において通信エラーが発生していない場合（ステップＳ４３において“Ｎ”）には、ステップＳ４２に戻る。そして、通信エラーが発生するまで、このステップＳ４２，Ｓ４３を繰り返す。

また、ステップＳ４３において通信エラーが発生した場合（ステップＳ４３において“Ｙ”）には、制御部５５は、コードＣvbをコードＣvb1にする（ステップＳ４４）。

次に、制御部５５は、コードＣvbを初期値に設定する（ステップＳ４５）。これにより、信号ＳＩＧＢの振幅Ｖswbは、例えば約０．４５Ｖに再度設定される。

次に、制御部５５は、コードＣvbをインクリメントする（ステップＳ４６）。これにより、信号ＳＩＧＢの振幅Ｖswbが一段階大きい値に設定される。

次に、制御部５５は、通信エラーが発生したか否かを確認する（ステップＳ４７）。このステップにおける具体的な動作はステップＳ４３と同様である。このステップＳ４７において通信エラーが発生していない場合（ステップＳ４７において“Ｎ”）には、ステップＳ４６に戻る。そして、通信エラーが発生するまで、このステップＳ４６，Ｓ４７を繰り返す。

ステップＳ４７において通信エラーが発生した場合（ステップＳ４７において“Ｙ”）には、制御部５５は、コードＣvbをコードＣvb2にする（ステップＳ４８）。

次に、制御部５５は、コードＣvb1およびコードＣvb2の平均値をコードＣvbにする（ステップＳ４９）。これにより、信号ＳＩＧＢの振幅ＶswbはコードＣvbに応じた値に設定される。

以上でこのフローは終了する。このフローにより、信号ＳＩＧＢの振幅Ｖswbは、差動信号のアイ開口が広くなるように設定される。

このようにして信号ＳＩＧＢの振幅Ｖswbを設定したとき、振幅Ｖswbは、信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcに比べて大きくなる。このことは、上記第１の実施の形態等で説明したように、ドライバ部２９Ｂの出力インピーダンスＺobが、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocに比べて低いことと対応している。すなわち、ドライバ部２９Ｂの出力インピーダンスＺobが、ドライバ部２９Ａ，２９Ｃの出力インピーダンスＺoa，Ｚocに比べて低い場合には、信号ＳＩＧＢの振幅Ｖswbは、信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcに比べて大きくなる。よって、出力インピーダンスＺoa，Ｚob，Ｚocが互いに等しい場合であっても、信号ＳＩＧＢの振幅Ｖswbが、信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcに比べて大きければ、差動信号のアイ開口が広くなると考えられる。

このように、通信システム２では、信号ＳＩＧＢの振幅Ｖswbを信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcに比べて大きくしたので、差動信号のアイ開口が広くすることができる。その結果、通信システム２では、通信エラーを抑えることができ、通信品質を高めることができる。

以上のように本実施の形態では、振幅Ｖswbを振幅Ｖswa，Ｖswcに比べて大きくしたので、通信品質を高めることができる。

本実施の形態では、受信装置における受信結果に基づいて振幅を調整したので、振幅の値をより望ましい値に設定することができるため、通信品質を高めることができる。

［変形例３−１］
上記実施の形態では、図２３に示したように、信号ＳＩＧＢの振幅Ｖswbのみを変化させたが、これに限定されるものではなく、これに代えて、信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcをも変化させてもよい。

［変形例３−２］
上記実施の形態では、キャリブレーションモードにおいて、受信装置における受信結果に基づいて振幅を調整したが、これに限定されるものではない。これに代えて、例えば、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの振幅Ｖswa，Ｖswb，Ｖswcを固定にしてもよい。この場合でも、信号ＳＩＧＢの振幅Ｖswcを、信号ＳＩＧＡ，ＳＩＧＣの振幅Ｖswa，Ｖswcよりも大きくすることにより、通信品質を高めることができる。

＜４．第４の実施の形態＞
次に、第４の実施の形態に係る通信システム３について説明する。本実施の形態は、送信装置の出力インピーダンスの代わりに、受信装置の入力インピーダンスを調整するものである。なお、上記第１の実施の形態に係る通信システム１などと実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２５は、通信システム３の一構成例を表すものである。通信システム３は、送信装置１２０と、受信装置１４０とを備えている。

送信装置１２０は、送信部１３０を有している。送信部１３０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

受信装置１４０は、受信部１５０と、制御部１４１とを有している。受信部１５０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。また、受信部１５０は、制御信号Ｓctl1，Ｓctl2に基づいて、入力インピーダンスを設定する機能をも有している。

図２６は、受信部１５０の一構成例を表すものである。受信部１５０は、可変抵抗素子１５１Ａ，１５１Ｂ，１５１Ｃを有している。可変抵抗素子１５１Ａ，１５１Ｂ，１５１Ｃは、通信システム３における終端抵抗として機能するものであり、第１の実施の形態に係る抵抗素子４１Ａ，４１Ｂ，４１Ｃにそれぞれ対応するものである。可変抵抗素子１５１Ａは、制御信号Ｓctl1に基づいて抵抗値が変更可能に構成されたものであり、可変抵抗素子１５１Ｂは、制御信号Ｓctl2に基づいて抵抗値が変更可能に構成されたものであり、可変抵抗素子１５１Ｃは、制御信号Ｓctl1に基づいて抵抗値が変更可能に構成されたものである。可変抵抗素子１５１Ａの抵抗値は、入力端子ＴinＡからみた入力インピーダンスＺiaに対応し、可変抵抗素子１５１Ｂの抵抗値は、入力端子ＴinＢからみた入力インピーダンスＺibに対応し、可変抵抗素子１５１Ｃの抵抗値は、入力端子ＴinＣからみた入力インピーダンスＺicに対応する。

制御部１４１は、受信部１５０の入力インピーダンスＺia，Ｚib，Ｚicを設定するものである。具体的には、制御部１４１は、比較結果情報ＩＮＦに基づいて制御信号Ｓctl1,Ｓctl2を生成し、受信部１５０の可変抵抗素子１５１Ａ，１５１Ｂ，１５１Ｃに供給する。制御信号Ｓctl1は、コードＣzacを含んでいる。コードＣzacは、受信部１５０の入力インピーダンスＺia，Ｚicを指示するものであり、コードＣzacの値が小さいほど入力インピーダンスＺia，Ｚicが低くなり、コードＣzacの値が大きいほど入力インピーダンスＺia，Ｚicが高くなるものである。また、制御信号Ｓctl2は、コードＣzbを含んでいる。コードＣzbは、受信部１５０の入力インピーダンスＺibを指示するものであり、コードＣzbの値が小さいほど入力インピーダンスＺibが低くなり、コードＣzbの値が大きいほど入力インピーダンスＺibが高くなるものである。

ここで、受信部１５０および制御部１４１は、本開示における受信装置の「受信部」の一具体例に対応する。入力端子ＴinＡは、本開示における「第１の入力端子」の一具体例に対応し、入力端子ＴinＢは、本開示における「第２の入力端子」の一具体例に対応し、入力端子ＴinＣは、本開示における「第３の入力端子」の一具体例に対応する。

図２７は、キャリブレーションモードにおける通信システム３の一動作例を表すものである。

まず、受信装置１４０の制御部１４１は、コードＣzac，Ｃzbを初期値に設定する（ステップＳ５１）。これにより、受信部１５０の入力インピーダンスＺia，Ｚib，Ｚicは、それぞれ約５０［Ω］に設定される。

次に、制御部１４１は、コードＣzbをデクリメントする（ステップＳ５２）。これにより、受信部１５０の入力インピーダンスＺibが一段階低い値に設定される。

次に、制御部１４１は、通信エラーが発生したか否かを確認する（ステップＳ５３）。具体的には、まず、送信装置１２０において、処理部１２のデータ生成部１９がキャリブレーション用のデータ（遷移信号）を生成し、送信部１３０がこのデータに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成して、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを送信する。受信装置１４０では、受信部１５０がこの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信して、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成し、処理部３２のデータ比較部３９が、この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを所定のデータ（キャリブレーション用のデータ）と比較することにより、比較結果情報ＩＮＦを生成する。そして、データ比較部３９は、この比較結果情報ＩＮＦを、制御部１４１に供給する。そして、制御部１４１は、この比較結果情報ＩＮＦに基づいて、通信エラーが発生したか否かを確認する。

このステップＳ５３において通信エラーが発生していない場合（ステップＳ５３において“Ｎ”）には、ステップＳ５２に戻る。そして、通信エラーが発生するまで、このステップＳ５２，Ｓ５３を繰り返す。

また、ステップＳ５３において通信エラーが発生した場合（ステップＳ４３において“Ｙ”）には、制御部１４１は、コードＣzbをコードＣzb1にする（ステップＳ５４）。

次に、制御部１４１は、コードＣzbを初期値に設定する（ステップＳ５５）。これにより、受信部１５０の入力インピーダンスＺibは、約５０［Ω］に再度設定される。

次に、制御部１４１は、コードＣzbをインクリメントする（ステップＳ５６）。これにより、受信部１５０の入力インピーダンスＺibが一段階高い値に設定される。

次に、制御部１４１は、通信エラーが発生したか否かを確認する（ステップＳ５７）。このステップにおける具体的な動作はステップＳ５３と同様である。このステップＳ５７において通信エラーが発生していない場合（ステップＳ５７において“Ｎ”）には、ステップＳ５６に戻る。そして、通信エラーが発生するまで、このステップＳ５６，Ｓ５７を繰り返す。

ステップＳ５７において通信エラーが発生した場合（ステップＳ５７において“Ｙ”）には、制御部１４１は、コードＣzbをコードＣzb2にする（ステップＳ５８）。

次に、制御部１５は、コードＣzb1およびコードＣzb2の平均値をコードＣzbにする（ステップＳ５９）。これにより、受信部１５０の入力インピーダンスＺibはコードＣzbに応じた値に設定される。

以上でこのフローは終了する。このフローにより、入力インピーダンスＺibは、差動信号のアイ開口が広くなるように設定される。

このようにして受信部１５０の入力インピーダンスＺibを設定したとき、入力インピーダンスＺibは、入力インピーダンスＺia，Ｚicに比べて高くなる。すなわち、図２７に示したフローでは、伝送路１００における差動インピーダンスの非対称性を補うように、受信部１５０の入力インピーダンスＺibが調整される。その結果、入力インピーダンスＺibは、入力インピーダンスＺia，Ｚicに比べて高い値に設定される。

このように、通信システム３では、受信部１５０の入力インピーダンスＺibを、入力インピーダンスＺia，Ｚicよりも高くした。これにより、伝送路１００における差動インピーダンスの非対称性を補うことができ、アイ開口を広くすることができる。その結果、通信システム３では、通信エラーを抑えることができ、通信品質を高めることができる。

以上のように本実施の形態では、入力インピーダンスＺibを、入力インピーダンスＺia，Ｚicよりも高くしたので、通信品質を高めることができる。

本実施の形態では、受信装置における受信結果に基づいて入力インピーダンスを調整したので、入力インピーダンスの値をより望ましい値に設定することができるため、通信品質を高めることができる。

［変形例４−１］
上記実施の形態では、図２７に示したように、入力インピーダンスＺibのみを変化させたが、これに限定されるものではなく、これに代えて、入力インピーダンスＺia，Ｚicをも変化させてもよい。

［変形例４−２］
上記実施の形態では、キャリブレーションモードにおいて、受信装置における受信結果に基づいて入力インピーダンスを調整したが、これに限定されるものではない。これに代えて、例えば、入力インピーダンスＺia，Ｚib，Ｚicを固定にしてもよい。この場合でも、入力インピーダンスＺibを、入力インピーダンスＺia，Ｚicよりも高くすることにより、通信品質を高めることができる。

＜５．第５の実施の形態＞
次に、第５の実施の形態に係る通信システム３Ｂについて説明する。本実施の形態は、入力インピーダンスの調整方法が、上記第４の実施の形態と異なるものである。すなわち、上記第４の実施の形態では、シンボルのシーケンスを送信し、通信エラーが発生するか否かに基づいて入力インピーダンスを調整したが、これに代えて、本実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、受信装置における信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて入力インピーダンスを調整している。なお、上記第１の実施の形態に係る通信システム１等と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２８は、通信システム３Ｂの一構成例を表すものである。通信システム３Ｂは、送信装置１２０Ｂと、受信装置１４０Ｂとを備えている。

送信装置１２０Ｂは、処理部１２Ｂと、送信部１３０Ｂと、受信部１２１Ｂとを有するものである。

処理部１２Ｂは、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。この処理部１２Ｂは、上記第４の実施の形態に係る処理部１２からデータ生成部１９を省いたものである。

送信部１３０Ｂは、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。また、送信部１３０Ｂは、キャリブレーションモードにおいて、制御信号Ｓmodeに基づいて信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定する機能を有している。送信部１３０Ｂは、出力部１３７Ｂを有している。

図２９は、出力部１３７Ｂの一構成例を表すものである。出力部１３７Ｂは、ドライバ制御部８８と、設定部６９とを有している。ドライバ制御部８８は、キャリブレーションモードにおいて、制御信号Ｓmodeに基づいて、第２の実施の形態の場合（図１７）と同様に、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定するようになっている。

後述するように、通信システム３Ｂでは、第４の実施の形態に係る通信システム３と同様に、入力インピーダンスＺibを入力インピーダンスＺia，Ｚicよりも高くする。これにより、例えば、モードＭ１において、図１８に示したように、信号ＳＩＧＡ，ＳＩＧＢの電圧をともに高レベル電圧ＶＨに設定しても、実際には同じ電圧にはならない。すなわち、入力インピーダンスＺibを入力インピーダンスＺiaよりも高くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＡの電圧よりも高くなる。よって、モードＭ１では、信号ＳＡＢの期待値は、図１８に示したように“０”（ＳＡＢ＝０）になる。同様に、モードＭ２において、入力インピーダンスＺibを入力インピーダンスＺicよりも高くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＣの電圧よりも高くなる。よって、モードＭ２では、信号ＳＢＣの期待値は“１”（ＳＢＣ＝１）になる。同様に、モードＭ３において、入力インピーダンスＺibを入力インピーダンスＺiaよりも高くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＡの電圧よりも低くなる。よって、モードＭ３では、信号ＳＡＢの期待値は“１”（ＳＡＢ＝１）になる。同様に、モードＭ４において、入力インピーダンスＺibを入力インピーダンスＺicよりも高くすると、信号ＳＩＧＢの電圧は信号ＳＩＧＣの電圧よりも低くなる。よって、信号ＳＢＣの期待値は“０”（ＳＢＣ＝０）になる。

受信部１２１Ｂは、受信装置１４０Ｂから供給された制御信号ＣＴＬを受信し、その制御信号ＣＴＬに含まれる制御信号Ｓmodeを送信部１３０Ｂに供給するものである。

受信装置１４０Ｂは、受信部１５０Ｂと、処理部３２Ｂと、制御部１４１Ｂと、送信部１４２Ｂとを有するものである。

受信部１５０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。また、受信部１５０Ｂは、制御信号Ｓctl1，Ｓctl2に基づいて、入力インピーダンスＺia，Ｚib，Ｚicを設定するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを出力する機能をも有している。

処理部３２Ｂは、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。この処理部３２Ｂは、上記第４の実施の形態に係る処理部３２からデータ比較部３９を省いたものである。

制御部１４１Ｂは、制御信号Ｓmodeを用いて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、制御信号Ｓctl1,Ｓctrl2を用いて、受信部１５０Ｂの入力インピーダンスＺia，Ｚib，Ｚicを設定するものである。

送信部１４２Ｂは、制御信号Ｓmodeに基づいて制御信号ＣＴＬを生成し、この制御信号ＣＴＬを送信装置１２０Ｂに対して送信するものである。

ここで、受信部１５０Ｂおよび制御部１４１Ｂは、本開示における受信装置の「受信部」の一具体例に対応する。

図３０は、キャリブレーションモードにおける通信システム３Ｂの一動作例を表すものである。

まず、受信装置１４０Ｂの制御部１４１Ｂは、コードＣzac，Ｃzbを初期値に設定する（ステップＳ２１）。これにより、受信部１５０Ｂの入力インピーダンスＺia，Ｚib，Ｚicは、それぞれ約５０［Ω］に設定される。

次に、制御部１４１Ｂは、動作モードをモードＭ１に設定する（ステップＳ６２）。具体的には、制御部１４１Ｂは、制御信号Ｓmodeを、送信部１４２Ｂおよび受信部１２１Ｂを介して、送信装置１２０Ｂのドライバ制御部８８に供給することにより、信号ＳＩＧＡ，ＳＩＧＢの電圧を高レベル電圧ＶＨに設定するとともに、信号ＳＩＧＣの電圧を低レベル電圧ＶＬに設定する。そして、受信装置１４０Ｂの受信部１５０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、制御部１４１Ｂに供給する。

次に、制御部１４１Ｂは、信号ＳＡＢが“０”であるか否かを確認する（ステップＳ６３）。このステップＳ６３において、信号ＳＡＢが“０”でない場合（ステップＳ６３において“Ｎ”）には、制御部１５Ｂは、コードＣzbをインクリメントし（ステップＳ６４）、ステップＳ６３に戻る。そして、信号ＳＡＢが“０”になるまで、このステップＳ６３，Ｓ６４を繰り返す。これにより、入力インピーダンスＺibは、入力インピーダンスＺiaよりも高くなる。

また、ステップＳ６３において信号ＳＡＢが“０”である場合（ステップＳ６３において“Ｙ”）には、制御部１４１Ｂは、動作モードをモードＭ２に設定する（ステップＳ６５）。具体的には、制御部１４１Ｂは、信号ＳＩＧＡの電圧を低レベル電圧ＶＬに設定するとともに、信号ＳＩＧＢ，ＳＩＧＣの電圧を高レベル電圧ＶＨに設定する。そして、受信装置１４０Ｂの受信部１５０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、制御部１４１Ｂに供給する。

次に、制御部１４１Ｂは、信号ＳＢＣが“１”であるか否かを確認する（ステップＳ６６）。このステップＳ６６において、信号ＳＢＣが“１”でない場合（ステップＳ６６において“Ｎ”）には、制御部１４１Ｂは、コードＣzbをインクリメントし（ステップＳ６７）、ステップＳ６６に戻る。そして、信号ＳＢＣが“１”になるまで、このステップＳ６６，Ｓ６７を繰り返す。これにより、入力インピーダンスＺibは、入力インピーダンスＺicよりも高くなる。

そして、ステップＳ６６において信号ＳＢＣが“１”である場合（ステップＳ２６において“Ｙ”）には、このフローは終了する。

このように、通信システム３Ｂでは、送信装置１２０Ｂが信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、受信装置１４０Ｂにおける信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて入力インピーダンスを調整するようにした。これにより、通信システム３Ｂでは、上記第４の実施の形態に係る通信システム３と異なり、シンボルのシーケンスを送受信しないため、キャリブレーション時間を短くすることができる。

以上のように本実施の形態では、送信装置が信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧を設定し、信号ＳＡＢ，ＳＢＣ，ＳＣＡが期待値どおりであるか否かに基づいて入力インピーダンスを調整するようにしたので、キャリブレーション時間を短くすることができる。その他の効果は、上記第４の実施の形態の場合と同様である。

［変形例５−１］
上記実施の形態では、図３０に示したように、入力インピーダンスＺibのみを変化させたが、これに限定されるものではなく、これに代えて、入力インピーダンスＺia，Ｚicをも変化させてもよい。

［変形例５−２］
上記実施の形態では、図３０に示したように、動作モードをモードＭ１，Ｍ２に設定したが、これに限定されるものではなく、これに代えて、例えば動作モードをモードＭ３，Ｍ４に設定してもよい。

＜６．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。

図３１は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。

図３２は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。

外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は、画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース３１８は、例えば水晶振動子を含む発振回路３３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

図３３は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ²Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース４１９は、例えば水晶振動子を含む発振回路４３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、電源投入時において、通信システムがキャリブレーションを行うようにしたが、これに限定されるものではなく、通信システムがデータを送らない期間を利用してキャリブレーションを行うようにしてもよい。具体的には、例えば、上記各実施の形態に係る通信システムを、図３３に示したイメージセンサ４１０およびアプリケーションプロセッサ３１０間の通信に適用した場合には、イメージセンサ４１０がアプリケーションプロセッサ３１０に対して画像データを送信していない期間にキャリブレーションを行うことができる。すなわち、例えば、イメージセンサ４１０が動画を撮像する場合には、いわゆるブランキング期間にキャリブレーションを行うことができる。

また、例えば、上記の各実施の形態では、伝送路をストリップ線路により構成したが、これに限定されるものではなく、これに代えて、例えば、図３４に示す伝送路８００のように、伝送路をマイクロストリップ線路により構成してもよい。伝送路８００は、誘電層８０２と、導電層８０３と、線路８１０Ａ，８１０Ｂ，８１０Ｃと、を有している。誘電層８０２および導電層８０３は積層されている。そして、線路８１０Ａ，８１０Ｂ，８１０Ｃは、誘電層８０２の表面に形成されている。

また、例えば、上記の各実施の形態等では、出力端子ＴoutＡの電圧を中レベル電圧ＶＭに設定する場合に、制御信号ＵＰ１Ａ，ＤＮ１Ａを“１”にするとともに、制御信号ＵＰ２Ａ，ＤＮ２Ａを“０”にしたが、これに限定されるものではない。これに代えて、例えば、制御信号ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａの全てを“０”にしてもよい。これにより、ドライバ部２９Ａでは、７つのトランジスタ９１、７つのトランジスタ９４、７つのトランジスタ９５、および７つのトランジスタ９８がオフ状態になり、出力インピーダンスがハイインピーダンスになる。このとき、出力端子ＴoutＡの電圧は、受信部の抵抗素子４１Ａ〜４１Ｃにより、中レベル電圧ＶＭに設定される。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における出力インピーダンスは、前記第１の出力端子における出力インピーダンスよりも低い送信部を備えた
送信装置。

（２）前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子は、この順に配置され、
前記第２の出力端子における出力インピーダンスは、前記第３の出力端子における出力インピーダンスよりも低い
前記（１）に記載の送信装置。

（３）前記送信部は、前記第２の出力端子における出力インピーダンスを変更可能に構成された
前記（１）または（２）に記載の送信装置。

（４）前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
前記送信部は、所定のシーケンスを有するシンボル信号を送信するとともに、前記受信結果に基づいて前記第２の出力端子における出力インピーダンスを調整する
前記（３）に記載の送信装置。

（５）前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
前記送信部は、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子の電圧をそれぞれ設定するとともに、前記受信結果に基づいて前記第２の出力端子における出力インピーダンスを調整する
前記（３）に記載の送信装置。

（６）前記送信部は、前記第１の出力端子および前記第２の出力端子における電圧を第１の電圧に設定し、前記第３の出力端子における電圧を第２の電圧に設定するとともに、前記受信結果に基づいて、前記第２の出力端子における電圧を前記第１の電圧にする際の前記第２の出力端子における出力インピーダンスを調整する
前記（５）に記載の送信装置。

（７）前記送信部は、前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスを変更可能に構成された
前記（１）または（２）に記載の送信装置。

（８）第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における信号の電圧振幅は、前記第１の出力端子における信号の電圧振幅よりも大きい送信部を備えた
送信装置。

（９）前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子は、この順に配置され、
前記第２の出力端子における信号の電圧振幅は、前記第３の出力端子における信号の電圧振幅よりも大きい
前記（８）に記載の送信装置。

（１０）前記送信部は、前記第２の出力端子における信号の電圧振幅を変更可能に構成された
前記（８）または（９）に記載の送信装置。

（１１）前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
前記送信部は、所定のシーケンスを有するシンボル信号を送信するとともに、前記受信結果に基づいて前記第２の出力端子における信号の電圧振幅を調整する
前記（１０）に記載の送信装置。

（１２）第１の入力端子と、第２の入力端子と、第３の入力端子とを有し、前記第１の入力端子、前記第２の入力端子、および前記第３の入力端子における信号の組み合わせに応じたシンボル信号を受信し、前記第２の入力端子における入力インピーダンスは、前記第１の入力端子における入力インピーダンスよりも高い受信部を備えた
受信装置。

（１３）前記第１の入力端子、前記第２の入力端子、および前記第３の入力端子は、この
順に配置され、
前記第２の入力端子における入力インピーダンスは、前記第３の入力端子における入力
インピーダンスよりも高い
前記（１２）に記載の受信装置。

（１４）前記受信部は、前記第２の入力端子における入力インピーダンスを変更可能に構成された
前記（１２）または（１３）に記載の受信装置。

（１５）前記受信部は、所定のシーケンスを有するシンボル信号を受信し、その受信結果に基づいて前記第２の入力端子における入力インピーダンスを調整する
前記（１４）に記載の受信装置。

（１６）前記シンボル信号を送信する送信装置に対して、前記送信装置の出力電圧を指示する出力電圧指示情報を送信する送信部をさらに備え、
前記受信部は、前記第１の入力端子、前記第２の入力端子、および前記第３の入力端子における電圧に基づいて、前記第２の入力端子における入力インピーダンスを調整する
前記（１４）に記載の受信装置。

（１７）送信装置と、
受信装置と
を備え、
前記送信装置は、
第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における出力インピーダンスは、前記第１の出力端子における出力インピーダンスよりも低い送信部を有する
通信システム。

（１８）前記送信装置に基準クロック信号を供給する発振回路をさらに備え、
前記送信装置は前記基準クロック信号に基づいて動作する
前記（１７）に記載の通信システム。

（１９）前記送信部は、前記第２の出力端子における出力インピーダンスを変更可能に構成され、前記通信システムの電源起動時に、前記第２の出力端子における出力インピーダンスを調整する
前記（１７）または（１８）に記載の通信システム。

（２０）前記送信装置は、イメージセンサであり、
前記受信装置は、前記イメージセンサが取得した画像を処理するプロセッサである
前記（１７）または（１８）に記載の通信システム。

（２１）前記送信部は、前記第２の出力端子における出力インピーダンスを変更可能に構成され、前記イメージセンサが取得した画像を含む画像データを送信している期間以外の期間において、前記第２の出力端子における出力インピーダンスを調整する
前記（２０）に記載の通信システム。

１，１Ｂ，２，３，３Ｂ…通信システム、１０，１０Ｂ，５０，１２０，１２０Ｂ…送信装置、１１…クロック生成部、１２，１２Ｂ…処理部、１４，１４Ｂ，１２１Ｂ…受信部、１５，１５Ｂ，５５…制御部、１９…データ生成部、２０，２０Ｂ，６０，１３０，１３０Ｂ…送信部、２１〜２３…シリアライザ、２４…送信シンボル生成部、２５…信号生成部、２６…フリップフロップ、２７，２７Ｂ，６７，１３７Ｂ…出力部、２８，８８…ドライバ制御部、２８Ａ〜２８Ｃ，８８Ａ〜８８Ｃ…インピーダンス調整部、２９Ａ〜２９Ｃ…ドライバ部、３０，３０Ｂ，１４０，１４０Ｂ…受信装置、３２，３２Ｂ…処理部、３３，３３Ｂ，１４２Ｂ…送信部、３９…データ比較部、４０，４０Ｂ，１５０，１５０Ｂ…受信部、４１Ａ〜４１Ｃ…抵抗素子、４２Ａ〜４２Ｃ…アンプ、４３…クロック生成部、４４，４５…フリップフロップ、４６…信号生成部、５６…レギュレータ、６９…設定部、９１，９４…トランジスタ、９２，９３…抵抗素子、１００…伝送路、１０１，１０３…導電層、１０２…誘電層、１１０Ａ〜１１０Ｃ…線路、１４１，１４１Ｂ…制御部、１５１Ａ〜１５１Ｃ…可変抵抗素子、２８１Ａ〜２８７Ａ，２８１Ｂ〜２８７Ｂ，２８１Ｃ〜２８７Ｃ，８８１Ａ〜８８７Ａ，８８１Ｂ〜８８７Ｂ，８８１Ｃ〜８８７Ｃ…論理積回路部、２８９Ａ，２８９Ｂ，２８９Ｃ，８８９Ａ，８８９Ｂ，８８９Ｃ…インピーダンス制御部、２９１Ａ〜２９７Ａ，２９１Ｂ〜２９７Ｂ，２９１Ｃ〜２９７Ｃ…ドライバ、２８１１Ａ〜２８１４Ａ，２８１１Ｂ〜２８１４Ｂ，２８１１Ｃ〜２８１４Ｃ…論理積回路，ＣＴＬ…制御信号、Ｃzac，Ｃzb，Ｃzac1，Ｃzb1，Ｃzac2，Ｃzb2，Ｃzacup，Ｃzacdn，Ｃzbup，Ｃzbdn，Ｃvac，Ｃvb，Ｃvb1，Ｃvb2…コード、Ｄ１〜Ｄ３，Ｔｘ１〜Ｔｘ３…シンボル信号、ＤＡＢ，ＤＢＣ，ＤＣＡ…差分、ＩＮＦ…比較結果情報、ＰＵ１１Ａ，ＰＵ１２Ａ，ＰＤ１１Ａ，ＰＤ１２Ａ，ＰＵ２１Ａ，ＰＵ２２Ａ，ＰＤ２１Ａ，ＰＤ２２Ａ，〜，ＰＵ７１Ａ，ＰＵ７２Ａ，ＰＤ７１Ａ，ＰＤ７２Ａ，ＰＵ１１Ｂ，ＰＵ１２Ｂ，ＰＤ１１Ｂ，ＰＤ１２Ｂ，ＰＵ２１Ｂ，ＰＵ２２Ｂ，ＰＤ２１Ｂ，ＰＤ２２Ｂ，〜，ＰＵ７１Ｂ，ＰＵ７２Ｂ，ＰＤ７１Ｂ，ＰＤ７２Ｂ，ＰＵ１１Ｃ，ＰＵ１２Ｃ，ＰＤ１１Ｃ，ＰＤ１２Ｃ，ＰＵ２１Ｃ，ＰＵ２２Ｃ，ＰＤ２１Ｃ，ＰＤ２２Ｃ，〜，ＰＵ７１Ｃ，ＰＵ７２Ｃ，ＰＤ７１Ｃ，ＰＤ７２Ｃ…制御信号、ＲｘＣＫ，ＴｘＣＫ…クロック信号、ＲｘＦ，ＲｘＲ，ＲｘＰ，ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６…遷移信号、ＳＡＢ，ＳＢＣ，ＳＣＡ…信号、Ｓctl，Ｓctl1，Ｓctl2，ＳＥＬ１〜ＳＥＬ７，ＳＥＬＵ１〜ＳＥＬＵ７，ＳＥＬＤ１〜ＳＥＬＤ７…制御信号、Ｓmode…制御信号、ＳＩＧＡ〜ＳＩＧＣ…信号、ＴinＡ，ＴinＢ，ＴinＣ…入力端子、ＴoutＡ，ＴoutＢ，ＴoutＣ…出力端子、ＵＰ１Ａ，ＵＰ２Ａ，ＤＮ１Ａ，ＤＮ２Ａ，ＵＰ１Ｂ，ＵＰ２Ｂ，ＤＮ１Ｂ，ＤＮ２Ｂ，ＵＰ１Ｃ，ＵＰ２Ｃ，ＤＮ１Ｃ，ＤＮ２Ｃ…制御信号、ＶＨ…高レベル電圧、ＶＭ…中レベル電圧、ＶＬ…低レベル電圧、Ｖreg1，Ｖreg2…電圧、Ｖswa，Ｖswb，Ｖswc…振幅、Ｚia，Ｚib，Ｚic…入力インピーダンス、Ｚoa，Ｚob，Ｚoc…出力インピーダンス。

Claims (13)

1. 第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における出力インピーダンスは、前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスよりも低い送信部を備え、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子は、この順に配置され、
   前記送信部は、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかを出力し、
   第１の制御信号に基づいて、前記第２の出力端子における出力インピーダンスを変更可能であり、
   第２の制御信号に基づいて、前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスを変更可能である
   送信装置。
2. 前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
   前記第１の制御信号は、前記受信結果に応じた信号であり、
   前記送信部は、所定のシーケンスを有するシンボル信号を送信するとともに、前記第１の制御信号に基づいて前記第２の出力端子における出力インピーダンスを調整する
   請求項１に記載の送信装置。
3. 前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
   前記第１の制御信号は、前記受信結果に応じた信号であり、
   前記送信部は、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子の電圧をそれぞれ設定するとともに、前記第１の制御信号に基づいて前記第２の出力端子における出力インピーダンスを調整する
   請求項１に記載の送信装置。
4. 前記送信部は、前記第１の出力端子および前記第２の出力端子における電圧を前記第１の電圧に設定し、前記第３の出力端子における電圧を前記第２の電圧に設定するとともに、前記第１の制御信号に基づいて、前記第２の出力端子における電圧を前記第１の電圧にする際の前記第２の出力端子における出力インピーダンスを調整する
   請求項３に記載の送信装置。
5. 前記第２の制御信号は、前記受信結果に応じた信号であり、
   前記送信部は、前記第２の制御信号に基づいて前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスを調整する
   請求項２から請求項４のいずれか一項に記載の送信装置。
6. 第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における信号の電圧振幅は、前記第１の出力端子における信号の電圧振幅および前記第３の出力端子における信号の電圧振幅よりも大きい送信部を備え、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子は、この順に配置され、
   前記送信部は、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかを出力し、
   第１の制御信号に基づいて、前記第２の出力端子における信号の電圧振幅を変更可能であり、
   第２の制御信号に基づいて、前記第１の出力端子における信号の電圧振幅および前記第３の出力端子における信号の電圧振幅を変更可能である
   送信装置。
7. 前記シンボル信号を受信する受信装置から受信結果を受け取る受信部をさらに備え、
   前記第１の制御信号は、前記受信結果に応じた信号であり、
   前記送信部は、所定のシーケンスを有するシンボル信号を送信するとともに、前記第１の制御信号に基づいて前記第２の出力端子における信号の電圧振幅を調整する
   請求項６に記載の送信装置。
8. 前記第２の制御信号は、前記受信結果に応じた信号であり、
   前記送信部は、前記第２の制御信号に基づいて前記第１の出力端子における信号の電圧振幅および前記第３の出力端子における信号の電圧振幅を調整する
   請求項７に記載の送信装置。
9. 送信装置と、
   受信装置と
   を備え、
   前記送信装置は、
   第１の出力端子と、第２の出力端子と、第３の出力端子とを有し、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における信号の組み合わせに応じたシンボル信号を送信し、前記第２の出力端子における出力インピーダンスは、前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスよりも低い送信部を有し、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子は、この順に配置され、
   前記送信部は、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子のそれぞれから、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかを出力し、
   第１の制御信号に基づいて、前記第２の出力端子における出力インピーダンスを変更可能であり、
   第２の制御信号に基づいて、前記第１の出力端子における出力インピーダンスおよび前記第３の出力端子における出力インピーダンスを変更可能である
   通信システム。
10. 前記送信装置に基準クロック信号を供給する発振回路をさらに備え、
    前記送信装置は前記基準クロック信号に基づいて動作する
    請求項９に記載の通信システム。
11. 前記送信部は、前記通信システムの電源起動時に、前記第２の出力端子における出力インピーダンスを調整する
    請求項９に記載の通信システム。
12. 前記送信装置は、イメージセンサであり、
    前記受信装置は、前記イメージセンサが取得した画像を処理するプロセッサである
    請求項９に記載の通信システム。
13. 前記送信部は、前記イメージセンサが取得した画像を含む画像データを送信している期間以外の期間において、前記第２の出力端子における出力インピーダンスを調整する
    請求項１２に記載の通信システム。

Images