JPWO2018216429A1 - 放電加工機用電源装置、放電加工装置及び放電加工方法 - Google Patents

Abstract

放電加工機用電源装置（１００）は、複数の第一スイッチング素子（ＬＳ）が互いに並列接続される低インピーダンス回路（１）と、４個の第二スイッチング素子（ＨＳ）がフルブリッジ接続される高インピーダンス回路（２）と、第一スイッチング素子（ＬＳ）に付与するゲート電圧及び第一スイッチング素子（ＬＳ）をオン動作させるオン時間を変更する第一ゲート制御回路（１０）と、を備える。

Description

本発明は、放電加工機に対して放電加工用の電源電圧を印加する放電加工機用電源装置、当該放電加工機用電源装置を備えた放電加工装置、及び当該放電加工機用電源装置を用いた放電加工方法に関する。

放電加工機は、電極と被加工物の間の加工間隙に放電を発生させ、放電による熱で加工を行う工作機械である。放電加工機の一つに、ワイヤ電極を用いるワイヤ放電加工機がある。

ワイヤ放電加工機では、荒加工、中仕上げ加工及び仕上げ加工が行われる。これらの加工を行う際には、加工パワーを徐々に下げながら、求められる加工精度と、求められる面粗さとが得られるまで、繰り返し加工が行われる。加工パワーは、放電電流と同義である。それぞれの加工条件によって、必要となる印加電圧、及び必要となる放電電流は異なる。

多くの加工量が必要とされる荒加工では、相対的に高い電圧が加工間隙に印加され、相対的に大きな電流の放電が発生する。加工精度が要求される仕上げ加工では、相対的に低い電圧が加工間隙に印加され、相対的に小さな電流の放電が発生する。また、荒加工において、最初から高い電圧を加工間隙に印加し放電を発生させると、ワイヤの断線が生じてしまう場合がある。このため、荒加工においても、予め低い電圧で小さい予備放電を発生させ、その後に高電圧を印加して大電流を投入するといった手法が採られている。このように、ワイヤ放電加工機では、加工条件と放電のタイミングによって加工間隙に印加する電圧、又は投入する電流を使い分ける必要がある。

従来のワイヤ放電加工機には、高インピーダンス回路を持つ電源と低インピーダンス回路を持つ電源とによる２つの電源を併せ持つものがある。高インピーダンス回路は、相対的に低電圧の直流電源と、スイッチング素子と、電流制限抵抗とを有する。低インピーダンス回路は、相対的に高電圧の直流電源と、互いが並列に接続された複数のスイッチング素子とを有する。この種のワイヤ放電加工機では、加工条件によって低電圧の直流電源と高電圧の直流電源とが使い分けられている。

仕上げ加工では、高インピーダンス回路のみを動作させて、相対的に小さな電流を加工間隙に供給する。荒加工及び中仕上げ加工では、低インピーダンス回路と高インピーダンス回路の双方を動作させることで、相対的に大きな電流を加工間隙に供給する。これらの加工時における電源動作の詳細については、下記特許文献１に記載されており、ここでの詳細な説明は省略する。

なお、荒加工及び中仕上げ加工における電源動作は同じであるが、必要となる電流は大きく異なる。具体的に、中仕上げ加工では、荒加工の粗い面を落とす必要があるため、大電流を供給する低インピーダンス回路が使用される。また、中仕上げ加工では、粗い面を落とす以外に面粗さを小さくする必要もあるため、低インピーダンス回路の電流をできるだけ小さくする必要がある。特許文献１では、低インピーダンス回路のスイッチング素子のオン個数及びオン時間を制御することにより、中仕上げ加工における電流を小さくしている。

また、下記特許文献２では、スイッチング素子のゲート電圧を低下させることで、電流を小さくしている。以上のように、従来のワイヤ放電加工機では、スイッチング素子を制御することで、それぞれの加工条件に適した放電電流を加工間隙に供給している。

特開平１０−３０９６２９号公報 特開昭６３−０６２６１２号公報

従来のワイヤ放電加工機にあっては、スイッチング素子の特性によって回路全体のインピーダンスが制限されてしまうという問題がある。特許文献１の構成では、オン個数を限界まで下げても、インピーダンスはスイッチング素子固有のインピーダンスまでしか下げることができない。また、特許文献１の手法では、スイッチング素子のオン時間を短くするにも、スイッチング素子の性能、又はスイッチング素子の駆動方法によって最短オン時間は制限されてしまう。

特許文献２の手法では、ゲート電圧を低下させる場合も、インピーダンスの増加には限界がある。また、特許文献２の構成では、スイッチング素子のインピーダンスはゲート電圧を低下させると増加するが、ゲート電圧を閾値近くまで低下させると急激にインピーダンスが増加し、閾値を下回ってしまうとスイッチング素子が駆動しなくなるという問題がある。このため、高インピーダンスを得るためのゲート電圧の制御が困難である。

以上のように、従来技術による構成及び手法では、スイッチング素子の特性によってインピーダンスの制御に限界があり、より自由度の高い加工を実現することができないといった問題があった。

本発明は、上記に鑑みてなされたものであって、スイッチング素子の特性に応じたインピーダンス制御を可能とし、より自由度の高い加工を実現することができる放電加工機用電源装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、低インピーダンス回路、高インピーダンス回路、及び第一ゲート制御回路を備える。低インピーダンス回路は、複数の第一スイッチング素子が互いに並列接続されて並列回路を構成し、並列回路の一端が第一直流電源の正極に接続され、並列回路の他端が被加工物に接続され、第一直流電源の負極が加工用電極に接続される。高インピーダンス回路は、４個の第二スイッチング素子がフルブリッジ接続されてブリッジ回路を構成し、ブリッジ回路の直流端子は、第二直流電源の両端に接続され、ブリッジ回路の交流端子の一方が加工用電極に接続され、交流端子の他方が被加工物に接続される。第一ゲート制御回路は、第一スイッチング素子に付与するゲート電圧及び第一スイッチング素子をオン動作させるオン時間を変更する。

本発明によれば、スイッチング素子の特性に応じたインピーダンス制御が可能となり、より自由度の高い加工を実現することができる、という効果を奏する。

実施の形態１に係る放電加工機用電源装置を含む放電加工装置の構成を示す図 実施の形態１における動作原理の説明に供する第一の図 実施の形態１における動作原理の説明に供する第二の図 実施の形態１における動作原理の説明に供する第三の図 実施の形態１における動作原理の説明に供する第四の図 実施の形態１における第一ゲート制御回路の構成例を示す図 実施の形態１における制御部のハードウェア構成の一例を示す図 実施の形態１における制御部のハードウェア構成の他の例を示す図 実施の形態１の荒加工における動作例の説明に供するタイムチャート 実施の形態１の中仕上げ加工における動作例の説明に供するタイムチャート 実施の形態２に係る第一ゲート制御回路の構成例を示す図 平均極間電圧を用いる実施の形態２の手法を用いた動作例の説明に供するタイムチャート 実施の形態３に係る放電加工機用電源装置を含む放電加工装置の構成を示す図 実施の形態３における第二ゲート制御回路の構成例を示す図 実施の形態３の手法を用いた動作例の説明に供するタイムチャート 実施の形態４に係る放電加工機用電源装置を含む放電加工装置の構成を示す図 実施の形態４における第三ゲート制御回路の構成例を示す図 実施の形態４の荒加工における動作例の説明に供するタイムチャート 実施の形態４の中仕上げ加工における動作例の説明に供するタイムチャート 実施の形態４の仕上げ加工における動作例の説明に供するタイムチャート 実施の形態５の手法を用いた動作例の説明に供するタイムチャート 実施の形態６に係る放電加工機用電源装置の効果の説明に供する図

以下に添付図面を参照し、本発明の実施の形態に係る放電加工機用電源装置、放電加工装置及び放電加工方法について詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。また、以下の実施の形態では、ワイヤ放電加工機を例示して説明するが、細穴放電加工機及び形彫り放電加工機といったワイヤ放電加工機以外の放電加工機に適用できることは言うまでもない。また、以下の実施の形態では、電気的な接続と物理的な接続とを区別せずに、単に「接続」と称する。

実施の形態１．
図１は、実施の形態１に係る放電加工機用電源装置１００を含む放電加工装置２００の構成を示す図である。放電加工装置２００は、図１に示すように、放電加工機用電源装置１００と、数値制御（Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌ：以下「ＮＣ」と略記）装置１１０と、を備える。図１において、放電加工装置２００における放電加工機の部分は、模式的に三角形及び四角形の図形で加工用電極Ｅ及び被加工物Ｗを示している。放電加工機は、放電加工装置２００において、ＮＣ装置１１０を含まない部位で構成される。

放電加工機がワイヤ放電加工機の場合、加工用電極Ｅはワイヤである。放電加工機が細穴放電加工機及び型彫り放電加工機の場合、加工用電極Ｅは型電極である。加工用電極Ｅと被加工物Ｗとの間には、電圧検出器１２０が接続されている。電圧検出器１２０は、コンパレータで構成することができる。電圧検出器１２０は、加工間隙の電圧を検出する。加工間隙は、加工用電極Ｅと被加工物Ｗとの間の空間である。なお、加工間隙を「極間」と呼び、加工間隙の電圧を「極間電圧」と呼ぶ場合がある。

放電加工機用電源装置１００は、低インピーダンス回路１と、高インピーダンス回路２と、を備える。

低インピーダンス回路１は、第一電源電圧を出力する第一直流電源ＨＶと、１２個の第一スイッチング素子ＬＳ１，…，ＬＳ１２とを備える。１２個の第一スイッチング素子ＬＳ１，…，ＬＳ１２は、互いに並列に接続されて並列回路を構成する。

並列回路の一端は、第一直流電源ＨＶの正極端に接続される。並列回路の他端は、被加工物Ｗに接続される。第一直流電源ＨＶの負極端は、加工用電極Ｅに接続される。図１では、１２個のスイッチング素子を例示しているが、２個以上すなわち複数のスイッチング素子を有する構成も、本発明の要旨に含まれる。スイッチング素子はＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示しているが、ＭＯＳＦＥＴ以外のスイッチング素子を用いてもよい。

高インピーダンス回路２は、第二電源電圧を出力する第二直流電源ＬＶと、４個の第二スイッチング素子ＨＳ１，…，ＨＳ４とを有する。第二電源電圧は、第一電源電圧よりも低電圧である。第二電源電圧の一例は、１００Ｖである。

高インピーダンス回路２において、４個の第二スイッチング素子ＨＳ１，…，ＨＳ４は、フルブリッジ接続されてブリッジ回路３を構成する。図示の例では、第二スイッチング素子ＨＳ１，ＨＳ４が直列に接続され、第二スイッチング素子ＨＳ２，ＨＳ３が直列に接続される。直列接続された第二スイッチング素子ＨＳ１，ＨＳ４の組、及び直列接続された第二スイッチング素子ＨＳ２，ＨＳ３の組は、それぞれが「アーム」又は「レグ」と呼ばれる。アームを構成する第二スイッチング素子ＨＳ１，ＨＳ４の組、及び第二スイッチング素子ＨＳ２，ＨＳ３の組において、回路図の上側に位置する第二スイッチング素子ＨＳ１，ＨＳ３を「上アーム」と呼び、回路図の下側に位置する第二スイッチング素子ＨＳ２，ＨＳ４を「下アーム」と呼ぶ場合がある。

ブリッジ回路３の一端である第二スイッチング素子ＨＳ１，ＨＳ３の接続端３ａは、第二直流電源ＬＶの正極端に接続される。ブリッジ回路３の他端である第二スイッチング素子ＨＳ２，ＨＳ４の接続端３ｂは、第二直流電源ＬＶの負極端に接続される。ブリッジ回路３において、接続端３ａ，３ｂは、直流端子を成す。

高インピーダンス回路２は、更に電流制限抵抗Ｒを有する。電流制限抵抗Ｒは、極間に流れる放電電流を制限するための抵抗素子である。上アームの第二スイッチング素子ＨＳ１と下アームの第二スイッチング素子ＨＳ４との接続端３ｃは、電流制限抵抗Ｒを介して、加工用電極Ｅに接続される。上アームの第二スイッチング素子ＨＳ３と下アームの第二スイッチング素子ＨＳ２との接続端３ｄは、被加工物Ｗに接続される。ブリッジ回路３において、これら２つの接続端３ｃ，３ｄは、交流端子を成す。スイッチング素子はＭＯＳＦＥＴを例示しているが、ＭＯＳＦＥＴ以外のスイッチング素子を用いてもよい。

放電加工機用電源装置１００は、第一スイッチング素子ＬＳ１，…，ＬＳ１２のゲート電圧、及び第一スイッチング素子ＬＳ１，…，ＬＳ１２のオン時間を変更する第一ゲート制御回路１０と、第二スイッチング素子ＨＳ１，…，ＨＳ４のゲート電圧、及び第二スイッチング素子ＨＳ１，…，ＨＳ４のオン時間を変更する第二ゲート制御回路２０と、を更に備える。

次に、実施の形態１に係る放電加工機用電源装置１００の動作原理について、図１から図５の図面を参照して説明する。図２は、実施の形態１における動作原理の説明に供する第一の図である。図３は、実施の形態１における動作原理の説明に供する第二の図である。図４は、実施の形態１における動作原理の説明に供する第三の図である。図５は、実施の形態１における動作原理の説明に供する第四の図である。図２から図５は、スイッチング素子のゲートに付与するゲート電圧と、スイッチング素子をオンさせるオン時間とを同時に制御することで、スイッチング素子のインピーダンスを従来よりも上昇させる原理を示すものである。

図２の上側の図には、相対的に高い第一ゲート電圧をスイッチング素子に付与する状況が示されている。第一ゲート電圧の一例は、１０Ｖである。そして、図２の下側の図には、第一ゲート電圧をスイッチング素子のゲートに印加したときに、スイッチング素子のインピーダンスが変化する状況が示されている。破線の楕円で囲んだＫ１部には、インピーダンスが急峻に変化する状況が示されている。図２の例では、スイッチング素子に１０Ｖのゲート電圧を付与してから１０ｎｓ程度の時間の経過後にインピーダンスが∞から１００ｍΩに低下している。

図３の上側の図には、相対的に低い第二ゲート電圧をスイッチング素子に付与する状況が示されている。第二ゲート電圧の一例は、５Ｖである。そして、図３の下側の図には、第二ゲート電圧をスイッチング素子のゲートに印加したときに、スイッチング素子のインピーダンスが変化する状況が示されている。破線の楕円で囲んだＫ２部には、インピーダンスが図２の場合に比べて比較的緩やかに変化する状況が示されている。図３の例では、スイッチング素子に５Ｖのゲート電圧を付与してから１００ｎｓ程度の時間の経過後にインピーダンスが∞から２００ｍΩに低下している。

図２と図３の状況から、スイッチング素子に印加するゲート電圧を更に下げることで、２００ｍΩよりも大きなインピーダンスを得ることが期待される。しかしながら、更にゲート電圧を低下させ、更に高いインピーダンスを得ようとしても、意図するインピーダンスを得ることは困難な場合がある。図４には、図２及び図３に示したスイッチング素子に関して、ゲート電圧に対するインピーダンス特性が示されている。図４の例に示すスイッチング素子は、４Ｖから５Ｖの間に閾値を有するものである。従って、ゲート電圧が閾値に近づくにつれ、破線の楕円で囲んだＫ３部に示すように、インピーダンスの変化が急峻になり、ゲート電圧のみの制御では、意図する高いインピーダンスを得ることは困難である。

そこで、実施の形態１では、ゲート電圧を低下させるとスイッチング速度も低下するというスイッチング素子の特性を利用した制御を行う。具体的には、図５の上段部に示すように、相対的に低い第二ゲート電圧を印加し、スイッチング素子のインピーダンスがゲート電圧固有の値に低下するまでの間において、意図するインピーダンスに達したときに、ゲート信号を一旦オフし、スイッチング素子のインピーダンスが意図する値を維持するように、ゲート信号のオンオフを繰り返す。図５の例で説明すると、まず、時刻ｔ０で５Ｖのゲート電圧を印加する。５Ｖのゲート電圧の印加を継続すると、図３に示したように、１００ｎｓ程度の時間で２００ｍΩのインピーダンスまで低下する。一方、時刻ｔ０から１００ｎｓに達しないある時刻ｔ１でゲート電圧の印加を一旦停止することで１０Ωのインピーダンスを得るようにする。その後は、１０Ωのインピーダンスが維持できるようにスイッチング素子のオンオフを小刻みに繰り返す。

図５の上段部に示すパルス波形において、時刻ｔ０から時刻ｔ１までの間に印加する最初のパルスのパルス幅を「第一パルス幅」と呼び、時刻ｔ１以降に小刻みに繰り返すパルス列における一つのパルスのパルス幅を「第二パルス幅」と呼ぶ。第二パルス幅は、第一パルス幅よりも短い時間幅である。第一パルス幅のパルスと、第二パルス幅のパルス列を併せて、「群パルス」と呼ぶ。すなわち、群パルスは、第一パルス幅の単一パルスと、それぞれが第一パルス幅よりも短い第二パルス幅の複数のパルスとからなるパルス列とからなる。

上記のような群パルスを印加することにより、スイッチング素子が完全にオン状態にならずに、スイッチング素子のゲート電圧固有のインピーダンスよりも高い値に設定することが可能になる。図５では、１０Ωのインピーダンスを得るための群パルスを例示したが、群パルスにおける第一パルス幅を図５のものよりも長くすれば、１０Ωよりも小さな値のインピーダンスを得ることができる。また、群パルスにおける第一パルス幅を図５のものよりも短くすれば、１０Ωよりも大きな値のインピーダンスを得ることができる。このように、群パルスにおける最初のパルスのパルス幅である第一パルス幅を調整することで、インピーダンスを変化させることができる。これにより、回路上の素子によらず回路全体のインピーダンスを幅広く設定することができる。

以上のように、実施の形態１によれば、相対的に低いゲート電圧の印加時にゲート電圧のオン時間を調整することで、スイッチング素子のインピーダンスを従来よりも大きくすることができる。このような実施の形態１の特徴を、低インピーダンス回路１に持たせることで、精度のよい加工が可能になる。具体的に、本手法を中仕上げ加工に適用すれば、従来よりも放電電流を小さくすることができるので、面粗さを小さくすることが可能になる。

図６は、実施の形態１における第一ゲート制御回路１０の構成例を示す図である。第一ゲート制御回路１０は、電圧検出器１２０からの検出信号及び加工条件を基に、制御対象のスイッチング素子に付与するゲート電圧及び制御対象のスイッチング素子をオン動作させるオン時間を決定する制御部１１と、制御部１１により決定されたゲート電圧を当該スイッチング素子に印加する駆動部１２と、を備える。加工条件は、ＮＣ装置１１０から渡される加工プログラムを参照することで把握することができる。制御対象のスイッチング素子は、低インピーダンス回路１に備えられる第一スイッチング素子ＬＳ１，ＬＳ２，…，ＬＳ１２である。制御対象のスイッチング素子の数であるスイッチング素子のオン個数、オン動作させるスイッチング素子に付与するゲート電圧、及び、当該スイッチング素子のオン時間に関する情報は、ＮＣ装置１１０から伝達してもよい。

また、駆動部１２は、第一スイッチング素子ＬＳ１，ＬＳ２，…，ＬＳ１２の数に対応したゲート電源１３_１，１３_２，…，１３_１２と、それぞれがゲート電源１３_１，１３_２，…，１３_１２のそれぞれに接続されるゲートドライバ１４_１，１４_２，…，１４_１２とを有する。ゲートドライバ１４_１，１４_２，…，１４_１２のそれぞれには、制御部１１が生成した制御信号ＣＳ_Ｌ１，ＣＳ_Ｌ２，…，ＣＳ_Ｌ１２のそれぞれが入力される。ゲート電源１３_１，１３_２，…，１３_１２のそれぞれが出力する電源電圧は、対応するゲートドライバ１４に印加される。

次に、第一ゲート制御回路１０の動作について説明する。電圧検出器１２０は、加工間隙の電圧である極間電圧を検出する。検出された極間電圧は、検出信号に載せられて、制御部１１に伝達される。制御部１１は、極間電圧によって極間の放電を検知する。極間の放電を検知した制御部１１は、設定されたオン時間だけスイッチング素子がオンするように設定された制御信号を対応するゲートドライバ１４に出力する。スイッチング素子のオン時間は、加工条件によって予め設定されている。制御部１１から送出される制御信号は、どのような信号形式でもよい。信号形式の簡易な一例は、１ビットのパルス信号である。

ゲートドライバ１４は、ゲート信号ＧＳ_Ｌによって、対応する第一スイッチング素子ＬＳを駆動する。この駆動の際、ゲート電源１３は、対応する第一スイッチング素子ＬＳに対して、制御信号ＣＳ_Ｌにより与えられたオン時間だけ、第一スイッチング素子ＬＳにゲート電圧を印加する。電圧検出器１２０は、極間電圧が基準電圧より低いアーク電圧に低下した瞬間を検知して、制御部１１にトリガを送るような構成にすることができる。基準電圧の一例は３０Ｖである。基準電圧が３０Ｖの場合、アーク電圧は２０Ｖ程度である。ゲート電源１３がゲートドライバ１４に出力するゲート電圧は、可変電圧である。可変電圧であるゲート電圧は、ＮＣ装置１１０に設定された加工プログラム又は加工条件に従って、制御部１１で決定することができる。

図７は、実施の形態１における制御部１１のハードウェア構成の一例を示す図である。図８は、実施の形態１における制御部１１のハードウェア構成の他の例を示す図である。制御部１１の機能は、図７に示すように、演算を行うプロセッサ３００と、プロセッサ３００によって読みとられるプログラムが保存されるメモリ３０２と、各種信号の入出力を行うインタフェース３０４とを含む構成とすることができる。プロセッサ３００は、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）といった演算手段である。

メモリ３０２の例は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリである。メモリ３０２には、制御部１１の機能を実行するプログラムが格納されている。プロセッサ３００は、インタフェース３０４を介して、必要な情報の授受を行うことにより、上述したオン個数、オン時間及びゲート電圧に関する演算処理を実行する。

また、図７に示すプロセッサ３００及びメモリ３０２は、図８のように処理回路３０３に置き換えてもよい。処理回路３０３の例は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又は、これらを組み合わせたものである。

次に、加工条件によって、ゲート電圧及びオン時間を制御して放電電流を変化させる動作例について、図９及び図１０を参照して説明する。図９は、実施の形態１の荒加工における動作例の説明に供するタイムチャートである。図１０は、実施の形態１の中仕上げ加工における動作例の説明に供するタイムチャートである。

図９及び図１０のタイムチャートでは、上段部側から下段部側にかけて、ゲート信号ＧＳ_Ｌ１，ＧＳ_Ｌ２，ＧＳ_Ｌ１２、極間電圧、放電電流の順で、それぞれの波形が示されている。各ゲート信号の振幅値がゲート電圧となり、各ゲート信号に含まれる信号パルスのパルス幅がオン時間となる。極間電圧は、被加工物Ｗを基準とする加工用電極Ｅの電圧を表している。すなわち、被加工物Ｗの電圧が加工用電極Ｅの電圧よりも大きいときに極間電圧は正の値をとる。極間電流は、加工用電極Ｅから被加工物Ｗに流れる方向を正とする。なお、本タイムチャートの説明において、高インピーダンス回路２の第二直流電源ＬＶが出力する第二電源電圧は、１００Ｖとする。また、低インピーダンス回路１の第一ゲート制御回路１０の駆動部１２に設けられたゲート電源１３が出力するゲート電圧は、荒加工時では１０Ｖ、仕上げ加工時では５Ｖとする。

まず、放電が発生していないとき、低インピーダンス回路１の第一スイッチング素子ＬＳ１，ＬＳ２，…，ＬＳ１２はオフ状態とされる。一方、高インピーダンス回路２の第二スイッチング素子ＨＳ１，ＨＳ２の組、及び第二スイッチング素子ＨＳ３，ＨＳ４の組は、それぞれの組が組ごとに交互に動作させられ、加工間隙に１００Ｖが印加された状態とされる。ワイヤ放電加工機の場合、加工中は、被加工物Ｗに対して加工用電極Ｅであるワイヤが動いているため、ワイヤが被加工物Ｗに近づくと、高インピーダンス回路２の印加電圧により、放電が発生する。以下、これを「予備放電」と呼ぶ。予備放電が発生すると、電圧検出器１２０によって当該予備放電が検出される。予備放電を含む放電の検出情報は、ＮＣ装置１１０及び第一ゲート制御回路１０へ伝達される。

電圧検出器１２０によって予備放電が検出されると、予め加工条件によって設定された制御信号ＣＳ_Ｌがゲートドライバ１４に送られる。図９及び図１０の場合、荒加工では、ゲートドライバ１４から第一スイッチング素子ＬＳのそれぞれに出力されるゲート信号が、１ｕｓ及び１０Ｖのパルスとなるように、制御信号ＣＳ_Ｌが設定される。中仕上げ加工では、１つのゲートドライバ１４のみから、５Ｖの群パルスが出力されるように、制御信号ＣＳ_Ｌが設定される。これにより、低インピーダンス回路１の第一スイッチング素子ＬＳのそれぞれは、加工条件に適したインピーダンスで駆動することができ、加工条件に適した放電電流を加工間隙に供給することが可能になる。なお、図１０では、ゲート信号ＧＳ_Ｌ１が５Ｖの群パルスである場合を例示しているが、ゲート信号ＧＳ_Ｌ１，…，ゲート信号ＧＳ_Ｌ１２のうちの何れか一つが５Ｖの群パルスを出力すればよい。

以上のように、実施の形態１によれば、低インピーダンス回路１の第一スイッチング素子ＬＳのゲート電圧とオン時間とを加工条件に従って設定することで、従来よりも第一スイッチング素子ＬＳを高インピーダンスで駆動することができる。これにより、放電電流を小さくできるので、面粗さを小さくすることが可能になるだけでなく、更に幅広い加工条件に適した、自由度の高い放電電流を加工間隙に供給することができる。

次に、実施の形態１に係る放電加工方法について説明する。実施の形態１に係る放電加工機用電源装置を用いて行う放電加工方法の特徴は、以下の通りである。

（１）同一の加工対象に対して荒加工と、荒加工より放電電流の小さい中仕上げ加工とを行うことを含む。
（２）図９及び図１０に示されるように、中仕上げ加工における第一スイッチング素子ＬＳのゲート電圧Ｖｇｌは、荒加工におけるゲート電圧Ｖｇｈよりも低く設定される。
（３）中仕上げ加工における第一スイッチング素子ＬＳのオン時間は、荒加工における第一スイッチング素子ＬＳのオン時間よりも短く設定され、且つ、中仕上げ加工における第一スイッチング素子ＬＳのオン時間の間隔は、荒加工における第一スイッチング素子ＬＳのオン時間の間隔よりも短く設定され、且つ、中仕上げ加工における第一スイッチング素子ＬＳのオン時間の回数は、荒加工における第一スイッチング素子ＬＳのオン時間の回数よりも多く繰り返される。

上記したように、中仕上げ加工においては、荒加工よりもゲート電圧を小さくし、且つ、オン時間を短くすることで、中仕上げ加工に適した放電電流を得ることができる。また、中仕上げ加工では、オン時間を短く断続的にするようにしているので、従来の中仕上げ加工よりも小さい放電電流を得ることができる。これにより、中仕上げ加工時における放電電流を小さくして、面粗さを小さくすることが可能となる。

実施の形態２．
図１１は、実施の形態２に係る第一ゲート制御回路１０Ａの構成例を示す図である。実施の形態２に係る第一ゲート制御回路１０Ａは、図６に示す実施の形態１の構成において、電圧検出器１２０の検出信号を平均化する平均化回路１５を更に備えている。その他の構成については、図６に示す実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

実施の形態２では、ゲート電圧とオン時間とを設定した加工条件だけでなく、加工間隙の極間電圧の絶対値をある一定時間で平均した平均極間電圧によって制御するようにする。平均極間電圧は、平均化回路１５によって算出される。平均化回路１５が算出した平均極間電圧は、制御部１１に送られる。制御部１１は、平均極間電圧を基に、制御を行う。

加工間隙に放電が発生すると、極間電圧は、第二直流電源ＬＶが出力する第二電源電圧よりも小さいアーク電圧になる。加工間隙の極間距離が小さくなると放電が発生しやすくなるため、極間電圧がアーク電圧に低下する頻度が大きくなる。ワイヤ放電加工機の場合、極間距離が更に小さくなり、ワイヤである加工用電極Ｅと被加工物Ｗとが接触して極間が短絡状態になると、極間電圧は０Ｖになる。このため、極間距離が小さくなるほど、極間電圧が小さくなる頻度が多くなる。その結果、極間電圧をある一定時間で平均した平均極間電圧は、小さくなる。すなわち、平均極間電圧は極間距離によって変化する。

極間距離が小さいときに大電流を投入し過ぎると、ワイヤの断線につながる。このため、従来では、平均極間電圧が小さくなると、ワイヤを動かす速度を遅くした上で、低インピーダンス回路のスイッチング素子のオン時間を短くしていた。これにより、放電電流を小さくして、ワイヤの断線を防いでいた。

実施の形態２では、従来でも行っていったオン時間の制御に加えて、ゲート電圧の制御も行う。ゲート電圧の制御を加えることで、放電電流を小さくする制御を効果的に行う。すなわち、極間電圧に応じてゲート電圧を制御する。これにより、極間距離が小さくなったときの放電電流を更に小さくすることができる。加えて、従来よりもワイヤ断線の回数を減らすことが可能になる。また、従来では、放電電流を小さくするためにワイヤを動かす速度を遅くしていたが、ワイヤを動かす速度を遅くする率を小さくできるので、従来よりも加工速度の低下を抑制することが可能になる。

図１２は、平均極間電圧を用いる実施の形態２の手法を用いた動作例の説明に供するタイムチャートである。まず、極間距離が十分に長いときは、全ての第一スイッチング素子ＬＳのゲート電圧を１０Ｖ、オン時間を１ｕｓと設定しておく。極間距離が小さくなり放電が頻発するようになると、平均極間電圧は、電源電圧値である１００Ｖから下っていく。平均極間電圧が平均値５０Ｖより小さくなる時刻ｔ２以降では、実施の形態１で説明した群パルスを含むゲート信号に切り替える。具体的には、一つの第一スイッチング素子ＬＳのゲート電圧を５Ｖに変更し、且つ、実施の形態１で説明した群パルスを付加する。他の第一スイッチング素子ＬＳは、全てオフ状態にする。これにより、放電電流は、図示のように小さくなる。小さい放電電流で加工され、極間距離が再び大きくなると平均極間電圧も大きくなる。平均極間電圧が５０Ｖを超える時刻ｔ３のとき、ゲート電圧及びオン時間を元の値に戻す。以上の動作を繰り返すことで、加工時におけるワイヤ断線の回数を削減することが可能になる。

実施の形態３．
図１３は、実施の形態３に係る放電加工機用電源装置１００Ａを含む放電加工装置２００Ａの構成を示す図である。実施の形態３に係る放電加工装置２００Ａは、図１に示す実施の形態１の構成において、放電加工機用電源装置１００を放電加工機用電源装置１００Ａに変更したものである。放電加工機用電源装置１００Ａは、図１に示す実施の形態１の構成において、第二ゲート制御回路２０を第二ゲート制御回路２０Ａに変更したものである。ＮＣ装置１１０から第一ゲート制御回路１０に、ゲート電圧、オン時間及びオン個数の情報が送られる点は、実施の形態１と同様である。一方、実施の形態３では、ゲート電圧及びオン時間の情報がＮＣ装置１１０から第二ゲート制御回路２０Ａに送られる点が、実施の形態１との相違点である。なお、その他の構成については、実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

図１４は、実施の形態３における第二ゲート制御回路２０Ａの構成例を示す図である。第二ゲート制御回路２０Ａは、ＮＣ装置１１０により決定されたゲート電圧を制御対象のスイッチング素子に印加する機能を有する。制御対象のスイッチング素子は、高インピーダンス回路２に備えられる第二スイッチング素子ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４である。オン動作させるスイッチング素子に付与するゲート電圧、及び、当該スイッチング素子のオン時間に関する情報は、ＮＣ装置１１０から受領する。

第二ゲート制御回路２０Ａは、第二スイッチング素子ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４の数に対応したゲート電源２３_１，２３_２，２３_３，２３_４と、それぞれがゲート電源２３_１，２３_２，２３_３，２３_４のそれぞれに接続されるゲートドライバ２４_１，２４_２，２４_３，２４_４とを有する。ゲートドライバ２４_１，２４_２，２４_３，２４_４のそれぞれには、ＮＣ装置１１０が生成した制御信号ＣＳ_Ｈ１，ＣＳ_Ｈ２，ＣＳ_Ｈ３，ＣＳ_Ｈ４のそれぞれが入力される。ゲート電源２３_１，２３_２，２３_３，２３_４のそれぞれが出力する電源電圧は、対応するゲートドライバ２４に印加される。ゲートドライバ２４_１，２４_２，２４_３，２４_４のそれぞれは、ゲート信号ＧＳ_Ｈ１，ＧＳ_Ｈ２，ＧＳ_Ｈ３，ＧＳ_Ｈ４のうちの何れかのゲート信号を、対応するスイッチング素子に印加する。

高インピーダンス回路２は、上述した荒加工と中仕上げ加工とにおける予備放電を発生させる役割と、仕上げ加工の役割とを持つ。高インピーダンス回路２の構成が図３のようにフルブリッジの構成となっているのは、加工用電極Ｅにおける電食の進行を抑えるためである。非放電時に極間に単極だけの電圧を印加しておくと、加工液の種類によっては、電食が早まってしまう。このため、両極性の電圧を加工間隙に印加できるフルブリッジの構成を採用している。

仕上げ加工では、面粗さを小さくするため、放電電流を更に小さくする必要がある。そのため、高インピーダンス回路２は、低インピーダンス回路１のように、スイッチング素子を並列接続していない。更に、高インピーダンス回路２は、放電電流を制限するため、電流制限抵抗Ｒを設けた構成になっている。このことは逆に、電流制限抵抗Ｒの値によって、放電電流が制約されてしまうことを意味する。また、電流制限抵抗Ｒの値を増やそうとすると、回路上の部品数が多くなってしまう。そこで、高インピーダンス回路２の第二スイッチング素子ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４に対しても、実施の形態１と同様に、低ゲート電圧の群パルスを使用して高インピーダンス駆動を行う。これにより、第二スイッチング素子ＨＳ自体が電流制限抵抗の役割を果たすことができ、電流制限抵抗Ｒの値を変更せずに、放電電流の大きさを制御することができる。

次に、第二ゲート制御回路２０Ａの動作について、図１３から図１５の図面を参照して説明する。図１５は、実施の形態３の手法を用いた動作例の説明に供するタイムチャートである。

図１５のタイムチャートでは、上段部側から下段部側にかけて、ゲート信号ＧＳ_Ｈ１，ＧＳ_Ｈ２，ＧＳ_Ｈ３，ＧＳ_Ｈ４、極間電圧、放電電流の順で、それぞれの波形が示されている。極間電圧及び放電電流の極性は、実施の形態１と同じである。なお、本タイムチャートの説明において、高インピーダンス回路２の第二直流電源ＬＶが出力する第二電源電圧は、１００Ｖとする。また、高インピーダンス回路２の第二ゲート制御回路２０Ａに設けられたゲート電源２３が出力するゲート電圧は、通常の場合には１０Ｖ、放電電流を制限する場合には５Ｖとする。

図１３に示されるブリッジ回路３の場合、対角の位置にある第二スイッチング素子ＨＳ１，ＨＳ２の組と、対角の位置にある第二スイッチング素子ＨＳ３，ＨＳ４の組とは、交互に駆動される。また、図１５の例によると、上アームの第二スイッチング素子ＨＳ１，ＨＳ３は、５Ｖのゲート電圧で群パルス駆動され、下アームの第二スイッチング素子ＨＳ２，ＨＳ４は、１０Ｖのゲート電圧で、長パルス駆動されている。上アームの第二スイッチング素子ＨＳ１，ＨＳ３は、５Ｖのゲート電圧で群パルス駆動されているので、低インピーダンスである。このため、得られる放電電流Ｉ１及びＩ２は、図示のように小さくなる。

実施の形態３において、群パルスの特徴は、実施の形態１のものと同様である。すなわち、群パルスのゲート電圧は、長パルスのゲート電圧よりも小さく、群パルスにおける一つのパルスのパルス幅ＴＳ１又はＴＳ２は、長パルスのパルス幅ＴＬよりも短く、群パルスにおける最初のパルスのパルス幅ＴＳ１は、群パルスにおける他のパルスのパルス幅ＴＳ２よりも長い。すなわち、上アームの第二スイッチング素子ＨＳ１，ＨＳ３のオン時間は、下アームの第二スイッチング素子ＨＳ２，ＨＳ４のオン時間よりも短く設定される。また、上アームの第二スイッチング素子ＨＳ１，ＨＳ３における群パルス内のオフ時間は、下アームの第二スイッチング素子ＨＳ２，ＨＳ４におけるパルス間のオフ時間よりも短く設定される。

次に、実施の形態３に係る放電加工方法について説明する。実施の形態３に係る放電加工機用電源装置を用いて行う放電加工方法の特徴は、以下の通りである。

（１）同一加工対象に対して荒加工と、荒加工より放電電流の小さい仕上げ加工とを行うことを含む。
（２）荒加工と仕上げ加工の双方で、下アーム側のスイッチング素子のゲート電圧は変化させずに一定とする。
（３）図９及び図１５に示されるように、仕上げ加工における第二スイッチング素子ＨＳのゲート電圧は、荒加工における第一スイッチング素子ＬＳのゲート電圧Ｖｇｈよりも小さく設定される。
（４）上アームの第二スイッチング素子ＨＳ１，ＨＳ３のオン時間は、下アームの第二スイッチング素子ＨＳ２，ＨＳ４のオン時間よりも短く設定される。
（５）上アームの第二スイッチング素子ＨＳ１，ＨＳ３における群パルス内のオフ時間は、下アームの第二スイッチング素子ＨＳ２，ＨＳ４におけるパルス間のオフ時間よりも短く設定される。

上述のように、実施の形態３の手法によれば、上アームの第二スイッチング素子ＨＳ１，ＨＳ３と、下アームの第二スイッチング素子ＨＳ２，ＨＳ４と、を異なるゲート信号で駆動することができる。このように駆動することで、上アームの第二スイッチング素子ＨＳ１，ＨＳ３は、電流制限抵抗の役割を果たし、下アームの第二スイッチング素子ＨＳ２，ＨＳ４は本来のスイッチング素子の役割を果たすようになる。

以上のように、高インピーダンス回路２の第二スイッチング素子も、実施の形態１と同様に高インピーダンス駆動させるようにすることで、回路上の部品点数を削減することが可能になる。これにより、回路上の部品に依らない自由度の高い加工条件の設定が可能になる。

実施の形態４．
図１６は、実施の形態４に係る放電加工機用電源装置１００Ｂを含む放電加工装置２００Ｂの構成を示す図である。実施の形態４に係る放電加工装置２００Ｂは、図１３に示す実施の形態３の構成において、放電加工機用電源装置１００Ａを放電加工機用電源装置１００Ｂに変更したものである。放電加工機用電源装置１００Ｂは、図１３に示す低インピーダンス回路１及び高インピーダンス回路２の機能を一つの回路で実現したものである。放電加工機用電源装置１００Ｂは、第三ゲート制御回路３０を備える。第三ゲート制御回路３０には、ゲート電圧、オン時間及びオン個数の情報がＮＣ装置１１０から送られる。その他の構成については、実施の形態３の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

実施の形態４に係る放電加工機用電源装置１００Ｂは、第三電源電圧を出力する第三直流電源Ｖと、４個の第一スイッチング素子群ＳＧ１、第二スイッチング素子群ＳＧ２、第三スイッチング素子群ＳＧ３、及び第四スイッチング素子群ＳＧ４を備える。

４個の第一スイッチング素子群ＳＧ１、第二スイッチング素子群ＳＧ２、第三スイッチング素子群ＳＧ３、及び第四スイッチング素子群ＳＧ４は、フルブリッジ接続されてブリッジ回路３Ａを構成する。図示の例では、第一スイッチング素子群ＳＧ１と第四スイッチング素子群ＳＧ４とが直列に接続され、第二スイッチング素子群ＳＧ２と第三スイッチング素子群ＳＧ３とが直列に接続される。直列接続された第一スイッチング素子群ＳＧ１と第四スイッチング素子群ＳＧ４との組、及び直列接続された第二スイッチング素子群ＳＧ２と第三スイッチング素子群ＳＧ３との組は、それぞれが一つのアームを構成する。回路図の上側に位置する第一スイッチング素子群ＳＧ１及び第三スイッチング素子群ＳＧ３は、上アームのスイッチング素子群を構成し、回路図の下側に位置する第二スイッチング素子群ＳＧ２及び第四スイッチング素子群ＳＧ４は、下アームのスイッチング素子群を構成する。

上アームの一つを成す第一スイッチング素子群ＳＧ１は、１２個の第三スイッチング素子Ｓ１−１，Ｓ１−２，…，Ｓ１−１２を備える。１２個の第三スイッチング素子Ｓ１−１，Ｓ１−２，…，Ｓ１−１２は、互いに並列に接続されて第一並列回路を構成する。

下アームの一つを成す第二スイッチング素子群ＳＧ２は、１２個の第三スイッチング素子Ｓ２−１，Ｓ２−２，…，Ｓ２−１２を備える。１２個の第三スイッチング素子Ｓ２−１，Ｓ２−２，…，Ｓ２−１２は、互いに並列に接続されて第二並列回路を構成する。

上アームの他の一つを成す第三スイッチング素子群ＳＧ３は、１２個の第三スイッチング素子Ｓ３−１，Ｓ３−２，…，Ｓ３−１２を備える。１２個の第三スイッチング素子Ｓ３−１，Ｓ３−２，…，Ｓ３−１２は、互いに並列に接続されて第三並列回路を構成する。

下アームの他の一つを成す第四スイッチング素子群ＳＧ４は、１２個の第三スイッチング素子Ｓ４−１，Ｓ４−２，…，Ｓ４−１２を備える。１２個の第三スイッチング素子Ｓ４−１，Ｓ４−２，…，Ｓ４−１２は、互いに並列に接続されて第四並列回路を構成する。

第一並列回路の一端と第三並列回路の一端とは接続され、その接続端３Ａａは、第三直流電源Ｖの正極端に接続される。第一並列回路の他端と第四並列回路の一端とは接続され、その接続端３Ａｃは、加工用電極Ｅに接続される。第三並列回路の他端と第二並列回路の一端とは接続され、その接続端３Ａｄは、被加工物Ｗに接続される。第四並列回路の他端と第二並列回路の他端とは接続され、その接続端３Ａｂは、第三直流電源Ｖの負極端に接続される。ブリッジ回路３Ａにおいて、接続端３Ａａ，３Ａｂは直流端子を成し、接続端３Ａｃ，３Ａｄは交流端子を成す。図１６のブリッジ回路３Ａの構成において、各並列回路は、１２個のスイッチング素子が並列接続される構成を例示しているが、２個以上すなわち複数のスイッチング素子が並列接続される構成も、本発明の要旨に含まれる。スイッチング素子はＭＯＳＦＥＴを例示しているが、ＭＯＳＦＥＴ以外のスイッチング素子を用いてもよい。

上述のように、放電加工機用電源装置１００Ｂは、加工間隙に両極性の電圧が印加できるようにフルブリッジの構成となっている。また、第三直流電源Ｖは、加工条件によって電圧が変更できる可変電源である。

図１７は、実施の形態４における第三ゲート制御回路３０の構成例を示す図である。第三ゲート制御回路３０は、ＮＣ装置１１０により決定されたゲート電圧を制御対象のスイッチング素子に印加する機能を有する。制御対象のスイッチング素子は、ブリッジ回路を構成する４８個の第三スイッチング素子Ｓ１−１，…，Ｓ４−１２である。オン動作させるスイッチング素子に付与するゲート電圧、及び、当該スイッチング素子のオン時間に関する情報は、ＮＣ装置１１０から受領する。

第三ゲート制御回路３０は、第三スイッチング素子Ｓ１−１，…，Ｓ４−１２の数に対応したゲート電源と、それぞれが当該ゲート電源のそれぞれに接続されるゲートドライバと、電圧検出器１２０の検出信号を平均化して平均極間電圧を演算する平均化回路１５とを備えている。なお、図１７では、紙面の都合上、第一スイッチング素子群ＳＧ１に対応するゲート電源３３_１−１，３３_１−２，３３_１−１２、及びゲートドライバ３４_１−１，３４_１−２，３４_１−１２と、第四スイッチング素子群ＳＧ４に対応するゲート電源３３_４−１，３３_４−２，３３_４−１２、及びゲートドライバ３４_４−１，３４_４−２，３４_４−１２とを示している。

ゲートドライバ３４_１−１，３４_１−２，３４_１−１２，３４_４−１，３４_４−２，３４_４−１２のそれぞれには、ＮＣ装置１１０が生成した制御信号ＣＳ_Ｌ１−１，ＣＳ_Ｌ１−２，ＣＳ_Ｌ１−１２，ＣＳ_Ｌ４−１，ＣＳ_Ｌ４−２，ＣＳ_Ｌ４−１２のそれぞれが入力される。ゲート電源３３_１−１，３３_１−２，３３_１−１２，３３_４−１，３３_４−２，３３_４−１２のそれぞれが出力する電源電圧は、対応するゲートドライバ３４に印加される。ゲートドライバ３４_１−１，３４_１−２，３４_１−１２，３４_４−１，３４_４−２，３４_４−１２のそれぞれは、ゲート信号ＧＳ_Ｌ１−１，ＧＳ_Ｌ１−２，ＧＳ_Ｌ１−１２，ＧＳ_Ｌ４−１，ＧＳ_Ｌ４−２，ＧＳ_Ｌ４−１２のうちの何れかのゲート信号を、対応するスイッチング素子に印加する。

上記のように、実施の形態４に係る放電加工機用電源装置１００Ｂは、全てのスイッチング素子のゲートにゲートドライバが接続されており、可変のゲート電圧で、それぞれのスイッチング素子を駆動できる構成になっている。また、電圧検出器１２０によって検出された極間電圧がＮＣ装置１１０に送られ、ＮＣ装置１１０によって放電が検知される。また、加工条件によって設定されたゲート電圧とオン時間とでそれぞれのスイッチング素子を個別に制御できる構成になっている。更に、実施の形態２と同様に、平均極間電圧によってゲート電圧とオン時間を制御できる構成になっている。

次に、第三ゲート制御回路３０の動作について、図１８から図２０の図面を参照して説明する。図１８は、実施の形態４の荒加工における動作例の説明に供するタイムチャートである。図１９は、実施の形態４の中仕上げ加工における動作例の説明に供するタイムチャートである。図２０は、実施の形態４の仕上げ加工における動作例の説明に供するタイムチャートである。

図１８から図２０の各タイムチャートでは、上段部側から下段部側にかけて、第一スイッチング素子群ＳＧ１へのゲート信号ＧＳ_Ｌ１−１，ＧＳ_Ｌ１−２，ＧＳ_Ｌ１−１２、第二スイッチング素子群ＳＧ２へのゲート信号ＧＳ_Ｌ２−１，ＧＳ_Ｌ２−２，ＧＳ_Ｌ２−１２、第三スイッチング素子群ＳＧ３へのゲート信号ＧＳ_Ｌ３−１，ＧＳ_Ｌ３−２，ＧＳ_Ｌ３−１２、第四スイッチング素子群ＳＧ４へのゲート信号ＧＳ_Ｌ４−１，ＧＳ_Ｌ４−２，ＧＳ_Ｌ４−１２、極間電圧、放電電流の順で、それぞれの波形が示されている。極間電圧及び放電電流の極性は、他の実施の形態と同じである。なお、本タイムチャートの説明において、可変電源である第三直流電源Ｖは、３００Ｖまでの電圧を出力できるものとする。また、第三ゲート制御回路３０に設けられる図示しないゲート電源は、５Ｖ及び１０Ｖの電圧を出力できるものとする。

荒加工時及び中仕上げ加工時において、可変電源である第三直流電源Ｖの電圧は、３００Ｖに設定される。非放電時、上アームの第一スイッチング素子群ＳＧ１及び第三スイッチング素子群ＳＧ３は、５Ｖの低ゲート電圧での群パルス駆動により、スイッチング素子のインピーダンスが高く保持される。前述したように、上アームを高インピーダンスにしておけば、極間電圧が立ち上がるのが遅くなる。そこで、極間電圧が電源電圧である３００Ｖに達する前に、下アームの第二スイッチング素子群ＳＧ２又は第四スイッチング素子群ＳＧ４をオフにする。図１８及び図１９の例では、絶対値が７５Ｖに達した時点で、破線の楕円で囲んだＫ４部にある下アームの第四スイッチング素子群ＳＧ４のパルスがオフに制御されている。その後は、極間電圧が低下しないように下アームの第二スイッチング素子群ＳＧ２又は第四スイッチング素子群ＳＧ４のオンオフを繰り返せば、電源電圧の値を変更することなく、極間電圧を７５Ｖ、又は−７５Ｖの低電圧に保つことができる。

予備放電の発生後は、極間電圧の極性によらず、上アームの第三スイッチング素子群ＳＧ３又は下アームの第四スイッチング素子群ＳＧ４のスイッチング素子を駆動させる。これは、ワイヤ電極の断線を防止するためである。荒加工および中仕上げ加工のような大電流を必要とする加工において、ワイヤ電極から被加工物に向かって大電流を流すとワイヤ電極が加工されてしまうからである。

また、予備放電の発生前後に駆動させるスイッチング素子は、異なるものとする。これは、予備放電発生前後でゲート電圧を変える際の遅延によって、予備放電が途切れてしまうのを防ぐためである。図１８の例では、破線の楕円で囲んだＫ５部に示されるように、５Ｖのゲート電圧で駆動するスイッチング素子と、１０Ｖのゲート電圧で駆動するスイッチング素子とを異なるものとしている。

以上の動作を繰り返すことで、一つの回路で荒加工と中仕上げ加工を実現することができる。

また、仕上げ加工時においては、電源電圧を１００Ｖに設定しておく。この設定の場合、回路構成は、図１３に示す高インピーダンス回路２と同等である。このため、実施の形態３と同様の動作をさせればよい。図２０に示すタイムチャートも、図１５に示すタイムチャートと同様な動作波形となる。

なお、荒加工及び中仕上げ加工と同様に、極間電圧の立ち上がり時に高インピーダンス駆動させるスイッチング素子と、通常動作させるスイッチング素子とを別にしておくと、回路全体のインピーダンスを速く切り替えることができる。

以上のように、実施の形態４によれば、実施の形態１から実施の形態３に係る放電加工機用電源装置の機能を、一つの回路で実現することが可能になる。

実施の形態５．
実施の形態４において、高インピーダンス駆動させるスイッチング素子は、損失が大きくなる。このため、高インピーダンス駆動させるスイッチング素子を一つに固定すると、当該スイッチング素子が他のものよりも早く、破損してしまう可能性がある。これを防ぐため、実施の形態５では、高インピーダンス駆動させるスイッチング素子を周期的に切り替えるようにする。

図２１は、実施の形態５の手法を用いた動作例の説明に供するタイムチャートである。図２１では、低ゲート電圧で高インピーダンス駆動させるスイッチング素子を順に切り替えている。駆動させるスイッチング素子を周期的に切り替えることで、スイッチング素子の損失を分散させることができる。このため、スイッチング素子の損失を均一化できるという効果が得られる。また、特定のスイッチング素子が破損する確率を低減できるという効果が得られる。

実施の形態６．
上記した実施の形態１から実施の形態５は、スイッチング素子の素材については、特に言及していない。スイッチング素子をＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）素子とすると、本願に固有な効果が得られる。以下、図２２を参照して、当該効果を説明する。図２２は、実施の形態６に係る放電加工機用電源装置の効果の説明に供する図である。

図２２には、ＳｉＣ素子とＳｉ素子とについて、ゲート電圧に対するインピーダンス変化の様子が示されている。ゲート電圧が１８Ｖでは、Ｓｉ素子よりもＳｉＣ素子の方がインピーダンスは低い。また、ＳｉＣ素子のインピーダンスは、ゲート電圧が低下して行くにつれて緩やかに上昇して行く。破線の楕円で囲んだＫ６部の領域では、Ｓｉ素子よりもＳｉＣ素子の方がインピーダンスは高い。更に、当該Ｋ６部の領域では、ゲート電圧に対するインピーダンス変化は、Ｓｉ素子よりもＳｉＣ素子の方が緩やかである。以上の特性により、実施の形態１から実施の形態５までの全ての構成にＳｉＣ素子を適用すれば、Ｓｉ素子と比べてインピーダンスの制御が容易になるという効果が得られる。

また、ＳｉＣ素子は耐熱性が高いという特性から、高インピーダンス駆動を特徴とする本願の構成に好適である。

高インピーダンス駆動は、スイッチング素子の損失が大きく、スイッチング素子の温度上昇が大きくなる。このため、耐熱性の高いＳｉＣ素子であれば、高インピーダンス駆動を行っても、Ｓｉ素子よりも寿命が延びるという効果が得られる。

なお、実施の形態５の手法を採用しない場合、すなわち高インピーダンス駆動させるスイッチング素子を周期的に切り替えない場合、高インピーダンス駆動させるスイッチング素子のみをＳｉＣ素子にしてもよい。この構成の場合、高価なＳｉＣ素子の数を削減できるので、コストの低減に効果的である。

また、ＳｉＣは、Ｓｉよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。このＳｉＣ以外にも、窒化ガリウム系材料、又はダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性もＳｉＣに類似した点が多い。従って、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。

また、このようなワイドバンドギャップ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子の小型化が可能であり、これら小型化されたスイッチング素子を用いることにより、これらの素子を搭載した回路の小型化が可能となる。

なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 低インピーダンス回路、２ 高インピーダンス回路、３，３Ａ ブリッジ回路、３ａ，３ｂ，３ｃ，３ｄ，３Ａａ，３Ａｂ，３Ａｃ，３Ａｄ 接続端、１０，１０Ａ 第一ゲート制御回路、１１ 制御部、１２ 駆動部、１３_１，１３_２，…，１３_１２，２３_１，２３_２，２３_３，２３_４，３３_１−１，３３_１−２，３３_１−１２，３３_４−１，３３_４−２，３３_４−１２ ゲート電源、１４，１４_１，１４_２，…，１４_１２，２４_１，２４_２，２４_３，２４_４，３４_１−１，３４_１−２，３４_１−１２，３４_４−１，３４_４−２，３４_４−１２ ゲートドライバ、２０，２０Ａ 第二ゲート制御回路、３０ 第三ゲート制御回路、１００，１００Ａ，１００Ｂ 放電加工機用電源装置、１１０ ＮＣ装置、１２０ 電圧検出器、２００，２００Ａ，２００Ｂ 放電加工装置、３００ プロセッサ、３０２ メモリ、３０３ 処理回路、３０４ インタフェース、ＬＳ，ＬＳ１，ＬＳ２，…，ＬＳ１２ 第一スイッチング素子、ＨＳ，ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４ 第二スイッチング素子、Ｓ１−１，Ｓ１−２，…，Ｓ１−１２，Ｓ２−１，Ｓ２−２，…，Ｓ２−１２，Ｓ３−１，Ｓ３−２，…，Ｓ３−１２，Ｓ４−１，Ｓ４−２，…，Ｓ４−１２ 第三スイッチング素子、ＳＧ１ 第一スイッチング素子群、ＳＧ２ 第二スイッチング素子群、ＳＧ３ 第三スイッチング素子群、ＳＧ４ 第四スイッチング素子群、ＨＶ 第一直流電源、ＬＶ 第二直流電源、Ｖ 第三直流電源、Ｒ 電流制限抵抗、Ｅ 加工用電極、Ｗ 被加工物。

Claims (14)

1. 複数の第一スイッチング素子が互いに並列接続されて並列回路を構成し、前記並列回路の一端が第一直流電源の正極に接続され、前記並列回路の他端が被加工物に接続され、前記第一直流電源の負極が加工用電極に接続される低インピーダンス回路と、
   ４個の第二スイッチング素子がフルブリッジ接続されてブリッジ回路を構成し、前記ブリッジ回路の直流端子は、第二直流電源の両端に接続され、前記ブリッジ回路の交流端子の一方が前記加工用電極に接続され、前記交流端子の他方が前記被加工物に接続される高インピーダンス回路と、
   前記第一スイッチング素子に付与するゲート電圧及び前記第一スイッチング素子をオン動作させるオン時間を変更する第一ゲート制御回路と、
   を備えたことを特徴とする放電加工機用電源装置。
2. 前記第一ゲート制御回路は、
   前記加工用電極と前記被加工物との間の電圧を検出する電圧検出器からの検出信号及び加工条件を基に、前記ゲート電圧及び前記オン時間を決定する制御部と、
   前記制御部により決定されたゲート電圧を前記第一スイッチング素子に印加する駆動部と、
   備えたことを特徴とする請求項１に記載の放電加工機用電源装置。
3. 前記駆動部は、
   前記第一スイッチング素子の数に対応して設けられ、前記ゲート電圧を印加するための複数のゲート電源と、
   それぞれが複数の前記ゲート電源のそれぞれに接続され、前記制御部からの信号を基に、制御対象の前記第二スイッチング素子に前記ゲート電圧を印加する複数のゲートドライバと、
   を備えたことを特徴とする請求項２に記載の放電加工機用電源装置。
4. 前記第一ゲート制御回路は、前記電圧検出器からの信号を平均化する平均化回路を備えたことを特徴とする請求項２又は３に記載の放電加工機用電源装置。
5. 前記第二スイッチング素子のゲート電圧及び前記第二スイッチング素子のオン時間を変更する第二ゲート制御回路を更に備えたことを特徴とする請求項１から４の何れか１項に記載の放電加工機用電源装置。
6. 複数の前記第一スイッチング素子のうちの何れか一つ、又は複数の前記第二スイッチング素子のうちの何れか一つが、ワイドバンドギャップ半導体を用いて形成されていることを特徴とする請求項１から５の何れか１項に記載の放電加工機用電源装置。
7. それぞれが複数の第三スイッチング素子を有する第一スイッチング素子群、第二スイッチング素子群、第三スイッチング素子群及び第四スイッチング素子群を有し、上アームの一つを成す前記第一スイッチング素子群、下アームの一つを成す前記第二スイッチング素子群、上アームの他の一つを成す前記第三スイッチング素子群、及び下アームの他の一つを成す前記第四スイッチング素子群がフルブリッジ接続されたブリッジ回路と、
   前記第三スイッチング素子に付与するゲート電圧及び前記第三スイッチング素子をオン動作させるオン時間を変更する第三ゲート制御回路と、
   を備え、
   前記ブリッジ回路の直流端子は、第三直流電源の両端に接続され、前記ブリッジ回路の交流端子の一方が加工用電極に接続され、前記交流端子の他方が被加工物に接続されている
   ことを特徴とする放電加工機用電源装置。
8. 上アームの前記第一スイッチング素子群及び上アームの前記第三スイッチング素子群を高インピーダンス駆動し、前記第三直流電源の電圧を変化させずに、前記加工用電極と前記被加工物との間に印加する電圧を変更することを特徴とする請求項７に記載の放電加工機用電源装置。
9. 前記第一スイッチング素子群及び前記第三スイッチング素子群のスイッチング素子において、高インピーダンス駆動するスイッチング素子を周期的に変更することを特徴とする請求項８に記載の放電加工機用電源装置。
10. 複数の前記第三スイッチング素子のうちの少なくとも一つが、ワイドバンドギャップ半導体を用いて形成されていることを特徴とする請求項８又は９に記載の放電加工機用電源装置。
11. 前記ワイドバンドギャップ半導体は、ＳｉＣ、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項６又は１０に記載の放電加工機用電源装置。
12. 請求項１から１１の何れか１項に記載の放電加工機用電源装置を備えて放電加工を行う放電加工装置。
13. 請求項１から５の何れか１項に記載の放電加工機用電源装置を備え、前記放電加工機用電源装置を用いて行う放電加工方法であって、
    同一加工対象に対して荒加工と、前記荒加工より放電電流の小さい中仕上げ加工とを行い、
    前記中仕上げ加工における前記第一スイッチング素子のゲート電圧が前記荒加工におけるゲート電圧よりも低く、
    前記中仕上げ加工における前記第一スイッチング素子のオン時間が、前記荒加工における前記第一スイッチング素子のオン時間よりも短く、
    前記中仕上げ加工における前記第一スイッチング素子のオン時間の間隔が、前記荒加工における前記第一スイッチング素子のオン時間の間隔よりも短く、
    前記中仕上げ加工における前記第一スイッチング素子のオン時間の回数が、前記荒加工における前記第一スイッチング素子のオン時間の回数より多く繰り返されることを特徴とする放電加工方法。
14. 請求項５に記載の放電加工機用電源装置を備え、前記放電加工機用電源装置を用いて行う放電加工方法であって、
    加工対象に対して荒加工と仕上げ加工とを行い、
    前記荒加工と前記仕上げ加工の双方で、下アーム側の前記第二スイッチング素子のゲート電圧を一定とし、
    前記仕上げ加工における前記第二スイッチング素子のゲート電圧を、前記荒加工における前記第一スイッチング素子のゲート電圧よりも小さく設定し、
    上アームの前記第二スイッチング素子のオン時間を、下アームの前記第二スイッチング素子のオン時間よりも短く設定し、
    上アームの前記第二スイッチング素子に付与する群パルス内のオフ時間を、下アームの前記第二スイッチング素子に付与するパルス間のオフ時間よりも短く設定する
    ことを特徴とする放電加工方法。