JPWO2018070349A1 - 撮像パネル及びその製造方法 - Google Patents

撮像パネル及びその製造方法 Download PDF

Info

Publication number
JPWO2018070349A1
JPWO2018070349A1 JP2018544986A JP2018544986A JPWO2018070349A1 JP WO2018070349 A1 JPWO2018070349 A1 JP WO2018070349A1 JP 2018544986 A JP2018544986 A JP 2018544986A JP 2018544986 A JP2018544986 A JP 2018544986A JP WO2018070349 A1 JPWO2018070349 A1 JP WO2018070349A1
Authority
JP
Japan
Prior art keywords
photoelectric conversion
insulating film
conversion layer
protective film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018544986A
Other languages
English (en)
Inventor
美崎　克紀
克紀 美崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2018070349A1 publication Critical patent/JPWO2018070349A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/30—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from X-rays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Light Receiving Elements (AREA)

Abstract

光電変換層のリーク電流を抑制し得るＸ線の撮像パネル及びその製造方法を提供すること。撮像パネル１は、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する。撮像パネル１は、基板１０１上に、薄膜トランジスタ１３と、薄膜トランジスタ１３を覆う絶縁膜１０３と、シンチレーション光を電荷に変換する光電変換層１５と、上部電極１４ｂと、薄膜トランジスタ１３と接続された下部電極１４ａと、下部電極１４ａの側端部を覆う保護膜１４２と、を備える。

Description

本発明は、撮像パネル及びその製造方法に関する。
複数の画素部を備える撮像パネルにより、Ｘ線画像を撮影するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、フォトダイオードにより、照射されたＸ線が電荷に変換される。変換された電荷は、画素部が備える薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を動作させることにより、読み出される。このようにして電荷が読み出されることにより、Ｘ線画像が得られる。特開２０１３−４６０４３号公報には、このような撮像パネルが開示されている。特開２０１３−４６０４３号公報におけるフォトダイオードは、ｎ層、ｉ層、ｐ層の半導体膜を積層したＰＩＮ構造を有する。フォトダイオードの上部には透明導電膜からなる上部電極が設けられ、フォトダイオードの下部にはアルミニウム等の金属を含む下部電極が設けられている。
ところで、特開２０１３−４６０４３号公報においてＰＩＮ構造の光電変換層を形成する際、リーク電流を抑制するため、フォトダイオードの表面に、フッ酸による洗浄処理を行う場合がある。このとき、洗浄処理によって、下部電極の側面がフッ酸に曝されると、下部電極に含まれるアルミニウム等の金属が溶解する。その結果、光電変換層の側面にその金属イオンが付着し、リーク電流の原因となる。
本発明は、リーク電流を抑制し得るＸ線の撮像パネル及びその製造方法を提供することを目的とする。
上記課題を解決する本発明の撮像パネルは、通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタを覆う絶縁膜と、前記絶縁膜の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、前記光電変換層の上に設けられた上部電極と、前記光電変換層の下に設けられ、前記薄膜トランジスタと接続された下部電極と、前記下部電極の側端部を覆う保護膜と、を備える。
。
本発明によれば、光電変換層のリーク電流を抑制することができる。
図１は、実施形態におけるＸ線撮像装置を示す模式図である。 図２は、図１に示す撮像パネルの概略構成を示す模式図である。 図３は、図２に示す撮像パネル１の一の画素部分を拡大した平面図である。 図４は、図３に示す画素をＡ−Ａ線で切断した断面図である。 図５Ａは、基板の上に、ゲート絶縁膜とＴＦＴとが形成され、第１絶縁膜を成膜する工程を示す断面図である。 図５Ｂは、図５Ａに示す第１絶縁膜にコンタクトホールＣＨ１を形成する工程を示す断面図である。 図５Ｃは、図５Ｂにおける第１絶縁膜の上に第２絶縁膜を成膜する工程を示す断面図である。 図５Ｄは、図５ＣにおけるコンタクトホールＣＨ１の上に、第２絶縁膜の開口を形成する工程を示す断面図である。 図５Ｅは、図５Ｄにおける第２絶縁膜の上に金属膜を成膜する工程を示す断面図である。 図５Ｆは、図５Ｅに示す金属膜をパターニングして、コンタクトホールＣＨ１を介してドレイン電極と接続された下部電極を形成する工程を示す断面図である。 図５Ｇは、図５Ｆに示す下部電極を覆う無機絶縁膜を成膜する工程を示す断面図である。 図５Ｈは、図５Ｇに示す無機絶縁膜の上に、レジストを形成する工程を示す断面図である。 図５Ｉは、図５Ｈに示す無機絶縁膜をエッチングして保護膜を形成する工程を示す断面図である。 図５Ｊは、図５Ｉに示すレジストを剥離する工程を示す断面図である。 図５Ｋは、図５Ｊに示す下部電極と保護膜を覆う、ｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層を成膜し、ｐ型非晶質半導体層の上に透明導電膜を成膜する工程を示す断面図である。 図５Ｌは、図５Ｋにおける透明導電膜をパターニングして上部電極を形成する工程を示す断面図である。 図５Ｍは、図５Ｌにおける上部電極を覆うレジストを形成する工程を示す断面図である。 図５Ｎは、図５Ｍにおけるｎ型非晶質半導体層、真性非晶質半導体層、及びｐ型非晶質半導体層をパターニングして光電変換層を形成し、光電変換層の表面にフッ化水素を用いた洗浄処理を行った状態を示す断面図である。 図５Ｏは、図５Ｎにおけるレジストを剥離した状態を示す断面図である。 図５Ｐは、図５Ｏにおける光電変換層、下部電極及び保護膜を覆う第３絶縁膜を成膜する工程を示す断面図である。 図５Ｑは、図５Ｐにおける第３絶縁膜に開口部を形成する工程を示す断面図である。 図５Ｒは、図５Ｑにおける第３絶縁膜の上に第４絶縁膜を成膜し、第４絶縁膜の開口を形成してコンタクトホールＣＨ２を形成する工程を示す断面図である。 図５Ｓは、図５Ｒにおける第４絶縁膜の上に金属膜を成膜する工程を示す断面図である。 図５Ｔは、図５Ｓにおける金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図５Ｕは、図５Ｔにおけるバイアス配線を覆う透明導電膜を成膜する工程を示す断面図である。 図５Ｖは、図５Ｕにおける透明導電膜をパターニングする工程を示す断面図である。 図５Ｗは、図５Ｖに示す透明導電膜を覆う第５絶縁膜を成膜する工程を示す断面図である。 図５Ｔは、図５Ｗにおける第５絶縁膜の上に第６絶縁膜を成膜する工程を示す断面図である。 図６は、第２実施形態における撮像パネルの画素の断面図である。 図７は、変形例（１）における撮像パネルの画素の断面図である。
本発明の一実施形態に係る撮像パネルは、通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタを覆う絶縁膜と、前記絶縁膜の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、前記光電変換層の上に設けられた上部電極と、前記光電変換層の下に設けられ、前記薄膜トランジスタと接続された下部電極と、前記下部電極の側端部を覆う保護膜と、を備える（第１の構成）。
第１の構成によれば、保護膜は下部電極の側端部を覆っているため、光電変換層を形成する際に、例えば光電変換層の表面にフッ化水素を用いた洗浄処理を行っても、下部電極の側面はフッ化水素に曝されない。そのため、光電変換層の側面に下部電極に含まれる金属イオンが付着せず、リーク電流を抑制できる。
第１の構成において、さらに、前記上部電極と前記光電変換層と前記保護膜とを覆う無機絶縁膜を備え、前記保護膜は前記光電変換層と重ならない位置に設けられていることとしてもよい（第２の構成）。
第２の構成によれば、保護膜は光電変換層と重なって配置されておらず、無機絶縁膜によって光電変換層は覆われている。そのため、光電変換層を形成する際に、光電変換層の表面にフッ化水素を用いた洗浄処理によって保護膜が膜減りしても、光電変換層は無機絶縁膜に完全に覆われる。従って、光電変換層に保護膜が重なっている場合と比べ、光電変換層は汚染されにくく、光電変換層におけるリーク電流の発生をより確実に抑制することができる。
第１又は第２の構成において、前記保護膜は窒化ケイ素からなることとしてもよい（第３の構成）。
第３の構成によれば、光電変換層におけるリーク電流を抑制しつつ、下部電極と保護膜との密着性を高めることができる。
第１又は第２の構成において、前記保護膜は酸化ケイ素からなることとしてもよい（第４の構成）。
第４の構成によれば、光電変換層におけるリーク電流を抑制することができる。
第１又は第２の構成において、前記保護膜は酸化窒化ケイ素からなることとしてもよい（第５の構成）。
第５の構成によれば、光電変換層におけるリーク電流を抑制することができる。
本発明の一実施形態に係る撮像パネルの製造方法は、被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上に第１の絶縁膜と第２の絶縁膜とを形成する工程と、前記薄膜トランジスタのドレイン電極の上に、前記第１の絶縁膜と前記第２の絶縁膜とを貫通する第１のコンタクトホールを形成する工程と、前記第２の絶縁膜の上に、前記第１のコンタクトホールを介して前記ドレイン電極と接続された下部電極を形成する工程と、前記下部電極の側端部を覆う保護膜を形成する工程と、前記下部電極及び前記保護膜を覆うように、光電変換層としての、第１の導電型を有する第１の半導体層と、真性非晶質半導体層と、前記第１の導電型と反対の第２の導電型を有する第２の半導体層とを順に形成する工程と、前記第２の半導体層の上に上部電極を形成する工程と、前記上部電極を覆うように前記第２の半導体層の上にレジストを塗布し、前記第１の半導体層と、前記真性非晶質半導体層と、前記第２の半導体層とをエッチングし、前記光電変換層を形成する工程と、形成された前記光電変換層の表面にフッ化水素を用いた洗浄処理を行う工程と、を含む（第１の製造方法）。
第１の製造方法によれば、下部電極の側端部が保護膜によって覆われる。そのため、光電変換層の表面に、フッ化水素を用いた洗浄処理を行っても、下部電極に含まれる金属イオンが光電変換層の表面に付着しない。その結果、光電変換層におけるリーク電流が抑制された撮像パネルを作製することができる。
第１の製造方法において、前記保護膜は前記光電変換層と重ならない位置に設けられ、前記洗浄処理の後、前記上部電極と前記光電変換層と前記保護膜とを覆う第３の絶縁膜を形成する工程をさらに含むこととしてもよい（第２の製造方法）。
第２の製造方法によれば、保護膜は光電変換層と重なって配置されておらず、第３の絶縁膜によって光電変換層は覆われている。そのため、光電変換層の表面にフッ化水素を用いた洗浄処理を行い、フッ化水素によって保護膜が膜減りしても、光電変換層は第３の絶縁膜に完全に覆われる。従って、光電変換層に保護膜が重なっている場合と比べ、光電変換層は汚染されにくく、光電変換層におけるリーク電流の発生をより確実に抑制することができる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
［第１実施形態］
（構成）
図１は、本実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１００は、撮像パネル１と、制御部２とを備える。制御部２は、ゲート制御部２Ａと信号読出部２Ｂとを含む。被写体Ｓに対しＸ線源３からＸ線が照射され、被写体Ｓを透過したＸ線が、撮像パネル１の上部に配置されたシンチレータ１Ａによって蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１００は、シンチレーション光を撮像パネル１及び制御部２によって撮像することにより、Ｘ線画像を取得する。
図２は、撮像パネル１の概略構成を示す模式図である。図２に示すように、撮像パネル１には、複数のソース配線１０と、複数のソース配線１０と交差する複数のゲート配線１１とが形成されている。ゲート配線１１は、ゲート制御部２Ａと接続され、ソース配線１０は、信号読出部２Ｂと接続されている。
撮像パネル１は、ソース配線１０とゲート配線１１とが交差する位置に、ソース配線１０及びゲート配線１１に接続されたＴＦＴ１３を有する。また、ソース配線１０とゲート配線１１とで囲まれた領域（以下、画素）には、フォトダイオード１２が設けられている。画素において、フォトダイオード１２により、被写体Ｓを透過したＸ線を変換したシンチレーション光がその光量に応じた電荷に変換される。
撮像パネル１における各ゲート配線１１は、ゲート制御部２Ａによって順次選択状態に切り替えられ、選択状態のゲート配線１１に接続されたＴＦＴ１３がオン状態となる。ＴＦＴ１３がオン状態になると、フォトダイオード１２によって変換された電荷に応じた信号がソース配線１０を介して信号読出部２Ｂに出力される。
図３は、図２に示す撮像パネル１の一の画素部分を拡大した平面図である。図３に示すように、ゲート配線１１及びソース配線１０に囲まれた画素には、フォトダイオード１２を構成する下部電極１４ａ、光電変換層１５、及び上部電極１４ｂが重なって配置されている。また、ゲート配線１１及びソース配線１０と平面視で重なるようにバイアス配線１６が配置されている。バイアス配線１６は、フォトダイオード１２にバイアス電圧を供給する。ＴＦＴ１３は、ゲート配線１１と一体化されたゲート電極１３ａと、半導体活性層１３ｂと、ソース配線１０と一体化されたソース電極１３ｃと、ドレイン電極１３ｄとを有する。画素には、ドレイン電極１３ｄと下部電極１４ａとを接続するためのコンタクトホールＣＨ１が設けられている。また、画素には、バイアス配線１６に重なって配置された透明導電膜１７が設けられ、透明導電膜１７と上部電極１４ｂとを接続するためのコンタクトホールＣＨ２が設けられている。
ここで、図４に、図３に示す画素のＡ−Ａ線の断面図を示す。図４に示すように、基板１０１の上に、ＴＦＴ１３は形成されている。基板１０１は、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板、又は樹脂基板等、絶縁性を有する基板である。
基板１０１の上には、ゲート配線１１と一体化されたゲート電極１３ａが形成されている。ゲート電極１３ａ及びゲート配線１１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデンナイトライド（ＭｏＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。本実施形態では、ゲート電極１３ａ及びゲート配線１１は、モリブデンナイトライドからなる金属膜とアルミニウムからなる金属膜とがこの順番で積層された積層構造を有する。これら金属膜の膜厚は、例えば、モリブデンナイトライドが１００ｎｍ、アルミニウムが３００ｎｍである。
ゲート絶縁膜１０２は、基板１０１上に形成され、ゲート電極１３ａを覆う。ゲート絶縁膜１０２は、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化ケイ素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。本実施形態では、ゲート絶縁膜１０２は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とが順に積層された積層膜で構成され、その膜厚は、酸化ケイ素（ＳｉＯｘ）が５０ｎｍ、窒化ケイ素（ＳｉＮｘ）が４００ｎｍである。
ゲート絶縁膜１０２を介してゲート電極１３ａの上には、半導体活性層１３ｂと、半導体活性層１３ｂに接続されたソース電極１３ｃ及びドレイン電極１３ｄとが形成されている。
半導体活性層１３ｂは、ゲート絶縁膜１０２に接して形成されている。半導体活性層１３ｂは、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。本実施形態では、半導体活性層１３ｂは、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体からなり、その膜厚は、例えば７０ｎｍである。
ソース電極１３ｃ及びドレイン電極１３ｄは、半導体活性層１３ｂ及びゲート絶縁膜１０２に接して形成されている。ソース電極１３ｃは、ソース配線１０と一体化されている。ドレイン電極１３ｄは、コンタクトホールＣＨ１を介して下部電極１４ａに接続されている。
ソース電極１３ｃ及びドレイン電極１３ｄは、同一層上に形成され、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１３ｃ及びドレイン電極１３ｄの材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
ソース電極１３ｃ及びドレイン電極１３ｄは、例えば、複数の金属膜を積層したものであってもよい。具体的には、ソース電極１３ｃ、ソース配線１０、及びドレイン電極１３ｄは、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とが、この順番で積層された積層構造を有する。その膜厚は、下層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は１００ｎｍ、アルミニウム（Ａｌ）からなる金属膜は５００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）からなる金属膜は５０ｎｍである。
ソース電極１３ｃ及びドレイン電極１３ｄを覆うように、第１絶縁膜１０３が設けられている。第１絶縁膜１０３は、酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮ）からなる単層構造でもよいし、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）をこの順に積層した積層構造でもよい。
第１絶縁膜１０３の上には、第２絶縁膜１０４が形成されている。第２絶縁膜１０４は、例えば、アクリル系樹脂又はシロキサン系樹脂などの有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
ドレイン電極１３ｄの上には、第２絶縁膜１０４と第１絶縁膜１０３とを貫通するコンタクトホールＣＨ１が形成されている。
第２絶縁膜１０４の上には、コンタクトホールＣＨ１においてドレイン電極１３ｄと接続された下部電極１４ａが形成されている。下部電極１４ａは、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）を積層した金属膜で構成される。これら各金属膜の膜厚はそれぞれ、例えば、下層から順に５０ｎｍ、１５０ｎｍ、１００ｎｍである。
下部電極１４ａのｘ軸方向の側端部は、保護膜１４２で覆われている。保護膜１４２は、この例において、例えば、窒化ケイ素（ＳｉＮ）からなる無機絶縁膜で構成される。
また、下部電極１４ａの上には、保護膜１４２と重ならない位置に、下部電極１４ａよりもｘ軸方向の幅が小さい光電変換層１５が形成されている。光電変換層１５は、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２と、ｐ型非晶質半導体層１５３が順に積層されたＰＩＮ構造を有する。
ｎ型非晶質半導体層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。ｎ型非晶質半導体層１５１の膜厚は、例えば、３０ｎｍである。
真性非晶質半導体層１５２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１５２は、ｎ型非晶質半導体層１５１に接して形成されている。真性非晶質半導体層の膜厚は、例えば１０００ｎｍである。
ｐ型非晶質半導体層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質半導体層１５３は、真性非晶質半導体層１５２に接して形成されている。ｐ型非晶質半導体層１５３のは膜厚は、例えば５ｎｍである。
ｐ型非晶質半導体層１５３の上には、上部電極１４ｂが形成されている。上部電極１４ｂは、光電変換層１５よりもｘ軸方向の幅が小さい。上部電極１４ｂは、例えば、ＩＴＯ（Indium Tin Oxide）からなり、その膜厚は、例えば７０ｎｍである。
保護膜１４２及びフォトダイオード１２を覆うように第３絶縁膜１０５が形成されている。第３絶縁膜１０５は、例えば、窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば３００ｎｍである。
第３絶縁膜１０５において、上部電極１４ｂと重なる位置にコンタクトホールＣＨ２が形成されている。第３絶縁膜１０５の上において、コンタクトホールＣＨ２を除いた部分に、第４絶縁膜１０６が形成されている。第４絶縁膜１０６は、例えばアクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．５μｍである。
第４絶縁膜１０６の上にはバイアス配線１６が形成されている。また、第４絶縁膜１０６の上において、バイアス配線１６と重なるように透明導電膜１７が形成されている。透明導電膜１７は、コンタクトホールＣＨ２において上部電極１４ｂと接する。バイアス配線１６は、制御部２（図１参照）に接続されている。バイアス配線１６は、コンタクトホールＣＨ２を介して、制御部２から入力されるバイアス電圧を上部電極１４ｂに印加する。バイアス配線１６は、例えば、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、チタン（Ｔｉ）からなる金属膜とを順に積層した積層構造を有する。モリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のそれぞれの膜厚は、例えば、１００ｎｍ、３００ｎｍ、５０ｎｍである。
第４絶縁膜１０６の上には、透明導電膜１７を覆うように第５絶縁膜１０７が形成されている。第５絶縁膜１０７は、例えば窒化ケイ素（ＳｉＮ）からなる無機絶縁膜であり、その膜厚は、例えば２００ｎｍである。
第５絶縁膜１０７の上には、第６絶縁膜１０８が形成されている。第６絶縁膜１０８は、例えば、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂からなり、その膜厚は、例えば２．０μｍである。
（撮像パネル１の製造方法）
次に、撮像パネル１の製造方法について説明する。図５Ａ〜図５Ｘは、撮像パネル１の各製造工程における画素のＡ−Ａ線（図３）の断面図である。
図５Ａに示すように、基板１０１の上に、既知の方法により、ゲート絶縁膜１０２とＴＦＴ１３を形成し、ＴＦＴ１３を覆うように、例えば、プラズマＣＶＤ法を用い、窒化ケイ素（ＳｉＮ）からなる第１絶縁膜１０３を成膜する。
続いて、基板１０１の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第１絶縁膜１０３をパターンニングして、ドレイン電極１３ｄの上にコンタクトホールＣＨ１を形成する（図５Ｂ参照）。
次に、第１絶縁膜１０３の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第２絶縁膜１０４を形成する。（図５Ｃ参照）。
そして、フォトリソグラフィ法により、コンタクトホールＣＨ１の上に、第２絶縁膜１０４の開口１０４ａが形成される（図５Ｄ参照）。
続いて、第２絶縁膜１０４の上に、例えば、スパッタリング法により、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）を順に積層た金属膜１４０を形成する（図５Ｅ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１４０をパターニングする。これにより、第２絶縁膜１０４の上に、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続された下部電極１４ａと、下部電極１４ａと離間して配置された金属膜１４０とが形成される（図５Ｆ参照）。
続いて、下部電極１４ａ、及び金属膜１４０を覆うように、第２絶縁膜１０４の上に、例えば、プラズマＣＶＤ法により、窒化ケイ素（ＳｉＮ）からなる無機絶縁膜２２０を成膜する（図５Ｇ参照）。
その後、フォトリソグラフィ法により、無機絶縁膜２２０の上において、下部電極１４ａの側端部近傍と金属膜１４０と重なる位置にレジスト２０１を形成する（図５Ｈ参照）。このとき、レジスト２０１はテーパー形状を有する。
そして、ドライエッチングを行い、レジスト２０１で覆われていない無機絶縁膜２２０をエッチングする（図５Ｉ参照）。これにより、下部電極１４ａの側端部と金属膜１４０の側端部を覆う保護膜１４２が形成される。なお、レジスト２０１の側面は、ドライエッチングによって内側にエッチングされ、保護膜１４２はテーパー形状となる。保護膜１４２のテーパー角度は、例えば７０°以下が好ましい。
その後、レジスト２０１を剥離する（図５Ｊ参照）。
次に、保護膜１４２と下部電極１４ａを覆うように、例えば、プラズマＣＶＤ法により、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、ｐ型非晶質半導体層１５３を順に成膜する。そして、ｐ型非晶質半導体層１５３の上に、例えば、ＩＴＯからなる透明導電膜２４０を成膜する（図５Ｋ参照）。
続いて、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜２４０をパターニングすることにより、ｐ型非晶質半導体層１５３の上に上部電極１４ｂが形成される（図５Ｌ参照）。
続いて、ｐ型非晶質半導体層１５３の上に、上部電極１４ｂを覆うように、例えば、プラズマＣＶＤ法により、レジスト２０２を形成する（図５Ｍ参照）。
そして、ドライエッチングを行うことにより、レジスト２０２で覆われていないｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、及びｐ型非晶質半導体層１５３をパターニングする。これにより、下部電極１４ａよりもｘ軸方向の幅が小さい光電変換層１５が形成される。その後、光電変換層１５のリーク電流を抑制するため、光電変換層１５の表面にフッ化水素を用いた洗浄処理を行う（図５Ｎ参照）。下部電極１４ａ及び金属膜１４０の側端部は保護膜１４２に覆われているため、フッ化水素に曝されない。そのため、フッ化水素を用いた洗浄処理によって、下部電極１４ａに含まれるアルミニウムが溶解せず、光電変換層１５の側面に金属イオンが付着しない。その結果、光電変換層１５におけるリーク電流が抑制される。
次に、レジスト２０２を剥離し（図５Ｏ）、保護膜１４２、上部電極１４ｂ、下部電極１４ａ、及び光電変換層１５を覆うように、例えば、プラズマＣＶＤ法により、窒化ケイ素（ＳｉＮ）からなる第３絶縁膜１０５を成膜する（図５Ｐ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５の開口１０５ａを形成する（図５Ｑ参照）。
続いて、第３絶縁膜１０５の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を形成する。そして、フォトリソグラフィ法により、開口１０５ａの上に、第４絶縁膜１０６の開口１０６ａを形成する（図５Ｒ参照）。これにより、開口１０５ａ及び１０６ａからなるコンタクトホールＣＨ２が形成される。
次に、第４絶縁膜１０６の上に、例えば、スパッタリング法により、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、チタン（Ｔｉ）とを順に積層した金属膜１６０を成膜する（図５Ｓ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングすることにより、バイアス配線１６が形成される（図５Ｔ参照）。
続いて、第４絶縁膜１０６の上に、バイアス配線１６を覆うように、例えば、スパッタリング法により、ＩＴＯからなる透明導電膜１７０を成膜する（図５Ｕ参照）。
そして、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１７０をパターニングすることにより、バイアス配線１６と接続され、コンタクトホールＣＨ２を介して上部電極１４ｂと接続された透明導電膜１７が形成される（図５Ｖ参照）。
次に、第４絶縁膜１０６の上に、透明導電膜１７を覆うように、例えば、プラズマＣＶＤ法により、窒化ケイ素（ＳｉＮ）からなる第５絶縁膜１０７を成膜する（図５Ｗ参照）。
続いて、第５絶縁膜１０７の上に、例えば、スリットコーティング法により、アクリル系樹脂又はシロキサン系樹脂からなる第６絶縁膜１０８を形成する（図５Ｘ参照）。
以上が、第１実施形態における撮像パネル１の製造方法である。上述したように、下部電極１４ａの側端部は保護膜１４２で覆われている。そのため、光電変換層１５を形成後、フッ化水素を用いた洗浄処理を行っても、下部電極１４ａはフッ化水素に曝されず、光電変換層１５の側面に下部電極１４ａに含まれるアルミニウムイオンが付着しない。そのため、光電変換層１５におけるリーク電流の発生を抑制することができる。
また、保護膜１４２をテーパー形状とすることによって光電変換層１５を形成する際のエッチング時に、エッチングされない半導体層の部分が残らないようにすることができる。保護膜１４２がテーパー形状でない場合、保護膜１４２の側壁は下部電極１４ａに対して略垂直となり、側壁近傍における光電変換層１５は他の領域よりも厚くなりやすい。また、エッチング方法には、異方性エッチングであるドライエッチングが用いられる。そのため、保護膜１４２がテーパー形状でない場合、保護膜１４２の側壁付近のｎ型非晶質半導体層１５３の一部、あるいは、ｎ型非晶質半導体層１５３と真性非晶質半導体層１５２の一部はエッチングされずに残りやすい。エッチングされずに残った半導体層の部分は剥がれやすく、パーティクルとなって不良原因となり、歩留まりの低下を招く。
また、フッ化水素を用いた洗浄処理の際、保護膜１４２がフッ化水素によってエッチングされて膜減りする。光電変換層１５と保護膜１４２とが重なっている場合、保護膜１４２が膜減りすることで、光電変換層１５と保護膜１４２との間に隙間が形成される。その結果、第３絶縁膜１０５によって光電変換層１５が完全に被覆されない状態が生じ得る。この場合、光電変換層１５が汚染されやすく、リークパスの原因となり、光電変換層１５にリーク電流が生じやすい。第１実施形態では、光電変換層１５と保護膜１４２とが重ならないため、光電変換層１５を第３絶縁膜１０５によって完全に覆うことができる。よって、光電変換層１５におけるリーク電流の発生を抑制できる。
（Ｘ線撮像装置１００の動作）
ここで、図１に示すＸ線撮像装置１００の動作について説明しておく。まず、Ｘ線源３からＸ線が照射される。このとき、制御部２は、バイアス配線１６（図３等参照）に所定の電圧（バイアス電圧）を印加する。Ｘ線源３から照射されたＸ線は、被写体Ｓを透過し、シンチレータ１Ａに入射する。シンチレータ１Ａに入射したＸ線は蛍光（シンチレーション光）に変換され、撮像パネル１にシンチレーション光が入射する。撮像パネル１における各画素に設けられたフォトダイオード１２にシンチレーション光が入射すると、フォトダイオード１２により、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード１２によって変換された電荷に応じた信号は、ゲート制御部２Ａからゲート配線１１を介して出力されるゲート電圧（プラスの電圧）によってＴＦＴ１３（図３等参照）がＯＮ状態となっているときに、ソース配線１０を通じて信号読出部２Ｂ（図２等参照）により読み出される。そして、読み出された信号に応じたＸ線画像が、制御部２において生成される。
［第２実施形態］
上述した第１実施形態では、保護膜１４２がテーパー形状である例を説明したが、図６に示すように、保護膜１４２はテーパー形状でなくてもよい。
また、保護膜１４２は、第１実施形態では、窒化ケイ素（ＳｉＮ）で構成されている例を説明したが、保護膜１４２の材料はこれに限らない。保護膜１４２は、例えば、酸化ケイ素（ＳｉＯ２）で構成されてもよいし、酸化窒化ケイ素（ＳｉＯＮ）で構成されていてもよい。
また、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）、及び酸化窒化ケイ素（ＳｉＯＮ）のそれぞれは、フッ化水素の浸漬によるエッチング量が異なる。つまり、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）、及び酸化窒化ケイ素（ＳｉＯＮ）がフッ化水素の浸漬によるエッチング量の大小関係は、窒化ケイ素（ＳｉＮ）＜酸化ケイ素（ＳｉＯ２）＜酸化窒化ケイ素（ＳｉＯＮ）となる。よって、いずれの材料を用いた場合も、フッ化水素の浸漬によるエッチング量を考慮して成膜時の膜厚が設定される。
保護膜１４２の材料として、酸化ケイ素（ＳｉＯ２）又は酸化窒化ケイ素（ＳｉＯＮ）を用いた場合であっても、下部電極１４ａの側端部は保護膜１４２によって覆われているため、フッ化水素を用いた洗浄処理によって下部電極１４ａに含まれるアルミニウムは溶解しない。よって、第１実施形態と同様、光電変換層１５におけるリーク電流を抑制することができる。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
（１）上述した第１、第２実施形態では、保護膜１４２は、光電変換層１５と重ならない位置に設けられる例を説明したが、以下のように構成してもよい。図７は、主として、上述した実施形態と異なる構造部分を表した本変形例に係る撮像パネルの部分断面図である。図７において、上述した実施形態と同様の構成には、実施形態と同様の符号を付している。
図７に示すように、本変形例では、保護膜１４２と光電変換層１５の一部が重なるように配置されている。そして、図７の破線枠Ｓに示すように、保護膜１４２と光電変換層１５との間に隙間が形成されている。これは、光電変換層１５を形成後のフッ化水素を用いた洗浄処理により、保護膜１４２が膜減りし、光電変換層１５が逆テーパー形状となることによる。保護膜１４２と光電変換層１５の間に隙間ができることで、第３絶縁膜１０５によって光電変換層１５が完全に覆われず、光電変換層１５は汚染されやすくなる。しかしながら、この場合であっても、下部電極１４ａの側端部は保護膜１４２によって覆われているため、フッ化水素によって下部電極１４ａに含まれるアルミニウムが溶解せず、光電変換層１５の表面に付着することを防止できる。

Claims (7)

  1. 被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルであって、
    基板と、
    前記基板上に形成された薄膜トランジスタと、
    前記薄膜トランジスタを覆う絶縁膜と、
    前記絶縁膜の上に設けられ、前記シンチレーション光を電荷に変換する光電変換層と、
    前記光電変換層の上に設けられた上部電極と、
    前記光電変換層の下に設けられ、前記薄膜トランジスタと接続された下部電極と、
    前記下部電極の側端部を覆う保護膜と、
    を備える撮像パネル。
  2. さらに、前記上部電極と前記光電変換層と前記保護膜とを覆う無機絶縁膜を備え、
    前記保護膜は前記光電変換層と重ならない位置に設けられている、請求項１に記載の撮像パネル。
  3. 前記保護膜は窒化ケイ素からなる、請求項１又は２に記載の撮像パネル。
  4. 前記保護膜は酸化ケイ素からなる、請求項１又は２に記載の撮像パネル。
  5. 前記保護膜は酸化窒化ケイ素からなる、請求項１又は２に記載の撮像パネル。
  6. 被写体を通過したＸ線から得られたシンチレーション光に基づいて画像を生成する撮像パネルの製造方法であって、
    基板上に薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタの上に第１の絶縁膜と第２の絶縁膜とを形成する工程と、
    前記薄膜トランジスタのドレイン電極の上に、前記第１の絶縁膜と前記第２の絶縁膜とを貫通する第１のコンタクトホールを形成する工程と、
    前記第２の絶縁膜の上に、前記第１のコンタクトホールを介して前記ドレイン電極と接続された下部電極を形成する工程と、
    前記下部電極の側端部を覆う保護膜を形成する工程と、
    前記下部電極及び前記保護膜を覆うように、光電変換層としての、第１の導電型を有する第１の半導体層と、真性非晶質半導体層と、前記第１の導電型と反対の第２の導電型を有する第２の半導体層とを順に形成する工程と、
    前記第２の半導体層の上に上部電極を形成する工程と、
    前記上部電極を覆うように前記第２の半導体層の上にレジストを塗布し、前記第１の半導体層と、前記真性非晶質半導体層と、前記第２の半導体層とをエッチングし、前記光電変換層を形成する工程と、
    形成された前記光電変換層の表面にフッ化水素を用いた洗浄処理を行う工程と、
    を含む製造方法。
  7. 前記保護膜は前記光電変換層と重ならない位置に設けられ、
    前記洗浄処理の後、前記上部電極と前記光電変換層と前記保護膜とを覆う第３の絶縁膜を形成する工程をさらに含む、請求項６に記載の製造方法。
JP2018544986A 2016-10-11 2017-10-06 撮像パネル及びその製造方法 Pending JPWO2018070349A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016200049 2016-10-11
JP2016200049 2016-10-11
PCT/JP2017/036439 WO2018070349A1 (ja) 2016-10-11 2017-10-06 撮像パネル及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2018070349A1 true JPWO2018070349A1 (ja) 2019-08-29

Family

ID=61905684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544986A Pending JPWO2018070349A1 (ja) 2016-10-11 2017-10-06 撮像パネル及びその製造方法

Country Status (4)

Country Link
US (1) US20190296076A1 (ja)
JP (1) JPWO2018070349A1 (ja)
CN (1) CN109804468B (ja)
WO (1) WO2018070349A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145596A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
JP2019145595A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
JP2019145594A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
JP7308595B2 (ja) * 2018-07-02 2023-07-14 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ
CN110797357A (zh) * 2018-08-02 2020-02-14 夏普株式会社 摄像面板及其制造方法
US11257855B2 (en) * 2019-03-08 2022-02-22 Sharp Kabushiki Kaisha Imaging panel and production method thereof
CN114388538A (zh) * 2020-10-22 2022-04-22 北京京东方传感技术有限公司 一种探测基板、平板探测器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878719A (ja) * 1994-09-01 1996-03-22 Nec Corp 光電変換素子
JPH09213988A (ja) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
JP2014075377A (ja) * 2012-10-02 2014-04-24 Canon Inc 検出装置の製造方法、その検出装置及び検出システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253799B2 (ja) * 2007-12-17 2013-07-31 三菱電機株式会社 フォトセンサー、及びフォトセンサーの製造方法
JP5537135B2 (ja) * 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878719A (ja) * 1994-09-01 1996-03-22 Nec Corp 光電変換素子
JPH09213988A (ja) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール
JP2009170768A (ja) * 2008-01-18 2009-07-30 Mitsubishi Electric Corp フォトセンサーアレイ基板とフォトセンサー
JP2010067762A (ja) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp 光電変換装置、及びその製造方法
JP2014075377A (ja) * 2012-10-02 2014-04-24 Canon Inc 検出装置の製造方法、その検出装置及び検出システム

Also Published As

Publication number Publication date
US20190296076A1 (en) 2019-09-26
CN109804468B (zh) 2023-06-30
CN109804468A (zh) 2019-05-24
WO2018070349A1 (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
WO2018070349A1 (ja) 撮像パネル及びその製造方法
JP6796150B2 (ja) 撮像パネル及びその製造方法
WO2018056255A1 (ja) 撮像パネル及びその製造方法
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
US11133345B2 (en) Active matrix substrate, X-ray imaging panel with the same, and method of manufacturing the same
WO2018025820A1 (ja) 撮像パネル及びその製造方法
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
WO2018181438A1 (ja) 撮像パネル及びその製造方法
WO2018025819A1 (ja) 撮像パネル及びその製造方法
WO2018123905A1 (ja) 撮像パネル及びその製造方法
US11081517B2 (en) Active matrix substrate, x-ray imaging panel with the same, and method of manufacturing the same
WO2018123907A1 (ja) 撮像パネル及びその製造方法
US11145688B2 (en) Active matrix substrate and method for manufacturing same
US11257855B2 (en) Imaging panel and production method thereof
JP2019145595A (ja) アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
WO2019004194A1 (ja) 撮像パネル及びその製造方法
US20200161367A1 (en) Imaging panel and method for producing same
US20200091220A1 (en) Active matrix substrate, x-ray imaging panel with the same, and method of manufacturing the same
JP2019145594A (ja) アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
CN110797357A (zh) 摄像面板及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210202