JPWO2018047485A1 - パワーモジュールおよびインバータ装置 - Google Patents

パワーモジュールおよびインバータ装置 Download PDF

Info

Publication number
JPWO2018047485A1
JPWO2018047485A1 JP2018538267A JP2018538267A JPWO2018047485A1 JP WO2018047485 A1 JPWO2018047485 A1 JP WO2018047485A1 JP 2018538267 A JP2018538267 A JP 2018538267A JP 2018538267 A JP2018538267 A JP 2018538267A JP WO2018047485 A1 JPWO2018047485 A1 JP WO2018047485A1
Authority
JP
Japan
Prior art keywords
conduction path
semiconductor device
insulating substrate
path layer
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018538267A
Other languages
English (en)
Inventor
清太 岩橋
清太 岩橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2018047485A1 publication Critical patent/JPWO2018047485A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

パワーモジュール（１０）は、下部セラミック基板（２１Ｄ）と、下部セラミック基板（２１Ｄ）上に搭載されて動作時に発熱する半導体デバイスＱ１と、半導体デバイスＱ１上に、下部セラミック基板（２１Ｄ）に対向して配置された上部セラミック基板（２１Ｕ）と、半導体デバイスＱ１上に一端が配置され、他端側が下部セラミック基板（２１Ｄ）に形成された電極パターン（２４Ｄ２）に接続されて電気信号を伝送するブリッジ部（３５Ｃ）と、半導体デバイスＱ１上に一端が配置され、他端側が上部セラミック基板（２１Ｕ）に接続されて半導体デバイスＱ１の熱を第２絶縁基板（２２Ｕ）側に伝導するポスト部（３５Ｔ）とを備える。効率的に放熱可能なパワーモジュールおよびインバータ装置を提供する。

Description

本実施の形態は、パワーモジュールおよびインバータ装置に関する。
パワーモジュールの１つとして、従来から、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）のような半導体デバイスを含むパワー素子（チップ）の外囲が樹脂でモールドされたパワー半導体モジュールが知られている。動作状態において、半導体デバイスは発熱するため、裏面側にヒートシンクやフィンなどの放熱器や冷却器を配置して放熱させ、半導体デバイスを冷却するのが一般的である。
特に、モジュールの上下の両面に冷却器を配置した両面冷却構造においては、チップ上に金属ブロックを配置することで、電気的、熱的に上面側と接続する構成が一般的である。
特開２００７−３１１４４１号公報 特開２０１３−１７９２２９号公報 特開２０１０−１４０９６９号公報
しかしながら、この両面冷却構造において、電気的、熱的な経路が同一経路である場合、ジュール熱による発熱が、放熱を妨げてしまい、特性を悪化させる。
本実施の形態は、効率的に放熱可能なパワーモジュールおよびインバータ装置を提供する。
本実施の形態の一態様によれば、第１絶縁基板と、前記第１絶縁基板上に搭載されて動作時に発熱する半導体デバイスと、前記半導体デバイス上に、前記第１絶縁基板に対向して配置された第２絶縁基板と、前記半導体デバイス上に一端が配置され、他端側が前記第１絶縁基板に形成された電極パターンに接続されて電気信号を伝送する電気伝導路層と、前記半導体デバイス上に一端が配置され、他端側が前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第２絶縁基板側に伝導する熱伝導路層とを備えるパワーモジュールが提供される。
また、本実施の形態の他の態様によれば、表面と裏面とを有する第１絶縁基板と、前記第１絶縁基板の前記表面側に搭載されて動作時に発熱する半導体デバイスと、前記半導体デバイス上に、前記第１絶縁基板に対向して配置され、表面と裏面とを有する第２絶縁基板と、前記第２絶縁基板の前記半導体デバイスに対向する面と反対側の面に配置された第１冷却器と、一端が前記半導体デバイス上に配置され、他端側が前記第１絶縁基板に形成された電極パターンに接続されて電気信号を伝送する電気伝導路層と、一端が前記半導体デバイス上に配置され、他端側が前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第１冷却器に伝導する熱伝導路層とを備え、前記電気伝導路層は、前記熱伝導路層の側面から前記電極パターンに接続される一体型のブロック構造を備えるパワーモジュールが提供される。
また、本実施の形態の他の態様によれば、第１絶縁基板と、前記第１絶縁基板上に搭載されて動作時に発熱する半導体デバイスと、前記半導体デバイス上に、前記第１絶縁基板に対向して配置された第２絶縁基板と、前記第２絶縁基板の前記半導体デバイスに対向する面と反対側の面に配置された第１冷却器と、一端が前記半導体デバイス上に配置され、他端側が前記第１絶縁基板に形成された電極パターン接続されて電気信号を伝送する電気伝導路層と、前記電気伝導路層の前記第２絶縁基板側に積層化配置され、前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第１冷却器に伝導する熱伝導路層とを備えるパワーモジュールが提供される。
また、本実施の形態の他の態様によれば、電源端子と基準端子との間に接続された半導体デバイスを含む回路が形成されたパワーモジュールを用いて電力変換を行うインバータ装置であって、前記パワーモジュールは、第１絶縁基板と、前記第１絶縁基板上に搭載されて動作時に熱を発生する前記半導体デバイスと、前記半導体デバイス上に、前記半導体デバイスに対向する面と反対側に、前記第１絶縁基板に対向して配置された第２絶縁基板と、一端が前記半導体デバイス上に形成された電極パッドに接続され、他端側が前記第１絶縁基板に形成された電極パターンに接続され、前記半導体デバイスからの電流を前記第２絶縁基板を介さずに前記電極パターンに流す電気伝導路層と、一端が前記半導体デバイス上に配置され、他端側が前記第２絶縁基板側に接続され、前記半導体デバイスの熱を前記第２絶縁基板に伝える熱伝導路層とを備え、少なくとも前記半導体デバイスと、前記電気伝導路層と、前記熱伝導路層と、前記各端子の一部を封止するモールド樹脂を備えるインバータ装置が提供される。
本実施の形態によれば、効率的に放熱可能なパワーモジュールおよびインバータ装置を提供可能である。
第１の実施の形態に係るパワーモジュールであって、図２（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュールの一部を透過して示す模式的平面構成図、（ｂ）第１の実施の形態に係るパワーモジュールの模式的回路表現図。 比較例１に係るパワーモジュールの模式的断面構造図。 （ａ）第１の実施の形態の第１変形例に係るパワーモジュールであって、図４（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図、（ｂ）第１の実施の形態の第１変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第１の実施の形態の第２変形例に係るパワーモジュールであって、図５（ｂ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図、（ｂ）第１の実施の形態の第２変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第１の実施の形態の第３変形例に係るパワーモジュールであって、図６（ｂ）のＩＶ−ＩＶ線に沿う模式的断面構造図、（ｂ）第１の実施の形態の第３変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第２の実施の形態に係るパワーモジュールであって、図７（ｂ）のＶ−Ｖ線に沿う模式的断面構造図、（ｂ）第２の実施の形態に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第３の実施の形態に係るパワーモジュールであって、図８（ｂ）のＶＩ−ＶＩ線に沿う模式的断面構造図、（ｂ）第３の実施の形態に係るパワーモジュールの一部を透過して示す模式的平面構成図。 第３の実施の形態に係るパワーモジュールの模式的鳥瞰構成図。 第３の実施の形態に係るパワーモジュールをモデルケースとして、各構成部の材料、厚み、熱伝導率の具体例について示す図。 第３の実施の形態に係るパワーモジュールをモデルケースとして、熱抵抗についてシミュレーションを行った際の結果を対比して示すもので、（ａ）ポスト部にＳｉＣ（Silicon Carbide）を適用した場合のシミュレーション結果、（ｂ）ポスト部にＣｕ（Copper）を適用した場合のシミュレーション結果。 第３の実施の形態の第１変形例に係るパワーモジュールの模式的断面構造図。 （ａ）第３の実施の形態の第２変形例に係るパワーモジュールであって、図１３（ｂ）のＶＩＩ−ＶＩＩ線に沿う模式的断面構造図、（ｂ）第３の実施の形態の第２変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第３の実施の形態の第３変形例に係るパワーモジュールであって、図１４（ｂ）のＶＩＩＩ−ＶＩＩＩ線に沿う模式的断面構造図、（ｂ）第３の実施の形態の第３変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 （ａ）第３の実施の形態の第４変形例に係るパワーモジュールであって、図１５（ｂ）のＩＸ−ＩＸ線に沿う模式的断面構造図、（ｂ）第３の実施の形態の第４変形例に係るパワーモジュールの一部を透過して示す模式的平面構成図。 第４の実施の形態に係るパワーモジュールであって、図１７（ａ）のＸ−Ｘ線に沿う模式的断面構造図。 （ａ）第４の実施の形態に係るパワーモジュールの一部を透過して示す模式的平面構成図、（ｂ）第４の実施の形態に係るパワーモジュールの模式的回路表現図。 比較例２に係るパワーモジュールの模式的断面構造図。 実施の形態の第１適用例に係るパワーモジュールの模式的断面構造図。 実施の形態の第２適用例に係るパワーモジュールの模式的断面構造図。 実施の形態の第３適用例に係るパワーモジュールの模式的断面構造図。 実施の形態の第４適用例に係るパワーモジュールの模式的断面構造図。 実施の形態に係るパワーモジュールの例であって、ワンインワン型（１ in １）モジュールのＳｉＣ ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の模式的回路表現図。 実施の形態に係るパワーモジュールの例であって、１ in １モジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現図。 実施の形態に係るパワーモジュールの例であって、ツーインワン型（２ in １）モジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含む、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含む、ＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＤＩ（Double Implanted）ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ Ｔ（Trench）ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの回路構成において、ＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 実施の形態に係るパワーモジュールを用いて構成した３相交流インバータにおいて、ＳｉＣ ＭＯＳＦＥＴを適用した模式的回路構成図。
次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置などを特定するものではない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
［実施の形態］
（第１の実施の形態）
第１の実施の形態に係るパワーモジュール（Power Module：以下「ＰＭ」と記す）１０の模式的断面構造は、図１に示すように表される。なお、図１には、１ in １（ワンインワン型）モジュールタイプのＰＭ１０に適用した場合が例示されている。
また、図２（ａ）には、第１の実施の形態に係るＰＭ１０の一部を透過して示す模式的平面構成が示され、図２（ｂ）には、半導体デバイス（チップ）Ｑ１として、ＳｉＣ ＭＯＳＦＥＴを適用した場合の第１の実施の形態に係るＰＭ１０の模式的回路構成が示されている。
なお、図１に示されたＰＭ１０の模式的断面構造は、例えば、図２（ａ）のＩ−Ｉ線に沿ったものとなっている。また、図２（ａ）の模式的平面パターン構成においては、特に、上部冷却器（第１冷却器）３０Ｕおよび上部セラミック基板（第２絶縁基板）２１Ｕの記載を省略している。また、半導体デバイスＱ１の一例として、例えば、１つのモジュール内に最大で５個まで並列接続可能なチップ（ＭＯＳＦＥＴ）Ｑを搭載した場合を例示している。
ここで、以下の説明においては、ＰＭ１０の上部セラミック基板２１Ｕ側をＵ（ＵＰ）側、下部セラミック基板（第１絶縁基板）２１Ｄ側をＤ（ＤＯＷＮ）側と定義する。この定義は、後述する比較例の説明においても同様である。
第１の実施の形態に係るＰＭ１０は、図１および図２に示すように、半導体デバイスＱ１をモールド樹脂３３によって封止した半導体モジュール２０と、半導体モジュール２０のＵ側の上面２０ａに配置された上部冷却器３０Ｕと、上面２０ａに対向する、半導体モジュール２０のＤ側の下面２０ｂに配置された下部冷却器（第２冷却器）３０Ｄとを備える。
半導体モジュール２０は、図１に示すように、半導体デバイスＱ１の上下に対向して配置された上部セラミック基板２１Ｕおよび下部セラミック基板２１Ｄと、半導体デバイスＱ１の上面に配置された伝導路層３５と、モールド樹脂３３と、正側電源入力端子電極Ｐと、負側電源入力端子電極Ｎとを備える。
下部セラミック基板２１Ｄは、絶縁層２２Ｄを介して銅などの金属箔（例えば、第１銅プレート層）が積層された導電層２３Ｄ・導電層２４Ｄ（第１電極パターン２４Ｄ１・第２電極パターン２４Ｄ２）を備え、上部セラミック基板２１Ｕは、絶縁層２２Ｕを介して銅などの金属箔（例えば、第２銅プレート層）が積層された導電層２３Ｕ・導電層２４Ｕを備える。
上部セラミック基板２１Ｕおよび下部セラミック基板２１Ｄは、第１導電層２４Ｄと第２導電層２４Ｕとが対向し、ほぼ平行に配置される。
上部セラミック基板２１Ｕおよび下部セラミック基板２１Ｄとしては、例えば、ＡＭＢ（Active Metal Brazed、Active Metal Bond）基板などを適用可能である。または、例えば、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）基板、若しくはＤＢＣ基板の代わりに有機絶縁樹脂層を適用するようにしても良い。
第１電極パターン２４Ｄ１上には、半導体デバイスＱ１のＤ側が搭載されると共に、正側電源入力端子電極Ｐの基端部が接合され、第２電極パターン２４Ｄ２上には、負側電源入力端子電極Ｎの基端部が接合されると共に、伝導路層３５のブリッジ部（電気伝導路層）３５Ｃの先端側が接続されている。
なお、図２（ｂ）に示すように、ＳｉＣ ＭＯＳＦＥＴを適用した場合、Ｇ１は半導体デバイスＱ１のゲート端子（ゲート信号用のリード端子）、Ｄ１は正側電源入力端子電極Ｐにつながる半導体デバイスＱ１のドレイン端子、Ｓ１は負側電源入力端子電極Ｎにつながる半導体デバイスＱ１のソース端子である。
ここで、伝導路層３５は、例えば、電気経路Ｃを確立するためのブリッジ部３５Ｃと、放熱経路Ｔを確立するためのポスト部（熱伝導路層）３５Ｔとを備える。
第１の実施の形態に係るＰＭ１０の場合、半導体デバイスＱ１の上面（Ｕ側）には、伝導路層３５の基端側である、例えば、ポスト部３５Ｔの基端側が接続されている。また、このポスト部３５Ｔの先端側は、上部セラミック基板２１ＵのＤ側の導電層２４Ｕに接続されている。ポスト部３５Ｔは、例えば、平面がほぼ方形の柱状電極構造を有し、先端側と基端側とでほぼ均一な太さとなっている。
すなわち、伝導路層３５は、上部セラミック基板２１Ｕまたは下部セラミック基板２１Ｄに対し、ほぼ垂直に配置されたＩ字形状のポスト部３５Ｔと、例えば、その側面の中途の部分から水平方向に延出され、第２電極パターン２４Ｄ２との接続のために下部セラミック基板２１Ｄ側に変形された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５Ｃとを備える。
ブリッジ部３５Ｃは、ほぼＬ字形状に限らず、例えば、ほぼＵ字（または、逆Ｕ字）形状のプラグ構造を備えるようにしても良い。
なお、伝導路層３５としては、例えば、ブリッジ部３５Ｃとポスト部３５Ｔとが一体型のブロック構造を備える、若しくはブリッジ部３５Ｃとポスト部３５Ｔとが別体型の分割構造を備えるものであっても良い。
また、伝導路層３５としては、例えば、ブリッジ部３５Ｃ上にポスト部３５Ｔが積層された積層構造を備えるものであっても良い。
また、伝導路層３５としては、例えば、ブリッジ部３５Ｃとポスト部３５Ｔとが同一の構成部材を備える、若しくはブリッジ部３５Ｃとポスト部３５Ｔとが異なる構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ブリッジ部３５Ｃが１つの構成部材を備える、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ポスト部３５Ｔが１つの構成部材を備える、または複数の構成部材を備える、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
第１の実施の形態に係るＰＭ１０に適用可能な伝導路層３５としては、例えば、ブリッジ部３５ＣはＣｕ（Copper）を備え、ポスト部３５ＴはＳｉＣまたはＣｕを備える。
すなわち、ブリッジ部３５Ｃとしては、ポスト部３５Ｔよりも電気伝導率の高い部材、例えば、Ｃｕ、Ａｌ（アルミニウム）、Ａｇ（銀）のいずれかが望ましく、ポスト部３５Ｔとしては、ブリッジ部３５Ｃよりも熱伝導率の高い部材、例えば、ＳｉＣ（シリコンカーバイド）、Ｃｕ、Ａｇ、カーボン、グラファイトのいずれかが望ましい。
また、伝導路層３５は、例えば図１に示すように、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。冷却性能を高め、放熱特性がより良好となるからである。
ここで、半導体デバイスＱ１は、下部セラミック基板２１Ｄ上の導電層２４Ｄの第１電極パターン２４Ｄ１上に搭載される。基本的に、半導体デバイスＱ１は、Ｕ側がソース電極（ソースパッド電極）、Ｄ側がドレイン電極となるように配置される（後述する、他の半導体デバイスＱ１・Ｑ２・Ｑ３・Ｑ４・Ｑ５・Ｑ６についても同様である）。
なお、半導体デバイスＱ１の搭載は、下部セラミック基板２１Ｄ上にフリップチップに配置されていても良い。
また、半導体デバイスＱ１は、図２（ａ）に示すように、５チップ（ＭＯＳＦＥＴ Ｑ×５）まで並列接続するものに限らず、また、５チップの一部をダイオード用としても良い。
第１の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０においては、上部セラミック基板２１Ｕ上のＵ側の導電層２３Ｕと下部セラミック基板２１Ｄ上のＤ側の導電層２３Ｄとを外部に露出させるようにして、半導体デバイスＱ１の外囲がモールド樹脂３３によって封止されている。
そして、モールド樹脂３３より露出する下部セラミック基板２１ＤのＤ側の導電層２３Ｄ（下面２０ｂ）には下部冷却器３０Ｄが接合され、モールド樹脂３３より露出する上部セラミック基板２１ＵのＵ側の導電層２３Ｕ（上面２０ａ）には上部冷却器３０Ｕが接合される。
上部冷却器３０Ｕおよび下部冷却器３０Ｄは、例えば、ヒートシンクや放熱フィンまたは放熱ピンなどの空冷式の放熱器、若しくは水冷式冷却器を適用できる。
すなわち、第１の実施の形態に係るＰＭ１０は、第１絶縁基板２１Ｄと、第１絶縁基板２１Ｄ上に搭載されて動作時に発熱する半導体デバイスＱ１と、半導体デバイスＱ１上に、第１絶縁基板２１Ｄに対向して配置された第２絶縁基板２１Ｕと、半導体デバイスＱ１上に一端が配置され、他端側が第１絶縁基板２１Ｄに形成された電極パターン２４Ｄ２に接続されて電気信号を伝送する電気伝導路層（ブリッジ部３５Ｃ）と、半導体デバイスＱ１上に一端が配置され、他端側が第２絶縁基板２１Ｕに接続されて前記半導体デバイスの熱を前記第２絶縁基板側に伝導する熱伝導路層（ポスト部３５Ｔ）とを備える。
また、第２絶縁基板２２Ｕの第１絶縁基板２２Ｄに対向する面と反対側の面に配置されて熱伝導路層３５Ｔからの熱を第２絶縁基板２２Ｕを介して冷却するための第１冷却器３０Ｕをさらに備えていても良い。
また、第１絶縁基板２２Ｄの半導体デバイスＱ１が搭載された面と反対側の面に配置されて半導体デバイスＱ１の熱を第１絶縁基板２２Ｄを介して冷却するための第２冷却器３０Ｄをさらに備えていても良い。
また、第１絶縁基板２２Ｄの半導体デバイスＱ１が搭載された面側に配置され、第１電極パターン２４Ｄ１と第２電極パターン２４Ｄ２とを有する第１導電層２４Ｄをさらに備え、半導体デバイスＱ１は、第１電極パターン２４Ｄ１上に搭載され、電気伝導路層３５Ｃは、半導体デバイスＱ１の上面に形成されたパッド電極と第２電極パターン２４Ｄ２との間を接続する。
また、第２絶縁基板２２Ｕの第１絶縁基板２２Ｄに対向する面側に配置され、第１導電層２４Ｄと対向する第２導電層２４Ｕをさらに備え、熱伝導路層３５Ｔは、半導体デバイスＱ１の上面に配置されたパッド電極と第２導電層２４Ｕとの間を接続し、半導体デバイスＱ１の熱を第２絶縁基板２２Ｕ側に伝導することができる。
第１の実施の形態に係るＰＭ１０は、表面と裏面とを有する第１絶縁基板２２Ｄと、第１絶縁基板２２Ｄの表面側に搭載されて動作時に発熱する半導体デバイスＱ１と、半導体デバイスＱ１上に、第１絶縁基板２２Ｄに対向して配置され、表面と裏面とを有する第２絶縁基板２２Ｕと、第２絶縁基板２２Ｕの半導体デバイスＱ１に対向する面と反対側の面に配置された第１冷却器３０Ｕと、一端が半導体デバイスＱ１上に配置され、他端側が第１絶縁基板２２Ｄに形成された電極パターン２４Ｄ２に接続されて電気信号を伝送する電気伝導路層３５Ｃと、一端が半導体デバイスＱ１上に配置され、他端側が第２絶縁基板２２Ｕに接続されて半導体デバイスＱ１の熱を第１冷却器３０Ｕに伝導する熱伝導路層３５Ｔとを備え、記電気伝導路層３５Ｃは、熱伝導路層３５Ｔの側面から電極パターン２４Ｄ２に接続される一体型のブロック構造を備えていても良い。
このように、第１の実施の形態に係るＰＭ１０によれば、半導体デバイスＱ１の上面上にブリッジ部３５Ｃとポスト部３５Ｔとを有する伝導路層３５を配置し、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることができる。
すなわち、半導体モジュール２０の上下に、上部冷却器３０Ｕ・下部冷却器３０Ｄを配置した、いわゆる両面冷却構造のＰＭ１０において、半導体デバイスＱ１の上面にポスト部３５Ｔとブリッジ部３５Ｃとを配置したことによって、半導体デバイスＱ１の熱は、主に、ポスト部３５Ｔに沿って上部冷却器３０Ｕ側へと効果的に導かれ、半導体デバイスＱ１の電流は、主に、ブリッジ部３５Ｃに沿って第２電極パターン２４Ｄ２側へと効果的に導かれるようになる。
これにより、第１の実施の形態に係るＰＭ１０においては、半導体デバイスＱ１を、その上下方向より効率良く冷却することが可能となる。
したがって、第１の実施の形態によれば、効率的に放熱可能なＰＭ１０を提供することができる。
なお、第１の実施の形態に係るＰＭ１０においては、両面冷却構造に限らず、例えば半導体モジュール２０上にのみ上部冷却器３０Ｕが配置された片面（上面）冷却構造とすることもでき、下部冷却器３０Ｄの省略が可能となる。
(比較例１)
比較例１に係るＰＭ１０Ａの模式的断面構造は、図３に示すように表される。
比較例１に係るＰＭ１０Ａの場合、例えば図３に示すように、半導体デバイスＱ１の上面（Ｕ側）と上部セラミック基板２１ＵのＤ側の導電層２４Ｕとの間が、柱状電極（金属ブロック）３６によって、上部セラミック基板２１ＵのＤ側の導電層２４Ｕと下部セラミック基板２１ＤのＵ側の導電層２４Ｄの第２電極パターン２４Ｄ２との間が、柱状電極（金属ブロック）３７によって、それぞれ接続されている。
すなわち、比較例１に係るＰＭ１０Ａにおいては、半導体デバイスＱ１の熱は、主に、柱状電極３６を介して上部冷却器３０Ｕ側へと導かれ（放熱経路Ｔ１）、半導体デバイスＱ１の電流は、主に、柱状電極３６を介して上部セラミック基板２１Ｕ側へと導かれた後、柱状電極３７を介して第２電極パターン２４Ｄ２側へと導かれる（電気経路Ｃ１）。
このように、両面冷却構造のＰＭ１０Ａにおいて、半導体デバイスＱ１上に金属ブロック３６を配置し、熱的および電気的に上部セラミック基板２１Ｕと接続する構成とした場合、電気経路Ｃ１が放熱経路Ｔ１の一部と同一経路となっているため、ジュール熱による発熱が放熱の妨げとなり、特性の悪化を招く。
（第１の実施の形態の第１変形例）
第１の実施の形態の第１変形例に係るＰＭ１０の模式的断面構造は、図４（ａ）に示すように表され、図４（ａ）のＩＩ−ＩＩ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図４（ｂ）に示すように表される。
すなわち、第１の実施の形態の第１変形例に係るＰＭ１０は、伝導路層３５１の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
第１の実施の形態の第１変形例に係るＰＭ１０の場合、図４（ａ）および図４（ｂ）に示すように、伝導路層３５１は、上部セラミック基板２１Ｕまたは下部セラミック基板２１Ｄに対し、ほぼ垂直に配置されたＩ字形状のポスト部３５１Ｔと、例えば、その基端側から半導体デバイスＱ１の上面に沿って水平方向に延出され、第２電極パターン２４Ｄ２との接続のために下部セラミック基板２１Ｄ側に変形された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５１Ｃとを備える。
第１の実施の形態の第１変形例によれば、第１の実施の形態に係るＰＭ１０の場合と同様に、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５１としては、第１の実施の形態に係るＰＭ１０に適用された伝導路層３５の場合と同様に、例えば、ブリッジ部３５１Ｃとポスト部３５１Ｔとが一体型のブロック構造、若しくは別体型の分割構造を備えるものであっても良い。
また、伝導路層３５１としては、例えば、ブリッジ部３５１Ｃ上にポスト部３５１Ｔが積層された積層構造を備えるものであっても良い。
また、伝導路層３５１としては、例えば、ブリッジ部３５１Ｃとポスト部３５１Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５１としては、例えば、ブリッジ部３５１Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５１としては、例えば、ポスト部３５１Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５１Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５１においては、例えば、ブリッジ部３５１ＣはＣｕを備え、ポスト部３５１ＴはＳｉＣまたはＣｕを備える。
また、伝導路層３５１は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第１の実施の形態の第２変形例）
第１の実施の形態の第２変形例に係るＰＭ１０の模式的断面構造は、図５（ａ）に示すように表され、図５（ａ）のＩＩＩ−ＩＩＩ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図５（ｂ）に示すように表される。
すなわち、第１の実施の形態の第２変形例に係るＰＭ１０は、伝導路層３５２の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
第１の実施の形態の第２変形例に係るＰＭ１０の場合、図５（ａ）および図５（ｂ）に示すように、伝導路層３５２は、上部セラミック基板２１Ｕまたは下部セラミック基板２１Ｄに対し、ほぼ垂直に配置されたＩ字形状のポスト部３５２Ｔと、例えば、その先端側から第２導電層２４Ｕの下面に沿って水平方向に延出され、第２電極パターン２４Ｄ２との接続のために下部セラミック基板２１Ｄ側に変形された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５２Ｃとを備える。
第１の実施の形態の第２変形例によれば、第１の実施の形態に係るＰＭ１０の場合と同様に、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５２としては、第１の実施の形態に係るＰＭ１０に適用された伝導路層３５の場合と同様に、例えば、ブリッジ部３５２Ｃとポスト部３５２Ｔとが一体型のブロック構造、若しくは別体型の分割構造を備えるものであっても良い。
また、伝導路層３５２としては、例えば、ブリッジ部３５２Ｃ上にポスト部３５２Ｔが積層された積層構造を備えるものであっても良い。
また、伝導路層３５２としては、例えば、ブリッジ部３５２Ｃとポスト部３５２Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５２としては、例えば、ブリッジ部３５２Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５２としては、例えば、ポスト部３５２Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５２Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５２においては、例えば、ブリッジ部３５２ＣはＣｕを備え、ポスト部３５２ＴはＳｉＣまたはＣｕを備える。
また、伝導路層３５２は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第１の実施の形態の第３変形例）
第１の実施の形態の第３変形例に係るＰＭ１０の模式的断面構造は、図６（ａ）に示すように表され、図６（ａ）のＩＶ−ＩＶ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図６（ｂ）に示すように表される。
すなわち、第１の実施の形態の第３変形例に係るＰＭ１０は、伝導路層３５３の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
第１の実施の形態の第３変形例に係るＰＭ１０の場合、図６（ａ）および図６（ｂ）に示すように、伝導路層３５３は、上部セラミック基板２１Ｕまたは下部セラミック基板２１Ｄに対し、ほぼ垂直に配置されたＩ字形状のポスト部３５３Ｔと、例えば、その幅（基端側から先端側までの高さ）で半導体デバイスＱ１の上面および導電層２４Ｕの下面に沿って水平方向に延出され、第２電極パターン２４Ｄ２との接続のために下部セラミック基板２１Ｄ側に変形された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５３Ｃとを備える。
第１の実施の形態の第３変形例によれば、第１の実施の形態に係るＰＭ１０の場合と同様に、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５３としては、第１の実施の形態に係るＰＭ１０に適用された伝導路層３５の場合と同様に、例えば、ブリッジ部３５３Ｃとポスト部３５３Ｔとが一体型のブロック構造、若しくは別体型の分割構造を備えるものであっても良い。
また、伝導路層３５３としては、例えば、ブリッジ部３５３Ｃ上にポスト部３５３Ｔが積層された積層構造を備えるものであっても良い。
また、伝導路層３５３としては、例えば、ブリッジ部３５３Ｃとポスト部３５３Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５３としては、例えば、ブリッジ部３５３Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５３としては、例えば、ポスト部３５３Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５３Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５３においては、例えば、ブリッジ部３５３ＣはＣｕを備え、ポスト部３５３ＴはＳｉＣまたはＣｕを備える。
また、伝導路層３５３は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第２の実施の形態）
第２の実施の形態に係るＰＭ１０の模式的断面構造は、図７（ａ）に示すように表され、図７（ａ）のＶ−Ｖ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図７（ｂ）に示すように表される。
すなわち、第２の実施の形態に係るＰＭ１０は、伝導路層３５の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
第２の実施の形態に係るＰＭ１０の場合、図７（ａ）および図７（ｂ）に示すように、伝導路層３５は、上部セラミック基板２１Ｕまたは下部セラミック基板２１Ｄに対し、ほぼ垂直に配置されたＩ字形状のポスト部３５Ｔと、例えば、ポスト部３５Ｔとは独立（分割）し、ほぼＵ字（または、逆Ｕ字）形状のプラグ構造を有したブリッジ部３５Ｃとを備える。
第２の実施の形態によれば、第１の実施の形態に係るＰＭ１０の場合と同様に、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５としては、例えば、ブリッジ部３５ＣはＣｕを備え、ポスト部３５ＴはＳｉＣ（または、Ｃｕ）を備える。すなわち、ブリッジ部３５Ｃとポスト部３５Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ブリッジ部３５Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ポスト部３５Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第３の実施の形態）
第３の実施の形態に係るＰＭ１０の模式的断面構造は、図８（ａ）に示すように表され、図８（ａ）のＶＩ−ＶＩ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図８（ｂ）に示すように表される。
また、第３の実施の形態に係るＰＭ１０の一部を透過して示す模式的鳥瞰構成は、図９に示すように表される。
すなわち、第３の実施の形態に係るＰＭ１０は、伝導路層３５の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
第３の実施の形態に係るＰＭ１０の場合、図８（ａ）および図８（ｂ）に示すように、伝導路層３５は、例えば、半導体デバイスＱ１の上面に沿って水平方向に延出され、第２電極パターン２４Ｄ２との接続のために下部セラミック基板２１Ｄ側に変形された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５Ｃと、半導体デバイスＱ１の上面に対応する、ブリッジ部３５Ｃの基端側に積層化配置されたＩ字形状のポスト部３５Ｔとを備える。
すなわち、第３の実施の形態に係るＰＭ１０は、第１絶縁基板２２Ｄと、第１絶縁基板２２Ｄ上に搭載されて動作時に発熱する半導体デバイスＱ１と、半導体デバイスＱ１上に、第１絶縁基板２２Ｄに対向して配置された第２絶縁基板２２Ｕと、第２絶縁基板２２Ｕの半導体デバイスＱ１に対向する面と反対側の面に配置された第１冷却器３０Ｕと、一端が半導体デバイスＱ１上に配置され、他端側が第１絶縁基板２２Ｄに形成された電極パターン２４Ｄ２に接続されて電気信号を伝送する電気伝導路層３５Ｃと、電気伝導路層３５Ｃの第２絶縁基板２２Ｕ側に積層化配置され、第２絶縁基板２２Ｕに接続されて半導体デバイスＱ１の熱を第１冷却器３０Ｕに伝導する熱伝導路層３５Ｔとを備えていても良い。
第３の実施の形態によれば、第１の実施の形態に係るＰＭ１０の場合と同様に、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５としては、例えば、ブリッジ部３５ＣはＣｕを備え、ポスト部３５ＴはＳｉＣ（または、Ｃｕ）を備える。すなわち、ブリッジ部３５Ｃとポスト部３５Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ブリッジ部３５Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５としては、例えば、ポスト部３５Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（シミュレーション結果）
ここで、第３の実施の形態に係るＰＭ１０を例に、熱抵抗Ｒthについての解析を行った際の結果について説明する。
シミュレーションは、ポスト部３５Ｔを、ＳｉＣで構成した場合とＣｕで構成した場合とを比較した。
シミュレーションに用いたＰＭ１０においては、例えば図８（ｂ）に示すように、第１電極パターン２４Ｄ１・第２電極パターン２４Ｄ２のサイズ（Ｗ１）を１０ｍｍ角とすると共に、半導体デバイスＱ１のサイズ（Ｗ２）を５ｍｍ角とした。
また、第１電極パターン２４Ｄ１・第２電極パターン２４Ｄ２の間隔（Ｗ３）、およびポスト部３５Ｔの半導体デバイスＱ１の端部からの距離（Ｗ４）をそれぞれ１ｍｍ、および１ｍｍとした。
なお、ＰＭ１０の詳細については、例えば図１０に示すように、より具体的に規定されている。
上部冷却器３０Ｕ・下部冷却器３０Ｄは、例えばヒートシンクを採用し、材料をＡｌ、厚みを１ｍｍ、熱伝導率を２．３７（Ｗ／ｍＫ）とした。
上部セラミック基板２１Ｕ・下部セラミック基板２１Ｄにおいては、例えば、導電層２３Ｕ・導電層２３Ｄの材料をＣｕ、厚みを０．３ｍｍ、熱伝導率を４０２（Ｗ／ｍＫ）とし、絶縁層２２Ｕ・絶縁層２２Ｄの材料をＳｉＮ（シリコン窒化膜）、厚みを０．３ｍｍ、熱伝導率を９０（Ｗ／ｍＫ）とし、導電層２４Ｕ・導電層２４Ｄの材料をＣｕ、厚みを０．３ｍｍ、熱伝導率を４０２（Ｗ／ｍＫ）とした。
伝導路層３５においては、例えば、ポスト部３５Ｔの材料をＳｉＣとした場合には、厚みを１．０ｍｍ、熱伝導率を４５０（Ｗ／ｍＫ）とし、Ｃｕとした場合には、厚みを１．０ｍｍ、熱伝導率を４０２（Ｗ／ｍＫ）とした。
ブリッジ部３５Ｃは、例えば、材料をＣｕとし、厚みを０．１ｍｍ、熱伝導率を４０２（Ｗ／ｍＫ）とした。
チップＱ１としては、主な材料をＳｉＣとし、厚みを０．３５ｍｍ、熱伝導率を４５０（Ｗ／ｍＫ）とした。
その他の条件として、チップ全体の発熱量を７００Ｗ、周辺断熱、境界条件となる上部冷却器３０Ｕ・下部冷却器３０Ｄの外側表面の温度を６５℃とした。
このような条件の下で実際にシミュレーションを行ったところ、ポスト部３５ＴをＳｉＣで構成した場合の熱抵抗についての解析結果は、図１１（ａ）に示すように表され、ポスト部３５ＴをＣｕで構成した場合の熱抵抗についての解析結果は、図１１（ｂ）に示すように表される。
すなわち、ポスト部３５ＴをＳｉＣで構成した場合のＰＭ１０は、図１１（ａ）に示すように、評価接合温度Ｔｊｍａｘが１８２．５６５℃であり、熱抵抗Ｒthが０．１６８（Ｗ／Ｋ）である。これに対し、ポスト部３５ＴをＣｕで構成した場合のＰＭ１０は、図１１（ｂ）に示すように、評価接合温度Ｔｊｍａｘが１８４．８６９℃であり、熱抵抗Ｒthが０．１７１（Ｗ／Ｋ）である。
この結果から、例えば、ポスト部３５ＴをＳｉＣで構成することによって、Ｃｕで構成する場合よりも、熱抵抗を約２％も改善できることがわかる。
したがって、第３の実施の形態に係るＰＭ１０においては、例えば、ブリッジ部３５Ｃとポスト部３５Ｔとによって放熱経路Ｔと電気経路Ｃとに分けると共に、ＳｉＣによってポスト部３５Ｔを構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
（第３の実施の形態の第１変形例）
第３の実施の形態の第１変形例に係るＰＭ１０の模式的断面構造は、図１２に示すように表される。
すなわち、第３の実施の形態の第１変形例に係るＰＭ１０は、伝導路層３５の構成を除けば、第３の実施の形態に係るＰＭ１０の構成と同様である。
第３の実施の形態の第１変形例に係るＰＭ１０の場合、図１２に示すように、伝導路層３５は、例えば、ほぼＵ字（または、ほぼ逆Ｕ字）形状のプラグ構造を有したブリッジ部３５Ｃと、ブリッジ部３５Ｃの上面の一部に積層化配置された四角形状のポスト部３５Ｔとを備える。
第３の実施の形態の第１変形例においても、例えば、伝導路層３５のポスト部３５ＴをＳｉＣによって構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第３の実施の形態の第２変形例）
第３の実施の形態の第２変形例に係るＰＭ１０の模式的断面構造は、図１３（ａ）に示すように表され、図１３（ａ）のＶＩＩ−ＶＩＩ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図１３（ｂ）に示すように表される。
すなわち、第３の実施の形態の第２変形例に係るＰＭ１０は、伝導路層３５の構成を除けば、第３の実施の形態に係るＰＭ１０の構成と同様である。
第３の実施の形態の第２変形例に係るＰＭ１０の場合、図１３（ａ）および図１３（ｂ）に示すように、伝導路層３５は、例えば、ほぼＵ字（または、逆Ｕ字）形状のプラグ構造を有したブリッジ部３５Ｃと、ブリッジ部３５Ｃ上の全面に積層化配置された四角形状のポスト部３５Ｔとを備える。
第３の実施の形態の第２変形例においても、例えば、伝導路層３５のポスト部３５ＴをＳｉＣによって構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第３の実施の形態の第３変形例）
第３の実施の形態の第３変形例に係るＰＭ１０の模式的断面構造は、図１４（ａ）に示すように表され、図１４（ａ）のＶＩＩＩ−ＶＩＩＩ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図１４（ｂ）に示すように表される。
すなわち、第３の実施の形態の第３変形例に係るＰＭ１０は、伝導路層３５の構成を除けば、第３の実施の形態に係るＰＭ１０の構成と同様である。
第３の実施の形態の第３変形例に係るＰＭ１０の場合、図１４（ａ）および図１４（ｂ）に示すように、伝導路層３５は、例えば、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５Ｃと、ブリッジ部３５Ｃ上の全面に積層化配置された四角形状のポスト部３５Ｔとを備える。
第３の実施の形態の第３変形例においても、例えば、伝導路層３５のポスト部３５ＴをＳｉＣによって構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（第３の実施の形態の第４変形例）
第３の実施の形態の第４変形例に係るＰＭ１０の模式的断面構造は、図１５（ａ）に示すように表され、図１５（ａ）のＩＸ−ＩＸ線に対応するＰＭ１０の一部を透過して示す模式的平面パターン構成は、図１５（ｂ）に示すように表される。
すなわち、第３の実施の形態の第４変形例に係るＰＭ１０は、伝導路層３５の構成を除けば、第３の実施の形態に係るＰＭ１０の構成と同様である。
第３の実施の形態の第４変形例に係るＰＭ１０の場合、図１５（ａ）および図１５（ｂ）に示すように、伝導路層３５は、例えば、ほぼＵ字（または、逆Ｕ字）形状のプラグ構造を有したブリッジ部３５Ｃと、ブリッジ部３５Ｃの一側面および上面を覆うように積層化配置された、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したポスト部３５Ｔとを備える。
第３の実施の形態の第４変形例においても、例えば、伝導路層３５のポスト部３５ＴをＳｉＣによって構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
なお、上記した第１〜第３の実施の形態においては、半導体パワーデバイスを用いて、いずれも、１ in １モジュールタイプのパワーモジュールに適用した場合を例示したが、例えば、２ in １（ツーインワン型）モジュール、４ in １（フォーインワン型）モジュール、６ in １（シックスインワン型）モジュール、６ in １モジュールにスナバコンデンサなどを備えた７ in １（セブンインワン型）モジュール、８ in １（エイトインワン型）モジュール、１２ in １（トゥエルブインワン型）モジュール、または１４ in １（フォーティーンインワン型）モジュールのいずれかを構成するパワーモジュールにも適用できる。
（第４の実施の形態）
第４の実施の形態に係るＰＭ１０の模式的断面構造は、図１６に示すように表される。なお、図１６には、２ in １モジュールタイプのＰＭ１０に適用した場合が例示されている。
また、図１７（ａ）には、第４の実施の形態に係るＰＭ１０の一部を透過して示す模式的平面構成が示され、図１７（ｂ）には、半導体デバイス（チップ）Ｑ１・Ｑ４として、ＳｉＣ ＭＯＳＦＥＴを適用した場合の模式的回路構成が示されている。
なお、図１６に示されたＰＭ１０の模式的断面構造は、例えば、図１７（ａ）のＸ−Ｘ線に沿ったものとなっている。また、図１７（ａ）の模式的平面パターン構成においては、特に、上部冷却器（第１冷却器）３０Ｕおよび上部セラミック基板（第２絶縁基板）２１Ｕの記載を省略している。
第４の実施の形態に係るＰＭ１０は、半導体モジュール２０（半導体デバイスＱ１・Ｑ４）の構成を除けば、第１の実施の形態に係るＰＭ１０の構成と同様である。
すなわち、第４の実施の形態に係るＰＭ１０は、図１６および図１７に示すように、複数チップを並列接続した半導体デバイスＱ１・Ｑ４をモールド樹脂３３によって封止した半導体モジュール２０を備える。
半導体デバイスＱ１は、下部セラミック基板２１Ｄ上の導電層２４Ｄの第１電極パターン２４Ｄ１上に配置され、半導体デバイスＱ４は、下部セラミック基板２１Ｄ上の導電層２４Ｄの第２電極パターン２４Ｄ２上に配置される。
ここで、下部セラミック基板２１Ｄは、絶縁層２２Ｄを介して銅などの金属箔（例えば、第１銅プレート層）が積層された導電層２３Ｄ・２４Ｄ（第１電極パターン２４Ｄ１・第２電極パターン２４Ｄ２・第３電極パターン２４Ｄ３、ゲート信号電極パターン１・５、ソース信号電極パターン３・７）を備える。
一方、上部セラミック基板２１Ｕは、絶縁層２２Ｕを介して銅などの金属箔（例えば、第２銅プレート層）が積層された導電層２３Ｕ・２４Ｕ（第１電極パターン２４Ｕ１・第２電極パターン２４Ｕ２）を備える。
下部セラミック基板２１Ｄおよび上部セラミック基板２１Ｕは、第１導電層２４Ｄと第２導電層２４Ｕとが対向するようにして配置されている。
なお、図１７（ｂ）に示すように、ＳｉＣ ＭＯＳＦＥＴＱ１、Ｑ４を電源入力端子電極Ｐ・Ｎ間に直列接続し、ＳｉＣ ＭＯＳＦＥＴＱ１とＱ４との接続点を出力端子ＯＵＴ（出力端子電極Ｏ）とするように適用した場合、Ｇ１は、半導体デバイスＱ１のゲート端子（ゲート信号用のリード端子）、Ｄ１は、半導体デバイスＱ１のドレイン端子、Ｓ１は、半導体デバイスＱ１のソース端子である。同様に、Ｇ４は、半導体デバイスＱ４のゲート端子（ゲート信号用のリード端子）、Ｄ４は、半導体デバイスＱ４のドレイン端子、Ｓ４は、半導体デバイスＱ４のソース端子である。
第４の実施の形態に係るＰＭ１０の場合、半導体デバイスＱ１の上面（Ｕ側）には、伝導路層３５１の基端側である、例えば、Ｉ字形状のポスト部３５Ｔの基端側が接続されている。また、このポスト部３５Ｔの先端側は、上部セラミック基板２１ＵのＤ側の第２導電層２４Ｕの第１電極パターン２４Ｕ１に接続されている。
また、ポスト部３５Ｔの、例えば、側面の中途の部分から水平方向に延出され、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５Ｃは、その先端側が下部セラミック基板２１Ｄ上のＵ側の導電層２４Ｄの第２電極パターン２４Ｄ２に接続されている。
同様に、半導体デバイスＱ４の上面（Ｕ側）には、伝導路層３５２の基端側である、例えば、Ｉ字形状のポスト部３５Ｔの基端側が接続されている。また、このポスト部３５Ｔの先端側は、上部セラミック基板２１ＵのＤ側の導電層２４Ｕの第２電極パターン２４Ｕ２に接続されている。
また、ポスト部３５Ｔの、例えば、側面の中途の部分から水平方向に延出され、ほぼＬ字（または、逆Ｌ字）形状のプラグ構造を有したブリッジ部３５Ｃは、その先端側が下部セラミック基板２１Ｄ上のＵ側の導電層２４Ｄの第３電極パターン２４Ｄ３に接続されている。
この２ in １モジュールタイプのＰＭ１０であっても、１ in １モジュールタイプの場合と同様に、例えば、伝導路層３５1・３５4のポスト部３５ＴをＳｉＣによって構成することで（ブリッジ部３５Ｃは、Ｃｕにより構成）、さらなる熱抵抗の改善が可能となる。
すなわち、第４の実施の形態によれば、半導体デバイスＱ１・Ｑ４毎に放熱経路Ｔと電気経路Ｃとを分けるようにしたので、より効率的に放熱可能な構造とすることが可能となり、効率的に放熱可能なＰＭ１０を提供することができる。
なお、伝導路層３５1・３５4としては、第１の実施の形態に係るＰＭ１０に適用された伝導路層３５などの場合と同様に、例えば、ブリッジ部３５Ｃとポスト部３５Ｔとが一体型のブロック構造、若しくは別体型の分割構造を備えるものであっても良い。
また、伝導路層３５1・３５4としては、例えば、ブリッジ部３５Ｃとポスト部３５Ｔとが同一の構成部材、若しくは異なる構成部材を備えるものであっても良い。
また、伝導路層３５1・３５4としては、例えば、ブリッジ部３５Ｃ上にポスト部３５Ｔが積層された積層構造を備えるものであっても良い。
また、伝導路層３５1・３５4としては、例えば、ブリッジ部３５Ｃが１つの構成部材、若しくは複数の構成部材を備えるものであっても良い。
また、伝導路層３５1・３５4としては、例えば、ポスト部３５Ｔが１つの構成部材、または複数の構成部材、若しくは複数の層電極構造を備えるものであっても良い。
ポスト部３５Ｔとしては、例えば断面視において、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備える。
また、伝導路層３５1・３５4においては、ブリッジ部３５ＣはＣｕを備え、ポスト部３５ＴはＳｉＣまたはＣｕを備える。
また、伝導路層３５1・３５4は、第１の実施の形態と同様に、垂直方向のサイズＡが水平方向のサイズＢよりも小さい方が望ましい。
（比較例２）
比較例２に係るＰＭ１０Ａの模式的断面構造は、図１８に示すように表される。なお、基本的な構造は第４の実施の形態に係るＰＭ１０の構成と同様である。
比較例２に係るＰＭ１０Ａの場合、例えば図１８に示すように、半導体デバイスＱ１・Ｑ４の上面（Ｕ側）と上部セラミック基板２１ＵのＤ側の第１・第２電極パターン２４Ｕ１・２４Ｕ２との間が、柱状電極（金属ブロック）３６1・３６2によって、また、上部セラミック基板２１ＵのＤ側の第１・第２電極パターン２４Ｕ１・２４Ｕ２と下部セラミック基板２１ＤのＵ側の第２・第３電極パターン２４Ｄ２・２４Ｄ３との間が、柱状電極（金属ブロック）３７1・３７2によって、それぞれ接続されている。
すなわち、比較例２に係るＰＭ１０Ａにおいては、半導体デバイスＱ１・Ｑ４の熱は、主に、柱状電極３６1・３６2を介して上部冷却器３０Ｕ側へと導かれるものの、半導体デバイスＱ１・Ｑ４の電流は、主に、柱状電極３６1・３６2を介して上部セラミック基板２１Ｕ側へと導かれた後、柱状電極３７1・３７2を介して第２電極パターン２４Ｄ２・第３電極パターン２４Ｄ３側へと導かれることになる。
したがって、この比較例２の場合も、電気経路が放熱経路と同一経路となっている部分が多いため、比較例１の場合と同様に、ジュール熱による発熱が放熱の妨げとなり、特性の悪化を招く。
なお、上記した第１〜第４の実施の形態においては、半導体パワーデバイスは、Ｓｉ系ＩＧＢＴ、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＳｉＣ系ＩＧＢＴ、ＳｉＣ系ＭＯＳＦＥＴとＳｉＣ系ＩＧＢＴとのハイブリッド素子、ＧａＮ系ＦＥＴのいずれか、またはこれらのうちの異なる複数を備えるものであっても良い。
（適用例）
（第１適用例）
本実施の形態の第１適用例に係るパワーモジュールの模式的断面構造は、図１９に示すように表される。
すなわち、図１９に示すように、例えば、ブリッジ部３５Ｃ上に積層化配置されるポスト部３５Ｔは、逆台形形状を有するように構成しても良い。
（第２適用例）
本実施の形態の第２適用例に係るパワーモジュールの模式的断面構造は、図２０に示すように表される。
すなわち、図２０に示すように、例えば、ブリッジ部３５Ｃ上に積層化配置されるポスト部３５Ｔは、逆テーパー形状を有するように構成しても良い。
（第３適用例）
本実施の形態の第３適用例に係るパワーモジュールの模式的断面構造は、図２１に示すように表される。
すなわち、図２１に示すように、例えば、ブリッジ部３５Ｃ上に積層化配置されるポスト部３５Ｔは、逆ステップテーパー形状を有するように構成しても良い。
（第４適用例）
本実施の形態の第４適用例に係るパワーモジュールの模式的断面構造は、図２２に示すように表される。
すなわち、図２２に示すように、例えば、ブリッジ部３５Ｃ上に積層化配置されるポスト部３５Ｔは、複数の層電極を逆ステップテーパー形状に積層した構造を有するように構成しても良い。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュールの具体例について説明する。
実施の形態に係るＰＭ５０であって、１ in １モジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図２３に示すように表される。
図２３には、ＭＯＳＦＥＴ Ｑに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴ Ｑの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。なお、ダイオードＤＩは寄生ダイオードを用いることにより省略しても構わないし、ダイオードＤＩと並列にショットキーダイオードを接続するように構成しても構わない。
また、実施の形態に係るＰＭ５０であって、１ in １モジュールのＳｉＣ ＭＯＳＦＥＴの詳細回路表現は、図２４に示すように表される。
実施の形態に係るＰＭ５０は、例えば、１ in １モジュールの構成を備える。すなわち、複数個のＭＯＳＦＥＴを並列接続して１つのＭＯＳＦＥＴ Ｑとしたものが１つのモジュールに内蔵されている。一例として、５チップ（ＭＯＳＦＥＴ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。なお、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図２４に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。
図２４において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても、半導体デバイスＱには、センス用ＭＯＳＦＥＴ Ｑｓが同一チップ内に、微細トランジスタとして形成されている。
（回路構成）
また、実施の形態に係るパワーモジュール５０Ｔであって、２ in １モジュールのＳｉＣ ＭＯＳＦＥＴの模式的回路表現は、図２５に示すように表される。
ここでは、例えば第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０であって、２個の半導体デバイスＱ１・Ｑ４が１つのモールド樹脂３３内に封止された半導体パッケージ装置、いわゆる２ in １タイプのモジュールについて説明する。
半導体デバイスＱ１・Ｑ４として、ＳｉＣ ＭＯＳＦＥＴを適用した２ in １モジュール５０Ｔの回路構成は、例えば図２５に示すように表される。
すなわち、２ in １モジュール５０Ｔは、図２５に示すように、２個のＳｉＣ ＭＯＳＦＥＴ Ｑ１・Ｑ４が１つのモジュールとして内蔵された、ハーフブリッジ内蔵モジュールの構成を備える。
ここで、モジュールは、１つの大きなトランジスタとみなすことができるが、内蔵されているトランジスタが１チップまたは図２や図１７に示したように複数チップの場合がある。また、モジュールには、１ in １、２ in １、４ in １、６ in １などがあり、例えば、１つのモジュール上において、図２５に示すモジュールを２組内蔵したモジュールは２ in １、２ in １を２組み内蔵したモジュールは４ in １、２ in １を３組み内蔵したモジュールは６ in １と呼ばれている。
図２５に示すように、２ in １モジュール５０Ｔは、２個のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４と、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールとして内蔵されている。
図２５において、Ｇ１は、ＳｉＣ ＭＯＳＦＥＴＱ１のゲート信号用のリード端子であり、Ｓ１は、ＳｉＣ ＭＯＳＦＥＴＱ１のソース信号用のリード端子である。同様に、Ｇ４は、ＳｉＣ ＭＯＳＦＥＴＱ４のゲート信号用のリード端子であり、Ｓ４は、ＳｉＣ ＭＯＳＦＥＴＱ４のソース信号用のリード端子である。
また、Ｐは、正側電源入力端子電極であり、Ｎは、負側電源入力端子電極であり、Ｏは、出力端子電極である。
第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ２・Ｑ５、および半導体モジュール２０に適用される半導体デバイスＱ３・Ｑ６についても同様であり、詳しい説明は省略する。
（デバイス構造）
第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ１・Ｑ４の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴ１１０の模式的断面構造は、図２６に示すように表される。
図２６に示すように、ＳｉＣ ＭＯＳＦＥＴ１１０は、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２６に示すように、ＳｉＣ ＭＯＳＦＥＴ１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
なお、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図示していないが、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２６に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
図２６において、ＳｉＣ ＭＯＳＦＥＴ１１０は、プレーナゲート型のｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、後述する図２９に示すように、トレンチゲート型のｎチャネル縦型ＳｉＣ Ｔ（Trench）ＭＯＳＦＥＴ１１０などで構成されていても良い。
または、第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ１・Ｑ４としては、ＳｉＣ ＭＯＳＦＥＴ１１０の代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ２・Ｑ５、および半導体モジュール２０に適用される半導体デバイスＱ３・Ｑ６についても同様である。
さらには、第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ１〜Ｑ６には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶのワイドバンドギャップ型と称される半導体を用いることができる。
同様に、第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ１・Ｑ４の例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴ１１０Ａの模式的断面構造は、図２７に示すように表される。
図２７に示すように、ＩＧＢＴ１１０Ａは、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図２７に示すように、ＩＧＢＴ１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
なお、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図示していないが、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図２７に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
図２７において、ＩＧＢＴ１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型のｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスＱ２・Ｑ５、および半導体モジュール２０に適用される半導体デバイスＱ３・Ｑ６についても同様である。
半導体デバイスＱ１〜Ｑ６としては、ＳｉＣ ＤＩＭＯＳＦＥＴ、ＳｉＣ ＴＭＯＳＦＥＴなどのＳｉＣ系パワーデバイス、或いはＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）などのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＯＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。
―ＳｉＣ ＤＩＭＯＳＦＥＴ―
第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスの例であって、ＳｉＣ ＤＩＭＯＳＦＥＴ１１０の模式的断面構造は、図２８に示すように表される。
図２８に示すように、第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用されるＳｉＣ ＤＩＭＯＳＦＥＴ１１０は、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図２８において、ＳｉＣ ＤＩＭＯＳＦＥＴ１１０は、ｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０が、ダブルイオン注入（ＤＩＩ）で形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
ゲートパッド電極ＧＰは、図示を省略しているが、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰは、図２８に示すように、ＳｉＣ ＤＩＭＯＳＦＥＴ１１０の表面を覆うように、パッシベーション用の層間絶縁膜１４４上に配置される。
ＳｉＣ ＤＩＭＯＳＦＥＴは、図２８に示すように、ｐボディ領域１２８に挟まれたｎ- 高抵抗層からなる半導体基板１２６内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗Ｒ JFETが形成される。また、ｐボディ領域１２８／半導体基板１２６間には、図２８に示すように、ボディダイオードＢＤが形成される。
―ＳｉＣ ＴＭＯＳＦＥＴ―
第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用される半導体デバイスの例であって、ＳｉＣ ＴＭＯＳＦＥＴ１１０の模式的断面構造は、図２９に示すように表される。
図２９に示すように、第１〜第４の実施の形態に係るＰＭ１０に適用可能な半導体モジュール２０に適用されるＳｉＣ ＴＭＯＳＦＥＴ１１０は、ｎ層からなる半導体基板１２６Ｎと、半導体基板１２６Ｎの表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁膜１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧと、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６Ｎの表面と反対側の裏面に配置されたｎ+ ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図２９において、ＳｉＣ ＴＭＯＳＦＥＴ１１０は、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁膜１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介してトレンチゲート電極１３８ＴＧが形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
ゲートパッド電極ＧＰは、図示を省略しているが、ゲート絶縁膜１３２上に配置されたトレンチゲート電極１３８ＴＧに接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰは、図２９に示すように、ＳｉＣ ＴＭＯＳＦＥＴ１１０の表面を覆うように、パッシベーション用の層間絶縁膜１４４Ｕ上に配置される。
ＳｉＣ ＴＭＯＳＦＥＴでは、ＳｉＣ ＤＩＭＯＳＦＥＴのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗Ｒ JFETは形成されない。また、ｐボディ領域１２８／半導体基板１２６Ｎ間には、図２８と同様に、ボディダイオードＢＤが形成される。
（応用例）
第１〜第４の実施の形態に係るＰＭ１０を用いて構成される３相交流インバータ１４０であって、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地（基準）端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３０に示すように表される。インダクタンスＬは、配線の有するインダクタンスを表している。
第１〜第４の実施の形態に係るＰＭ１０を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ ＭＯＳＦＥＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａとし、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０９（Ａ／ｓ）となる。
インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｅに、このサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬ・接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
本実施の形態に係るＰＭ１０を適用したインバータ装置は、例えば、以下の構成を備えていても良い。すなわち、電源端子ＰＬと基準端子ＮＬとの間に接続された半導体デバイスＱ１を含む回路が形成されたパワーモジュールＰＭ１０を用いて電力変換を行うインバータ装置であって、パワーモジュールＰＭ１０は、第１絶縁基板２２Ｄと、第１絶縁基板２２Ｄ上に搭載されて動作時に熱を発生する半導体デバイスＱ１と、半導体デバイスＱ１上に、半導体デバイスＱ１に対向する面と反対側に、第１絶縁基板２２Ｄに対向して配置された第２絶縁基板２２Ｕと、一端が半導体デバイスＱ１上に形成された電極パッドに接続され、他端側が第１絶縁基板２２Ｄに形成された電極パターン２４Ｄ２に接続され、半導体デバイスＱ１からの電流を第２絶縁基板２２Ｕを介さずに電極パターン２４Ｄ２に流す電気伝導路層３５Ｃと、一端が半導体デバイスＱ１上に配置され、他端側が第２絶縁基板２２Ｕ側に接続され、半導体デバイスＱ１の熱を第２絶縁基板２２Ｕに伝える熱伝導路層３５Ｔとを備え、少なくとも半導体デバイスＱ１と、電気伝導路層３５Ｃと、熱伝導路層３５Ｔと、各端子の一部を封止するモールド樹脂を備えていても良い。
（具体例）
次に、図３１を参照して、半導体デバイスとしてＳｉＣ ＭＯＳＦＥＴを適用し、第１〜第４の実施の形態に係るＰＭを用いて構成した３相交流インバータ１４０について説明する。
図３１に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０により駆動されるＰＭ１５２と、各ＰＭの出力に接続された３相交流モータ部１５４と、回路に電力を供給する電源もしくは蓄電池（Ｅ）１４６と、電源１４６の電力を変換して各ＰＭに電力を供給するコンバータ１４８とを備える。ＰＭ１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相の出力を行うインバータ回路が接続されている。
ここで、ゲートドライブ部１５０は、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６の各ゲートにそれぞれ接続されている。
ＰＭ１５２は、電源もしくは蓄電池（Ｅ）１４６が接続されたコンバータ１４８のプラス端子（＋）Ｐとマイナス端子（−）Ｎとの間に接続され、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
以上説明したように、本実施の形態によれば、効率的に放熱可能なパワーモジュール、およびインバータ装置を実現できる。すなわち、パワーモジュールにおいて、放熱経路Ｔと電気経路Ｃとを分けるようにしたので、効率的に放熱可能な構造とすることができる。
特に、各実施の形態に係るＰＭを、例えば車載用とする場合においては、より効率的な放熱が可能になるので、高性能化・高機能化と共に、より一層の安全性を確保しつつ、高効率のシステムの開発が可能になる。
なお、本実施の形態において、モールド型パワーモジュールとしては、例えば、４端子構造のモールド型パワーモジュールなどであっても良い。
また、本実施の形態に係るＰＭに適用可能な半導体モジュールとしては、樹脂モールドされたモールド型パワーモジュールに限らず、ケース型のパッケージによってパッケージングされたパワーモジュール（半導体パッケージ装置）にも適用可能である。
[その他の実施の形態]
上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。例えば、図３０、図３１に示す回路において、各ＭＯＳＦＥＴのソース、ドレイン、ゲートの代わりに、ＩＧＢＴのエミッタ、コレクタ、ゲートを夫々接続した回路を用いるようにしても良いし、発熱が少ない場合には、各ＰＭを搭載する回路基板を用いるだけで下部冷却器を省略しても構わない。
このように、本実施の形態は、ここでは記載していない様々な実施の形態などを含む。
本実施の形態のＰＭは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）などの各種の半導体モジュール作製技術に利用することができ、発熱が特に大きいＨＥＶ（Hybrid Electric Vehicle）／ＥＶ（Electric Vehicle）向けのインバータ、産業向けのインバータやコンバータなどに適用可能であると共に、幅広い応用分野に適用可能である。
１、 ５…ゲート信号電極パターン
３、７…ソース信号電極パターン
１０…パワーモジュール（ＰＭ）
２０…半導体モジュール
２１Ｄ…下部セラミック基板
２１Ｕ…上部セラミック基板
２３Ｄ、２４Ｄ…導電層
２３Ｕ・２４Ｕ…導電層
２４Ｄ１、２４Ｕ１…第１電極パターン
２４Ｄ２、２４Ｕ２…第２電極パターン
２４Ｄ３…第３電極パターン
３０Ｄ…下部冷却器
３０Ｕ…上部冷却器
３３…モールド樹脂
３５、３５１、３５２、３５１、３５２、３５３、３５３Ｃ…伝導路層
３５Ｃ、３５１Ｃ、３５２Ｃ…ブリッジ部（電気伝導路層）
３５Ｔ、３５１Ｔ、３５２Ｔ、３５３Ｔ…ポスト部（熱伝導路層）
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…半導体デバイス
Ｐ…正側電源入力端子電極
Ｎ…負側電源入力端子電極
Ｏ…出力端子電極
ＰＬ…電源端子
ＮＬ…基準端子

Claims (26)

  1. 第１絶縁基板と、
    前記第１絶縁基板上に搭載されて動作時に発熱する半導体デバイスと、
    前記半導体デバイス上に、前記第１絶縁基板に対向して配置された第２絶縁基板と、
    前記半導体デバイス上に一端が配置され、他端側が前記第１絶縁基板に形成された電極パターンに接続されて電気信号を伝送する電気伝導路層と、
    前記半導体デバイス上に一端が配置され、他端側が前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第２絶縁基板側に伝導する熱伝導路層と
    を備えることを特徴とするパワーモジュール。
  2. 前記第２絶縁基板の前記第１絶縁基板に対向する面と反対側の面に配置されて前記熱伝導路層からの熱を前記第２絶縁基板を介して冷却するための第１冷却器をさらに備えることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記第１絶縁基板の前記半導体デバイスが搭載された面と反対側の面に配置されて前記半導体デバイスの熱を前記第１絶縁基板を介して冷却するための第２冷却器をさらに備えることを特徴とする請求項２に記載のパワーモジュール。
  4. 前記第１絶縁基板の前記半導体デバイスが搭載された面側に配置され、第１電極パターンと第２電極パターンとを有する第１導電層をさらに備え、
    前記半導体デバイスは、前記第１電極パターン上に搭載され、
    前記電気伝導路層は、前記半導体デバイスの上面に形成されたパッド電極と前記第２電極パターンとの間を接続することを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール。
  5. 前記第２絶縁基板の前記第１絶縁基板に対向する面側に配置され、前記第１導電層と対向する第２導電層をさらに備え、
    前記熱伝導路層は、前記半導体デバイスの上面に配置されたパッド電極と前記第２導電層との間を接続し、前記半導体デバイスの熱を前記第２絶縁基板側に伝導することを特徴とする請求項１〜４のいずれか１項に記載のパワーモジュール。
  6. 前記電気伝導路層は、前記熱伝導路層の側面から前記第１絶縁基板に接続される一体型のブロック構造を備えることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  7. 前記電気伝導路層および前記熱伝導路層は、前記電気伝導路層の前記第２絶縁基板側に前記熱伝導路層が積層された積層構造を備えることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  8. 前記電気伝導路層および前記熱伝導路層は、別体型の分割構造を備えることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  9. 前記電気伝導路層および前記熱伝導路層は、同一の構成部材を備えることを特徴とする請求項１〜６のいずれか１項に記載のパワーモジュール。
  10. 前記電気伝導路層および前記熱伝導路層は、異なる構成部材を備えることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  11. 前記電気伝導路層は、Ｕ字形状のプラグ構造またはＬ字形状のプラグ構造を備えることを特徴とする請求項１〜１０のいずれか１項に記載のパワーモジュール。
  12. 前記電気伝導路層は、前記熱伝導路層よりも電気伝導率の高い部材を備えることを特徴とする請求項１０に記載のパワーモジュール。
  13. 前記電気伝導路層は、銅、アルミニウム、銀のいずれかを備えることを特徴とする請求項１２に記載のパワーモジュール。
  14. 前記熱伝導路層は、Ｉ字形状、四角形状、逆台形形状、逆テーパー形状、若しくは逆ステップテーパー形状のいずれかを備えることを特徴とする請求項１〜１０のいずれか１項に記載のパワーモジュール。
  15. 前記熱伝導路層は、複数の構成部材を備えることを特徴とする請求項１４に記載のパワーモジュール。
  16. 前記熱伝導路層は、複数の層電極構造を備えることを特徴とする請求項１５記載のパワーモジュール。
  17. 前記熱伝導路層は、前記電気伝導路層よりも熱伝導率の高い部材を備えることを特徴とする請求項１０に記載のパワーモジュール。
  18. 前記熱伝導路層は、シリコンカーバイド、銅、銀、カーボン、グラファイトのいずれかを備えることを特徴とする請求項１７に記載のパワーモジュール。
  19. 前記電気伝導路層は、銅を備え、前記熱伝導路層は、シリコンカーバイドまたは銅を備えることを特徴とする請求項１２または１７に記載のパワーモジュール。
  20. 前記第１絶縁基板および前記第２絶縁基板は、セラミック基板を備えることを特徴とする請求項１〜１９のいずれか１項に記載のパワーモジュール。
  21. 前記熱伝導路層および前記電気伝導路層の垂直方向のサイズが、前記熱伝導路層および前記電気伝導路層の水平方向のサイズよりも小さいことを特徴とする請求項１〜２０のいずれか１項に記載のパワーモジュール。
  22. 前記半導体デバイスを用いて、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモジュールのいずれかを構成することを特徴とする請求項１〜２１のいずれか１項に記載のパワーモジュール。
  23. 前記半導体デバイスは、Ｓｉ系ＩＧＢＴ、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＳｉＣ系ＩＧＢＴ、ＳｉＣ系ＭＯＳＦＥＴとＳｉＣ系ＩＧＢＴとのハイブリッド素子、ＧａＮ系ＦＥＴのいずれか、またはこれらのうちの異なる複数を備えることを特徴とする請求項１〜２２のいずれか１項に記載のパワーモジュール。
  24. 表面と裏面とを有する第１絶縁基板と、
    前記第１絶縁基板の前記表面側に搭載されて動作時に発熱する半導体デバイスと、
    前記半導体デバイス上に、前記第１絶縁基板に対向して配置され、表面と裏面とを有する第２絶縁基板と、
    前記第２絶縁基板の前記半導体デバイスに対向する面と反対側の面に配置された第１冷却器と、
    一端が前記半導体デバイス上に配置され、他端側が前記第１絶縁基板に形成された電極パターンに接続されて電気信号を伝送する電気伝導路層と、
    一端が前記半導体デバイス上に配置され、他端側が前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第１冷却器に伝導する熱伝導路層と
    を備え、
    前記電気伝導路層は、前記熱伝導路層の側面から前記電極パターンに接続される一体型のブロック構造を備えることを特徴とするパワーモジュール。
  25. 第１絶縁基板と、
    前記第１絶縁基板上に搭載されて動作時に発熱する半導体デバイスと、
    前記半導体デバイス上に、前記第１絶縁基板に対向して配置された第２絶縁基板と、
    前記第２絶縁基板の前記半導体デバイスに対向する面と反対側の面に配置された第１冷却器と、
    一端が前記半導体デバイス上に配置され、他端側が前記第１絶縁基板に形成された電極パターンに接続されて電気信号を伝送する電気伝導路層と、
    前記電気伝導路層の前記第２絶縁基板側に積層化配置され、前記第２絶縁基板に接続されて前記半導体デバイスの熱を前記第１冷却器に伝導する熱伝導路層と
    を備えることを特徴とするパワーモジュール。
  26. 電源端子と基準端子との間に接続された半導体デバイスを含む回路が形成されたパワーモジュールを用いて電力変換を行うインバータ装置であって、
    前記パワーモジュールは、
    第１絶縁基板と、
    前記第１絶縁基板上に搭載されて動作時に熱を発生する前記半導体デバイスと、
    前記半導体デバイス上に、前記半導体デバイスに対向する面と反対側に、前記第１絶縁基板に対向して配置された第２絶縁基板と、
    一端が前記半導体デバイス上に形成された電極パッドに接続され、他端側が前記第１絶縁基板に形成された電極パターンに接続され、前記半導体デバイスからの電流を前記第２絶縁基板を介さずに前記電極パターンに流す電気伝導路層と、
    一端が前記半導体デバイス上に配置され、他端側が前記第２絶縁基板側に接続され、前記半導体デバイスの熱を前記第２絶縁基板に伝える熱伝導路層と
    を備え、
    少なくとも前記半導体デバイスと、前記電気伝導路層と、前記熱伝導路層と、前記各端子の一部を封止するモールド樹脂を備えることを特徴とするインバータ装置。
JP2018538267A 2016-09-06 2017-07-24 パワーモジュールおよびインバータ装置 Pending JPWO2018047485A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016173873 2016-09-06
JP2016173873 2016-09-06
PCT/JP2017/026653 WO2018047485A1 (ja) 2016-09-06 2017-07-24 パワーモジュールおよびインバータ装置

Publications (1)

Publication Number Publication Date
JPWO2018047485A1 true JPWO2018047485A1 (ja) 2019-06-24

Family

ID=61561794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018538267A Pending JPWO2018047485A1 (ja) 2016-09-06 2017-07-24 パワーモジュールおよびインバータ装置

Country Status (2)

Country Link
JP (1) JPWO2018047485A1 (ja)
WO (1) WO2018047485A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368829B (zh) * 2018-07-04 2024-05-14 新电元工业株式会社 电子模块
WO2022201426A1 (ja) * 2021-03-25 2022-09-29 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2022259426A1 (ja) * 2021-06-09 2022-12-15

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6097013B2 (ja) * 2012-02-29 2017-03-15 ローム株式会社 パワーモジュール半導体装置
EP3208838B1 (en) * 2014-10-16 2021-11-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
WO2018047485A1 (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
US11967543B2 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US20220310479A1 (en) Power module and fabrication method of the same, graphite plate, and power supply equipment
JP6280265B2 (ja) パワーモジュール半導体装置
US10483216B2 (en) Power module and fabrication method for the same
US20190035771A1 (en) Power module
US20130181228A1 (en) Power semiconductor module and method of manufacturing the same
JP7025181B2 (ja) パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP6077773B2 (ja) パワーモジュール半導体装置
WO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
US11489457B2 (en) Semiconductor module and power converter using the same
US20210407875A1 (en) Semiconductor device
US11545409B2 (en) Semiconductor module having block electrode bonded to collector electrode and manufacturing method thereof
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
Majumdar et al. Review of integration trends in power electronics systems and devices
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP2021141221A (ja) 半導体モジュール
JP6401444B2 (ja) パワーモジュールおよびその製造方法
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
JP2017199752A (ja) パワーモジュールおよびその製造方法
KR20240040344A (ko) 양면 방열 구조를 갖는 적층형 반도체 모듈 및 그 제조 방법
JP2023037354A (ja) 半導体装置