JPWO2017119226A1 - パワー半導体装置 - Google Patents
パワー半導体装置 Download PDFInfo
- Publication number
- JPWO2017119226A1 JPWO2017119226A1 JP2017560064A JP2017560064A JPWO2017119226A1 JP WO2017119226 A1 JPWO2017119226 A1 JP WO2017119226A1 JP 2017560064 A JP2017560064 A JP 2017560064A JP 2017560064 A JP2017560064 A JP 2017560064A JP WO2017119226 A1 JPWO2017119226 A1 JP WO2017119226A1
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- wiring
- wiring layer
- main terminal
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
パワー半導体素子11の下面電極は、パワー半導体素子11の下面の第1配線層12と接合材13を介して接続され、パワー半導体素子11の上面電極14は上面の第2配線層15と接合材13を介して接続される。また、パワー半導体素子11の上面電極14と電気的に接続される第2主端子16は第2配線層15と接合材13を介して接続されると共に、下面の第1配線層12に並置された第3配線層24(スペーサ)と接触して位置決めされている。第1配線層12〜第3配線層24のそれぞれの接合材13とは反対面に絶縁層26を積層し、絶縁層26に放熱層27を積層した。
Description
図1は、本実施形態に係るパワー半導体装置を示す図であり、図1(A)は、判り易くするために、上面の第2配線層15及び封止樹脂22を除いた上面図である。図1(B)は、上面図X―Xの断面図であり、図1(C)は、上面図Y―Yの断面図である。なお、これらの図面及び以下に示す各図面は、その構成部品の寸法を、判り易くするために誇張して記載しており、実際の縮尺寸法とは異なる。
〔工程A:第1配線層とスペーサの準備〕
まず、第1配線層12とスペーサ17を所定の位置に並置する。
この際、第1配線層12とスペーサ17は、治具、接着シート、減圧吸着テーブルなどの図示しない位置決め手段を用いて位置決めしておく。
次に、第1配線層12上の第1主端子18に対応した所定の位置に接合材13及び第1主端子18を配置し、スペーサ17に対応した所定の位置に第2主端子16を載置して、接合材13で接続する。
図3(A)、(B)は、第1の実施形態の部材の位置決めを示す図である。図3(B)は、図3(A)のY−Y断面図である。図3(A)、(B)に示すように、第1配線12、スペーサ17、第1主端子18及び第2主端子16などの部材を下治具101の凹部100で位置決めする。さらに、上治具102でそれぞれの部材を挟持することで上下方向の位置決めもできる。
図4(A)、(B)は、第1の実施形態のガイドピンによる位置決めを示す図である。図4(A)は上面図、(B)は、ガイドピン及び治具の側面図である。図4(A)、(B)に示すように、ガイドピン104を用いて第1配線層12、第1主端子18及び第2主端子16を位置決めする。なお、第1主端子18及び第2主端子16は、同一のリードフレームから分離して形成してもよい。すなわち、図示省略したタイバーを介して第1主端子18及び第2主端子16を一体化したリードフレームを用いることで、位置決め手段を簡略化することができる。なお、タイバーは後に続く工程のいずれかで切除すればよい。
続いて、第1配線層12上のパワー半導体素子11に対応した所定の位置に接合材13及びパワー半導体素子11を配置し、接合材13で接続する。
ここで、接合材13については、工程Bと同様の材料を選択できる。なお、パワー半導体素子11は、治具を用いて位置決めすることができるが、接合材13にはんだペーストや導電性ペーストなど液状の材料を選択した場合は、接合材13の粘性により位置決めすることができる。さらに、工程Bと同じ材料を選択した場合は、本工程と工程Bを同時に行うことができるため、工数を低減できる。
次に、制御端子19を所定の位置に配置して、パワー半導体素子11の制御電極21と制御端子19とをワイヤ配線20を用いたワイヤボンディング法により接続する。
制御端子19の位置は、工程Aと同様に、位置決め手段で位置決めでき、工程A及び/又は工程Bの位置決め手段と組合せることができる。
続いて、パワー半導体素子11及び第2主端子16の上面の所定の位置に接合材13及び第2配線層15を配置し、接合材13で接続する。この接合材13も工程Bや工程Cと同様の材料を選択できる。すなわち、工程B、工程Cと同じ材料を選択した場合は、本工程、工程B及び工程Cを同時に行うことができるため、工数を低減できる。なお、工程Dは、本工程の後に入れ替えればよい。
なお、工程A〜工程Eは適宜順番を入れ替えたり、同時に行っても良く、本実施形態の順番に限定されない。
次に、パワー半導体素子11、第1配線層12、第2配線層15、スペーサ17、第2主端子16、第1主端子18、及び制御端子19は、金型の上型と下型で形成されるキャビティの所定の位置に配置した状態で型締めして、トランスファーモールド法により封止樹脂によって封止する。
なお、第1配線層12、第2配線層15及びスペーサ17の少なくとも一つは、パワー半導体素子11とは反対面の1部又は全部を封止樹脂から露出させ、冷却器やヒートシンクなどの冷却部材と密着させて冷却する。なお、露出面と冷却部材の間には、必要に応じてセラミック、絶縁樹脂シートなどの絶縁材料を適宜介在させる。
また、後述の第4の実施例(図13(C))のように、第1配線層12、第2配線層15の高さを変更してもよい。この場合、図6(C)に示すように、それぞれの突出する厚さ(高さ)を調整することで、パワー半導体素子11、接合材13、第2主端子16、及び第1主端子18のそれぞれの異なる厚さに対応できる。特に第1配線層12、第2配線層15に対して複数の異なるパワー半導体素子11を並列及び/又は直列する場合、各パワー半導体素子11の厚さを統一することが困難であり、0.05mmから0.2mmの間で厚さが個別に設定されるため、この厚さの差異を吸収するのに好適である。また、第1配線層12、第2配線層15間や第1配線層12、第2配線層15と第2主端子16、第1主端子18との間の厚さ方向の絶縁距離を確保できる。
図8(A)および(B)は、本発明によるパワー半導体装置の第2の実施形態を示す図である。図8(A)は第1実施形態の図1(B)に、図8(B)は第1実施形態の図7に対応した断面図を示す。本実施形態と第1の実施形態との違いは、第1配線層12〜第3配線層24のそれぞれの接合材13とは反対面に絶縁層26を積層した点であり、その他の構成は第1の実施形態と同様であるので説明を省略する。
まず、第一の効果として、それぞれの配線層に積層した絶縁層26が封止樹脂22から露出しているため、第1の実施形態のように露出面と冷却部材の間に絶縁材料を介在させる必要がない。
さらに、高熱伝導性セラミックや高熱伝導性樹脂は、第1の実施形態の各配線を接続する工程(すなわち、第1の実施形態の工程Eに相当する)〜樹脂封止の工程(同工程Fに相当する)の間で積層してもよい。
図10(A)(B)は、第3の実施形態のパワー半導体装置を示す図である。図10(A)は、第2の実施形態の図8(A)に対応した断面図、図10(B)は、第2の実施形態の図8(B)に対応した断面図である。本実施形態と第2の実施例との違いは、絶縁層26に放熱層27を積層した点であり、その他の構成は第2の実施形態と同様であるので説明を省略する。
すなわち、第2の実施形態の配線層は、配線層12、15と絶縁層26の熱膨張係数の差によって反りが発生するため、配線層と絶縁層26の熱膨張係数の差を低減するために、例えば、配線層がCu、Alなどの金属の場合は高熱伝導樹脂に低熱膨張な無機フィラーを高充填したり、絶縁層26がセラミックの場合はMo、Wなどの金属や42アロイ、インバーなどの低熱膨張な合金を用いたりする必要があり、材料の制約や構造上の工夫が必要となる。また、熱膨張係数の差が比較的大きい材料を採用して工程管理で反りの影響を低減させることもできるが、工程が煩雑となる虞がある。
次に、第4の実施形態について、図12〜図21を参照して説明する。この第4の実施形態では、作用効果が特に高いブリッジ構成のパワー半導体装置を例に説明する。なお、本実施形態は、第3の実施形態の構成を基本としているが、これに限定されることはなく、第1〜第3の実施形態を組み合わせて実施することができる。
図14に示すように、第2中間側主端子50を正極側主端子32の側面に近接して設ける。また、図15に示すように、第2中間側主端子51を負極側主端子33の側面に近接して設ける。これにより、渦電流効果に加えて対向電流効果により配線インダタンスを低減できる。例えば、上アームIGBT35がオン状態で下アームIGBT37がオフ状態の場合、図14(A)、(B)の実線の矢印(1)、(2)に示すように電流方向が対向する電流が流れる。すなわち、正極側主端子32の側面と第2中間側主端子50の側面とが近接対向し、上アーム側第2配線41の主面と上アーム側第1配線40と主面とが近接対向しており、それぞれに流れる電流によって発生する磁界が相殺され配線インダクタンスを低減する。例えば、上アームIGBT35がオフ状態で下アームIGBT37がオン状態の場合、図15(A)、(B)の実線の矢印(1)、(2)に示すように電流方向が対向する方向に電流が流れ、図14と同様の効果により、配線インダクンスを低減する。なお、中間側主端子34は、上下アームの電気的な接続として機能させるため、配線や電気部品を接続しない。
なお、各アームのIGBTの制御電極は、ワイヤ配線を介したワイヤボンディング法により上アーム制御端子42又は下アーム制御端子46にそれぞれ接続される。
各アームの制御端子は、図16に示すように、各主端子と共にタイバー52を介したリードフレーム53を用いて、各主端子と各配線の接続と同一工程で、接合材(図示せず)を介して上アーム制御端子42又は下アーム制御端子46と接続できる。これにより、位置決め手段の簡略化と工程の短縮ができる。その後タイバー52を切除することで、正極側主端子32、負極側主端子33、中間側主端子34、上アーム制御端子42及び下アーム制御端子46をリードフレーム53からそれぞれ分離して形成することができる。なお、リードフレーム53の所定の位置にある複数の貫通孔54は、各工程での位置決めや搬送のガイド穴として利用できる。
図18(A)、(B)に示すように、上面の絶縁層26の各アームの制御端子の対応した位置に上アーム側第2配線41及び/又は下アーム側第2配線44と絶縁された制御用第3配線60を形成し、各アームの少なくとも一つの制御端子と接合材を介して接続する。これにより、各アームの制御端子の自己発熱による熱、各アームの制御端子に接続される配線や電気部品の発熱のよる熱を上面の絶縁層26を介して冷却することができるため、更に高い冷却性を得ることができる。
図19(A)、(B)に示すように、一部の制御用第3配線60を上アーム側第2配線41又は下アーム側第2配線44と電気的に接続する。これにより、制御用エミッタ(MOSFETの場合は制御用ソース)として利用でき、パワー半導体素子の制御電極の数やワイヤ配線を削減できるため、低コストにパワー半導体装置を提供できる。また、上アーム側第2配線41や下アーム側第2配線44の面積を拡大することができるため、冷却性を飛躍的に向上させることができるため、電力変換装置の小型化・高密度化が有利となる。
以上、本実施形態によれば、第1の実施形態〜第3の実施形態と比較して、小型化、高放熱化に優れ、特に配線の低インダクタンス化に優れたパワー半導体装置を高歩留りに提供できる。
図20(A)、(B)は、第5の実施形態を示す図である。図20(B)は、図20(A)のX―X断面図である。
本実施形態は、図20に示すように、各配線及び/又は各端子61の接合材13が形成される所定の位置に規制部62を形成したことで、接合材13の流出を防止でき、接合材13の厚さばらつきが低減できる。
なお、本実施形態は、他の実施形態と組み合わせて実施することができる。
図21(A)〜(E)は、第6の実施形態を示す図である。
本実施形態は、第4の実施形態の制御電極から制御端子までの接続方法を工夫したものである。なお、その他の構成は第4の実施形態と同様であるので説明を省略する。
図21(A)は、ワイヤ配線をフレキシブルプリント配線板(以下、FPCと称する)70に変更し、パワー半導体素子の制御電極と制御配線71とをFPC70の配線及び接合材72を介して接続した。接合材72としては、例えば、バンプを用いることができ、バンプを制御電極及び制御配線71とFPC70の配線パッド(図示省略)のいずれか一方に予め形成しておき、超音波溶接で接続する。バンプの材質は、はんだ、Ni、Auなどを主体とした金属を電気めっき又は無電解めっきで形成したり、導電性ペースト、はんだペーストなどを印刷で形成したりできる。
なお、FPC70に替えて、絶縁層26の配線上にFPC70の基材に相当する絶縁層を介在させてFPC70の配線に相当する配線を形成してもよく、絶縁層26当該FPC70の配線に相当する配線に第5の実施形態で示した規制部62を用いることで、材料コストや工数を低減できる。
なお、本実施形態は、他の実施形態と組合せて実施することができる。
図22(A)、(B)は、第7の実施形態を示す図である。
本実施形態は、制御端子と主端子の導出方向を変更したパワー半導体装置であり、図22(A)、(B)に具体的な実施形態を示す。なお、図22(A)、(B)は、第4の実施形態を基本としており、図13(A)と同様に、わかりやすくするために封止樹脂、上面の絶縁層26及び上面の接合材を取り除いた上面図であり、変更しない構成については第4の実施形態と同様であるので説明を省略する。なお、本実施形態は、これに限定されることはなく、第1〜第3の実施形態を組み合わせて実施することができる。
なお、図23(A)〜(C)は、第4の実施形態を基本としており、図13(A)と同様に、わかりやすくするために封止樹脂、上面の絶縁層26及び上面の接合材を取り除いた上面図であり、変更しない構成については第4の実施形態と同様であるので説明を省略する。
図23(A)〜(C)に示すように、例えば、中間側主端子34と負極側主端子33をその接合材との接続部から上面及び下面の絶縁層26の間を延在することで、各主端子をパワー半導体装置の1辺に集約できる。このように、主端子の接続部から封止樹脂の導出部(金型で主端子が型締めされる部分)までの距離が長くなっても、本実施形態を採用することで、主端子の位置精度が従来よりも向上するため、型締めの際に各端子に過大な応力が発生せず、接合材の剥離や絶縁層26のセラミックのクラックの発生が防止でき、高歩留りにパワー半導体装置を提供できると共に、パワー半導体装置の内部レイアウトの設計自由度が向上できる。
図24(A)(B)は、第8の実施形態を示す図である。本実施形態ではパワー半導体装置を組み込んだ電力変換装置を示す。
図24(A)は、電力変換装置80の一側面の断面図であり、図24(B)は一側面と直交方向となる他側面のパワー半導体装置81の周辺を示す断面図である。
(1)パワー半導体装置81は、上面電極14および下面電極を有する半導体素子11と、半導体素子11の下面電極に対向して配置され、半導体素子11の下面電極と接合材13を介して接続された第1配線層12と、半導体素子11の上面電極14に対向して配置され、半導体素子11の上面電極14と接合材13を介して接続された第2配線層15と、第1配線層12と接合材13を介して接続された第1主端子18と、第2配線層15と接合材13を介して接続された第2主端子16と、スペーサ17とを備え、スペーサ17は、第1配線層12または第2配線層15と並置され、第1主端子18または第2主端子16が載置されている。これにより、生産工程におけるパワー半導体装置の破損を防ぐことができる。
12 第1配線層
13 接合材
15 第2配線層
16 第2主端子
17 スペーサ
18 第1主端子
19 制御端子
20 ワイヤ配線
22 封止樹脂
24 第3配線層
26 絶縁層
27 放熱層
28 フィン
30 上アーム
31 下アーム
35 上アームIGBT
36 上アームダイオード
37 下アームIGBT
38 下アームダイオード
80 電力変換装置
81 パワー半導体装置
86 上水路
84 下水路
Claims (4)
- 上面電極および下面電極を有する半導体素子と、
前記半導体素子の前記下面電極に対向して配置され、前記半導体素子の前記下面電極と接合材を介して接続された第1配線層と、
前記半導体素子の前記上面電極に対向して配置され、前記半導体素子の前記上面電極と接合材を介して接続された第2配線層と、
前記第1配線層と接合材を介して接続された第1主端子と、
前記第2配線層と接合材を介して接続された第2主端子と、
スペーサとを備え、
前記スペーサは、前記第1配線層または前記第2配線層と並置され、前記第1主端子または前記第2主端子が載置されているパワー半導体装置。 - 請求項1に記載のパワー半導体装置において、
前記スペーサは、前記第1配線層または前記第2配線層と前記第1主端子または前記第2主端子との接合面の反対側の面に接合材を介して接続された第3配線層であるパワー半導体装置。 - 請求項2に記載のパワー半導体装置において、
前記第1配線層および前記第3配線層は、同一のリードフレームから分離されてなるパワー半導体装置。 - 請求項2に記載のパワー半導体装置において、
前記半導体素子の前記下面電極側には、接合材を介して前記第1配線層が、前記半導体素子の前記上面電極側には、接合材を介して前記第2配線層が接続され、
前記第1配線層及び前記第2配線層の前記半導体素子との接合面の反対側には、絶縁層及び放熱層が積層され、
前記第3配線層の前記第1主端子または前記第2主端子との接合面の反対側には、絶縁層及び放熱層が積層されているパワー半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016000327 | 2016-01-05 | ||
JP2016000327 | 2016-01-05 | ||
PCT/JP2016/086291 WO2017119226A1 (ja) | 2016-01-05 | 2016-12-07 | パワー半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2017119226A1 true JPWO2017119226A1 (ja) | 2018-07-05 |
Family
ID=59274573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017560064A Pending JPWO2017119226A1 (ja) | 2016-01-05 | 2016-12-07 | パワー半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11011443B2 (ja) |
JP (1) | JPWO2017119226A1 (ja) |
CN (1) | CN108352380A (ja) |
DE (1) | DE112016005570T5 (ja) |
WO (1) | WO2017119226A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195694A (ja) * | 2017-05-17 | 2018-12-06 | 株式会社Soken | 電力変換器 |
JP6948855B2 (ja) * | 2017-06-30 | 2021-10-13 | 日立Astemo株式会社 | パワー半導体装置及びそれを用いた電力変換装置 |
JP2019067950A (ja) * | 2017-10-02 | 2019-04-25 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7119399B2 (ja) * | 2018-02-06 | 2022-08-17 | 株式会社デンソー | 半導体装置 |
CN110323142B (zh) * | 2018-03-29 | 2021-08-31 | 台达电子工业股份有限公司 | 功率模块及其制造方法 |
CN109530838B (zh) * | 2018-12-13 | 2021-05-04 | 武汉凌云光电科技有限责任公司 | 一种激光焊接功率半导体芯片的方法 |
JP7074046B2 (ja) * | 2018-12-21 | 2022-05-24 | 株式会社デンソー | 半導体装置とその製造方法 |
KR102296270B1 (ko) * | 2019-12-10 | 2021-09-01 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
JP7367507B2 (ja) * | 2019-12-12 | 2023-10-24 | 株式会社プロテリアル | パワーモジュール |
JP7298467B2 (ja) * | 2019-12-17 | 2023-06-27 | 三菱電機株式会社 | 半導体モジュールおよび半導体装置 |
JP7241923B2 (ja) * | 2020-01-08 | 2023-03-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2022080122A1 (ja) * | 2020-10-14 | 2022-04-21 | ローム株式会社 | 半導体モジュール |
JP2022144247A (ja) * | 2021-03-18 | 2022-10-03 | 株式会社デンソー | 半導体モジュール、および、これを用いた電子装置 |
CN117941059A (zh) * | 2021-09-21 | 2024-04-26 | 株式会社电装 | 半导体装置及其制造方法 |
US20230253362A1 (en) * | 2022-02-08 | 2023-08-10 | Semiconductor Components Industries, Llc | High power module package structures |
JP2023122391A (ja) * | 2022-02-22 | 2023-09-01 | 株式会社デンソー | 半導体装置 |
KR20240022790A (ko) * | 2022-08-12 | 2024-02-20 | 주식회사 엘엑스세미콘 | 양면 방열 구조의 반도체 모듈 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064131A (ja) * | 2003-08-08 | 2005-03-10 | Denso Corp | 半導体装置 |
WO2007080785A1 (ja) * | 2006-01-10 | 2007-07-19 | Sanken Electric Co., Ltd. | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 |
WO2012096066A1 (ja) * | 2011-01-11 | 2012-07-19 | カルソニックカンセイ株式会社 | パワー半導体モジュール |
JP2012222159A (ja) * | 2011-04-08 | 2012-11-12 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
JP2015211178A (ja) * | 2014-04-29 | 2015-11-24 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3910383B2 (ja) | 2001-07-17 | 2007-04-25 | 株式会社日立製作所 | パワーモジュールおよびインバータ |
US20090261462A1 (en) * | 2008-04-16 | 2009-10-22 | Jocel Gomez | Semiconductor package with stacked die assembly |
US8810014B2 (en) * | 2012-10-30 | 2014-08-19 | Samsung Electro-Mechanics, Co., Ltd. | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame |
-
2016
- 2016-12-07 DE DE112016005570.6T patent/DE112016005570T5/de active Pending
- 2016-12-07 WO PCT/JP2016/086291 patent/WO2017119226A1/ja active Application Filing
- 2016-12-07 CN CN201680063850.3A patent/CN108352380A/zh active Pending
- 2016-12-07 US US16/066,843 patent/US11011443B2/en active Active
- 2016-12-07 JP JP2017560064A patent/JPWO2017119226A1/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064131A (ja) * | 2003-08-08 | 2005-03-10 | Denso Corp | 半導体装置 |
WO2007080785A1 (ja) * | 2006-01-10 | 2007-07-19 | Sanken Electric Co., Ltd. | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 |
WO2012096066A1 (ja) * | 2011-01-11 | 2012-07-19 | カルソニックカンセイ株式会社 | パワー半導体モジュール |
JP2012222159A (ja) * | 2011-04-08 | 2012-11-12 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
JP2015211178A (ja) * | 2014-04-29 | 2015-11-24 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108352380A (zh) | 2018-07-31 |
US20190006255A1 (en) | 2019-01-03 |
US11011443B2 (en) | 2021-05-18 |
DE112016005570T5 (de) | 2018-10-25 |
WO2017119226A1 (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017119226A1 (ja) | パワー半導体装置 | |
JP6300978B2 (ja) | 電力用半導体モジュール | |
JP4438489B2 (ja) | 半導体装置 | |
JP4635564B2 (ja) | 半導体装置 | |
JP4613077B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
WO2015049944A1 (ja) | 半導体モジュール | |
CN108735692B (zh) | 半导体装置 | |
WO2013018343A1 (ja) | 半導体モジュール及びそれを搭載したインバータ | |
JP5217884B2 (ja) | 半導体装置 | |
JP2009117428A (ja) | パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法 | |
JP2008124430A (ja) | パワー半導体モジュール | |
US20160190033A1 (en) | Semiconductor module unit and semiconductor module | |
JP2016066700A (ja) | パワー半導体モジュール | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
WO2023221970A1 (zh) | 功率模块、电源***、车辆及光伏*** | |
JP2011216564A (ja) | パワーモジュール及びその製造方法 | |
TW201513301A (zh) | 功率模組 | |
JPWO2017168756A1 (ja) | 半導体装置 | |
JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
JP5217015B2 (ja) | 電力変換装置及びその製造方法 | |
JP4935783B2 (ja) | 半導体装置および複合半導体装置 | |
JP2017220609A (ja) | 半導体モジュール | |
JP2019106422A (ja) | パワーモジュール用基板およびパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191210 |