JP7241923B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7241923B2
JP7241923B2 JP2021569645A JP2021569645A JP7241923B2 JP 7241923 B2 JP7241923 B2 JP 7241923B2 JP 2021569645 A JP2021569645 A JP 2021569645A JP 2021569645 A JP2021569645 A JP 2021569645A JP 7241923 B2 JP7241923 B2 JP 7241923B2
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
resin
pin fins
rib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021569645A
Other languages
English (en)
Other versions
JPWO2021140586A1 (ja
Inventor
信義 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021140586A1 publication Critical patent/JPWO2021140586A1/ja
Application granted granted Critical
Publication of JP7241923B2 publication Critical patent/JP7241923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置およびその製造方法に関するものである。
電力を制御する半導体装置において、放熱用のピンフィンを有するベース板を備えたものがある。この半導体装置では、ピンフィンがパッケージから下方に突出しているため、半導体装置の組立などの際に、作業者が作業ミスでピンフィンを作業台に接触させて変形させるという問題があった。
特にピンフィンの材質はアルミニウムであるため、接触によって容易に変形しやすい。ピンフィンが変形すると放熱性の低下、冷媒流路の目詰まり、および冷媒の液漏れなどに繋がる恐れがあるため、ピンフィンが変形したものは形状不良となり製品として出荷することができない。
例えば特許文献１には、冷却器と冷却対象の複数の半導体モジュールが一体化された半導体装置において、複数の半導体モジュールが有する複数のフィンが冷却器本体に収容され、冷却器本体により複数のフィンを保護する構造が開示されている。
特開２０１８－６３９９９号公報
しかしながら、特許文献１に記載の技術では、冷却機に組み付けられる前の半導体モジュールでは、複数のフィンがオーバーモールド部から下方に突出しているため、作業者が作業ミスで複数のフィンを作業台に接触させて変形させるという問題を解消することはできなかった。
そこで、本開示は、半導体装置の組立などの際に、ピンフィンの接触による変形を抑制可能な技術を提供することを目的とする。
本開示に係る半導体装置は、下面に複数のピンフィンを有するベース板と、前記ベース板の上側に搭載された半導体素子と、少なくとも前記半導体素子の側面を覆う樹脂部材とを備え、前記樹脂部材は前記ベース板の側面を覆うリブを有し、前記リブの下端は、複数の前記ピンフィンの下端よりも下方に位置し、前記樹脂部材は、さらに前記半導体素子を封止するモールド樹脂である。
本開示によれば、複数のピンフィンはリブから下方に突出しないため、半導体装置の組立などの際に、ピンフィンの接触による変形を抑制することができる。
この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 はんだ付け工程を示す断面図である。 ワイヤボンド工程を示す断面図である。 下治具嵌合工程を示す断面図である。 樹脂モールド工程を示す断面図である。 下治具離型工程を示す断面図である。 リードカットおよび端子曲げ工程を示す断面図である。 実施の形態１の変形例１における樹脂モールド工程を示す断面図である。 実施の形態１の変形例２における樹脂モールド工程を示す断面図である。 実施の形態１の変形例３におけるリードカットおよび端子曲げ工程を示す断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置において冷媒ジャケットを組み付ける前の状態を示す底面図である。 実施の形態３に係る半導体装置が備える冷媒ジャケットの平面図である。 実施の形態４に係る半導体装置において冷媒ジャケットを組み付ける前の状態を示す断面図である。 実施の形態５に係る半導体装置において冷媒ジャケットを組み付ける前の状態を示す断面図である。 実施の形態５に係る半導体装置の断面図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の断面図である。
図１に示すように、半導体装置１００はトランスファーモールド型であり、ベース板１、絶縁シート３、ヒートスプレッダ４、フレーム５、２つの半導体素子６、およびモールド樹脂８を備えている。
ベース板１は、平面視にて矩形状のアルミニウム板であり、ベース板１の下面から下方に突出する放熱用の複数のピンフィン２を備えている。複数のピンフィン２はアルミニウム製であり、ベース板１と一体に形成されている。
ヒートスプレッダ４は、絶縁シート３を介してベース板１の上面に配置されている。２つの半導体素子６はヒートスプレッダ４の上面にはんだ６ａを介して搭載されている。なお、半導体素子６の個数は２つに限定されることなく、１つまたは３つ以上であってもよい。
フレーム５は、半導体素子６の電極にはんだ６ｂを介して接続されたり、ワイヤ７を介して接続されている。
モールド樹脂８は、少なくとも半導体素子６の側面を覆う樹脂部材である。具体的には、モールド樹脂８は、例えばエポキシ樹脂で構成されており、絶縁シート３、ヒートスプレッダ４、フレーム５の一部、および半導体素子６を封止している。モールド樹脂８は、ベース板１の側面を覆うリブ９を備えている。リブ９は、エポキシ樹脂で構成され、モールド樹脂８と一体に形成されている。またリブ９は、複数のピンフィン２の側面を囲むように、モールド樹脂８の外周部の全周に渡って下方に突出するように形成されている。リブ９の下端は、複数のピンフィン２の下端よりも下方に位置している。すなわち、複数のピンフィン２はリブ９の下端から突出しないため、作業者が作業ミスで複数のピンフィン２を作業台に接触させることを抑制することが可能となる。
次に、図２～図８を用いて、半導体装置１００の製造方法について説明する。図２は、実施の形態１に係る半導体装置１００の製造方法を示すフローチャートである。図３は、はんだ付け工程を示す断面図である。図４は、ワイヤボンド工程を示す断面図である。図５は、下治具嵌合工程を示す断面図である。図６は、樹脂モールド工程を示す断面図である。図７は、下治具離型工程を示す断面図である。図８は、リードカットおよび端子曲げ工程を示す断面図である。
最初に、図２と図３に示すように、はんだ付け工程（ステップＳ１）では半導体素子６がヒートスプレッダ４の上面に配置された後、ヒートスプレッダ４およびフレーム５にはんだで接合される。
次に、図２と図４に示すように、ワイヤボンド工程（ステップＳ２）ではフレーム５と半導体素子６がワイヤボンドにて配線される。
次に、図２と図５に示すように、下治具嵌合工程（ステップＳ３）では、モールド金型内において、複数のピンフィン２に下治具５０が嵌合された後、ベース板１の上面に絶縁シート３を介してヒートスプレッダ４が搭載され組立体が形成される。下治具５０の下面は平面であり、複数のピンフィン２に下治具５０が嵌合された状態で、組立体の底面は平坦である。
次に、図２と図６に示すように、樹脂モールド工程（ステップＳ４）では、組立体がモールド成形され、エポキシ樹脂でモールド封止される。
次に、図２と図７に示すように、下治具離型工程（ステップＳ５）では、モールド成形された組立体から下治具５０が取り外される。
次に、図２と図８に示すように、リードカットおよび端子曲げ工程（ステップＳ６）では、フレーム５のカットと端子曲げが行われる。
ここで、はんだ付け工程が、ヒートスプレッダ４の上面に半導体素子６を搭載する工程（ａ）に相当する。下治具嵌合工程が、モールド金型内において、複数のピンフィン２に下治具５０を嵌合させた後、ベース板１の上面に絶縁シート３を介してヒートスプレッダ４を搭載し組立体を形成する工程（ｂ）に相当する。樹脂モールド工程が、組立体をモールド成形する工程（ｃ）に相当する。さらに、下治具離型工程が、モールド成形された組立体から下治具５０を取り外す工程（ｄ）に相当する。
以上のように、実施の形態１に係る半導体装置１００は、下面に複数のピンフィン２を有するベース板１と、ベース板１の上側に搭載された半導体素子６と、少なくとも半導体素子６の側面を覆う樹脂部材とを備え、樹脂部材はベース板１の側面を覆うリブ９を有し、リブ９の下端は、複数のピンフィン２の下端よりも下方に位置するものである。ここで、樹脂部材は、さらに半導体素子６を封止するモールド樹脂８である。
したがって、複数のピンフィン２はリブ９から下方に突出しないため、半導体装置１００の組立などの際に、ピンフィン２の接触による変形を抑制することができる。
また、半導体装置１００の製造方法は、ヒートスプレッダ４の上面に半導体素子６を搭載する工程（ａ）と、モールド金型内において、複数のピンフィン２に下治具５０を嵌合させた後、ベース板１の上面に絶縁シート３を介してヒートスプレッダ４を搭載し組立体を形成する工程（ｂ）と、組立体をモールド成形する工程（ｃ）と、モールド成形された組立体から下治具５０を取り外す工程（ｄ）とを備えている。
モールド成形時の組立体の底面が平坦になるため、成形時の圧力が絶縁シート３の面内に均一にかかり、硬化反応が均等に進むことで、半導体装置１００において品質が向上し絶縁不良の発生を抑制できる。
ここで、下治具５０はモールド金型に設けられていてもよい。すなわち、下治具５０はモールド金型の一部であってもよい。この場合、組立体の部品点数を減らすことができるため、組立体の組立性が向上する。
＜実施の形態１の変形例＞
次に、実施の形態１の変形例について説明する。図９は、実施の形態１の変形例１における樹脂モールド工程を示す断面図である。図１０は、実施の形態１の変形例２における樹脂モールド工程を示す断面図である。図１１は、実施の形態１の変形例３におけるリードカットおよび端子曲げ工程を示す断面図である。
図９に示すように、下治具５０の下面から下方に突出する突起５１が形成されていてもよい。突起５１は、下治具５０の下面における外周部の全周に渡って形成されている。これにより、下治具離型工程において、作業者は突起５１を掴んでモールド成形された組立体から下治具５０を容易に取り外すことができる。
また、図１０に示すように、樹脂モールド工程において、リブ９の下端部における下治具５０と対向する箇所に窪み９ａが形成されてもよい。窪み９ａは、リブ９の全周に渡って形成されている。下治具５０を離型する際に、誤って斜め方向に下治具が引っ張られた場合、半導体装置１００における下治具５０が嵌合する箇所に対して横方向に力がかかるため、樹脂製のリブ９の下端部における下治具５０と対向する箇所が欠ける恐れがある。リブ９の下端部における下治具５０と対向する箇所に窪み９ａが形成されている場合、当該箇所に樹脂が存在しないため、当該箇所において樹脂が欠けることを抑制できる。
また、図１１に示すように、リブ９における下治具５０が接触する箇所に鏡面９ｂが形成されていてもよい。具体的には、半導体装置１００の製造方法は、樹脂モールド工程と下治具離型工程との間に、リブ９における下治具５０が接触する箇所に鏡面仕上げを施す工程をさらに備えていてもよい。これにより、モールド成形された組立体に対する下治具５０の離型性を向上させることができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００Ａについて説明する。図１２は、実施の形態２に係る半導体装置１００Ａの断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１２に示すように、実施の形態２では、少なくとも半導体素子６の側面を覆う樹脂部材は樹脂ケース１０であり、半導体装置１００Ａは、樹脂ケース１０内に充填され、半導体素子６を封止する封止樹脂１２をさらに備えている。封止樹脂１２は、シリコーンゲルで構成されている。また、半導体装置１００Ａは、絶縁シート３に代えてセラミック板１３を備えている。以下、樹脂ケース１０を備える半導体装置１００Ａをケース型の半導体装置１００Ａともいう。
樹脂ケース１０は、例えばエポキシ樹脂で構成され、ベース板１の側面を覆うリブ１１を備えている。リブ１１は、エポキシ樹脂で構成され、樹脂ケース１０と一体に形成されている。またリブ１１は、複数のピンフィン２の側面を囲むように、樹脂ケース１０の外周部の全周に渡って下方に突出するように形成されている。リブ１１の下端は、複数のピンフィン２の下端よりも下方に位置している。すなわち、複数のピンフィン２はリブ１１の下端から突出しないため、作業者が作業ミスで複数のピンフィン２を作業台に接触させることを抑制することが可能となる。
以上のように、実施の形態２に係る半導体装置１００Ａでは、樹脂部材は樹脂ケース１０であり、半導体装置１００Ａは、樹脂ケース１０内に充填され、半導体素子６を封止する封止樹脂１２をさらに備えている。
トランスファーモールド型の半導体装置１００はサイズが小さい半導体装置に適し、ケース型の半導体装置１００Ａはサイズが大きい半導体装置に適している。そのため、大きなサイズの半導体装置においても、複数のピンフィン２はリブ９から下方に突出しないため、半導体装置１００Ａの組立などの際に、ピンフィン２の接触による変形を抑制することができる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１００Ｂについて説明する。図１３は、実施の形態３に係る半導体装置１００Ｂの断面図である。図１４は、実施の形態３に係る半導体装置１００Ｂにおいて冷媒ジャケット２０を組み付ける前の状態を示す底面図である。図１５は、実施の形態３に係る半導体装置１００Ｂが備える冷媒ジャケット２０の平面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１３～図１５に示すように、実施の形態３では、半導体装置１００Ｂは、実施の形態１に係る半導体装置１００に対して冷媒ジャケット２０をさらに備えている。すなわち、半導体装置１００Ｂは、トランスファーモールド型であり、ベース板１、絶縁シート３、ヒートスプレッダ４、フレーム５、２つの半導体素子６、モールド樹脂８、および冷媒ジャケット２０を備えている。
図１３と図１５に示すように、冷媒ジャケット２０は、平面視にて矩形状であり、リブ９および複数のピンフィン２の下端に固定され、ベース板１との間に冷媒である冷却水の流路２３を形成している。冷媒ジャケット２０は、断面視にてＴ字状の中板２１と、断面視にて凹状の本体部２２を備えている。中板２１は、本体部２２における凹んだ部分に形成されており、本体部２２は、冷媒ジャケット２０の外周部、すなわち、中板２１よりも外周側に形成されている。中板２１の上面は、本体部２２よりも上方に位置しているため、複数のピンフィン２の下端と当接し、本体部２２の上面は、リブ９の下端と当接している。
また、本体部２２の上面における内周部には、Ｏリング２４が収容される溝部２２ａが全周に渡って形成されている。溝部２２ａに矩形枠状のＯリング２４が収容されている。モールド樹脂８の上面には、冷媒ジャケット２０に対してモールド樹脂８およびベース板１を下方に押さえる押さえ板３０が配置されている。
以上のように、実施の形態３に係る半導体装置１００Ｂは、リブ９および複数のピンフィン２の下端に固定され、ベース板１との間に冷却水の流路２３を形成する冷媒ジャケット２０をさらに備え、冷媒ジャケット２０は、ピンフィン２の下端と当接する中板２１と、中板２１よりも外周側に形成されかつリブ９の下端と当接する本体部２２とを備え、中板２１の上面は、本体部２２よりも上方に位置している。
ピンフィン２よりも下方に突出するリブ９が形成されたことで、モールド樹脂８の側面から外部に出ているフレーム５と冷媒ジャケット２０との距離を長くすることができるため、フレーム５と冷媒ジャケット２０との間の絶縁に対する必要な沿面距離および空間距離を確保することができる。
また、複数のピンフィン２の下端と中板２１が当接しベース板１と中板２１が近接することで、ベース板１と中板２１との間を流れる冷却水の流速が速くなるため、半導体装置１００Ｂの放熱性が向上する。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置について説明する。図１６は、実施の形態４に係る半導体装置において冷媒ジャケット２０を組み付ける前の状態を示す断面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１６に示すように、実施の形態４では、リブ９の内周面、およびベース板１と樹脂部材としてのモールド樹脂８との境界に樹脂コーティング部２５が形成されている。
モールド樹脂８などの樹脂は吸湿しやすい材質であるため、実施の形態４に係る半導体装置において、冷却水と接触する箇所である、リブ９の内周面、およびベース板１とモールド樹脂８との境界に樹脂コーティング部２５が形成されることで、当該箇所での吸湿を抑制することが可能となる。
以上のように、実施の形態４に係る半導体装置では、リブ９の内周面、およびベース板１とモールド樹脂８との境界に樹脂コーティング部２５が形成されているため、当該箇所での吸湿を抑制し、かつ、モールド樹脂８の内部への冷却水の浸入を遮断することで、半導体装置が絶縁不良となることを抑制できる。
＜実施の形態５＞
次に、実施の形態５に係る半導体装置１００Ｃについて説明する。図１７は、実施の形態５に係る半導体装置１００Ｃにおいて冷媒ジャケット２０を組み付ける前の状態を示す断面図である。図１８は、実施の形態５に係る半導体装置１００Ｃの断面図である。なお、実施の形態５において、実施の形態１～４で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態３では、冷媒ジャケット２０にＯリング２４が収容される溝部２２ａが形成されていたが、図１７と図１８に示すように、実施の形態５では、リブ９の下端部に、Ｏリング２４が収容される溝部９ｃが形成されている。溝部９ｃはリブ９の下端部の全周に渡って形成されており、溝部９ｃに矩形枠状のＯリング２４が収容されている。
以上のように、実施の形態５に係る半導体装置１００Ｃでは、リブ９の下端部に、Ｏリング２４が収容される溝部９ｃが形成されている。したがって、樹脂モールド工程において溝部９ｃを形成することができるため、冷媒ジャケット２０に溝部２２ａを形成した場合と比較して、溝加工に関する工数を削減することができる。これと同様に、冷媒ジャケット２０に溝部２２ａを形成する必要がないため、冷媒ジャケット２０を製作する際の金属加工に関する工数を削減することができる。
＜その他の変形例＞
実施の形態３～５では、トランスファーモールド型の半導体装置が冷媒ジャケット２０を備える場合について説明したが、これに限定されることなく、ケース型の半導体装置が冷媒ジャケット２０を備えていてもよい。この場合も、実施の形態３～５の場合と同様の効果が得られる。
この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この開示がそれに限定されるものではない。例示されていない無数の変形例が、この開示の範囲から外れることなく想定され得るものと解される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ベース板、２ ピンフィン、３ 絶縁シート、４ ヒートスプレッダ、６ 半導体素子、８ モールド樹脂、９ リブ、９ａ 窪み、９ｃ 溝部、１０ 樹脂ケース、１２ 封止樹脂、２０ 冷媒ジャケット、２１ 中板、２２ 本体部、２４ Ｏリング、２５ 樹脂コーティング部、５０ 下治具、５１ 突起、１００，１００Ａ，１００Ｂ，１００Ｃ 半導体装置。

Claims (10)

  1. 下面に複数のピンフィンを有するベース板と、
    前記ベース板の上側に搭載された半導体素子と、
    少なくとも前記半導体素子の側面を覆う樹脂部材と、を備え、
    前記樹脂部材は前記ベース板の側面を覆うリブを有し、
    前記リブの下端は、複数の前記ピンフィンの下端よりも下方に位置し、
    前記樹脂部材は、さらに前記半導体素子を封止するモールド樹脂である、半導体装置。
  2. 前記樹脂部材は樹脂ケースであり、
    前記半導体装置は、前記樹脂ケース内に充填され、前記半導体素子を封止する封止樹脂をさらに備えた、請求項１に記載の半導体装置。
  3. 下面に複数のピンフィンを有するベース板と、
    前記ベース板の上側に搭載された半導体素子と、
    少なくとも前記半導体素子の側面を覆う樹脂部材と、を備え、
    前記樹脂部材は前記ベース板の側面を覆うリブを有し、
    前記リブの下端は、複数の前記ピンフィンの下端よりも下方に位置し、
    前記リブおよび複数の前記ピンフィンの下端に固定され、前記ベース板との間に冷媒の流路を形成する冷媒ジャケットをさらに備え、
    前記冷媒ジャケットは、前記ピンフィンの下端と当接する中板と、前記中板よりも外周側に形成されかつ前記リブの下端と当接する本体部とを備え、
    前記中板の上面は、前記本体部よりも上方に位置する、半導体装置。
  4. 前記リブの内周面、および前記ベース板と前記樹脂部材との境界に樹脂コーティング部が形成された、請求項３に記載の半導体装置。
  5. 前記リブの下端部に、Ｏリングが収容される溝部が形成された、請求項３または請求項４に記載の半導体装置。
  6. 請求項１に記載の半導体装置を製造する製造方法であって、
    （ａ）ヒートスプレッダの上面に前記半導体素子を搭載する工程と、
    （ｂ）モールド金型内において、複数の前記ピンフィンに下治具を嵌合させた後、前記ベース板の上面に絶縁シートを介して前記ヒートスプレッダを搭載し組立体を形成する工程と、
    （ｃ）前記組立体をモールド成形する工程と、
    （ｄ）モールド成形された前記組立体から前記下治具を取り外す工程と、
    を備えた、半導体装置の製造方法。
  7. 前記下治具は、前記モールド金型に設けられた、請求項６に記載の半導体装置の製造方法。
  8. 前記下治具の下面から下方に突出する突起が形成された、請求項６または請求項７に記載の半導体装置の製造方法。
  9. 前記工程（ｃ）において、前記リブの下端部における前記下治具と対向する箇所に窪みが形成された、請求項６から請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. （ｅ）前記工程（ｃ）と前記工程（ｄ）との間に、前記リブにおける前記下治具が接触する箇所に鏡面仕上げを施す工程をさらに備えた、請求項６から請求項９のいずれか１項に記載の半導体装置の製造方法。
JP2021569645A 2020-01-08 2020-01-08 半導体装置および半導体装置の製造方法 Active JP7241923B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000274 WO2021140586A1 (ja) 2020-01-08 2020-01-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021140586A1 JPWO2021140586A1 (ja) 2021-07-15
JP7241923B2 true JP7241923B2 (ja) 2023-03-17

Family

ID=76788856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021569645A Active JP7241923B2 (ja) 2020-01-08 2020-01-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220392822A1 (ja)
JP (1) JP7241923B2 (ja)
CN (1) CN114902400A (ja)
DE (1) DE112020006455T5 (ja)
WO (1) WO2021140586A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022122522A1 (de) 2022-09-06 2024-03-07 Audi Aktiengesellschaft Leistungselektronikeinheit für ein Kraftfahrzeug sowie Kraftfahrzeug
WO2024090193A1 (ja) * 2022-10-24 2024-05-02 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164763A (ja) 2011-02-04 2012-08-30 Toyota Motor Corp ヒートシンク付き半導体パッケージの製造方法及び当該ヒートシンク
JP2013012663A (ja) 2011-06-30 2013-01-17 Ngk Spark Plug Co Ltd 放熱部品及び半導体モジュール装置
WO2014020807A1 (ja) 2012-08-03 2014-02-06 富士電機株式会社 冷却構造体及び電力変換装置
WO2017033295A1 (ja) 2015-08-26 2017-03-02 日立オートモティブシステムズ株式会社 構造体
WO2017119226A1 (ja) 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体装置
WO2017175612A1 (ja) 2016-04-04 2017-10-12 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP2018063999A (ja) 2016-10-11 2018-04-19 トヨタ自動車株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098209A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体装置およびモールド金型
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH10112519A (ja) * 1996-10-08 1998-04-28 Nippon Motorola Ltd 熱放散手段を有する集積回路装置及びその製造方法
US10128164B2 (en) * 2014-10-29 2018-11-13 Hitachi Automotive Systems, Ltd. Electronic device and method of manufacturing the electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164763A (ja) 2011-02-04 2012-08-30 Toyota Motor Corp ヒートシンク付き半導体パッケージの製造方法及び当該ヒートシンク
JP2013012663A (ja) 2011-06-30 2013-01-17 Ngk Spark Plug Co Ltd 放熱部品及び半導体モジュール装置
WO2014020807A1 (ja) 2012-08-03 2014-02-06 富士電機株式会社 冷却構造体及び電力変換装置
WO2017033295A1 (ja) 2015-08-26 2017-03-02 日立オートモティブシステムズ株式会社 構造体
WO2017119226A1 (ja) 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体装置
WO2017175612A1 (ja) 2016-04-04 2017-10-12 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP2018063999A (ja) 2016-10-11 2018-04-19 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021140586A1 (ja) 2021-07-15
US20220392822A1 (en) 2022-12-08
CN114902400A (zh) 2022-08-12
DE112020006455T5 (de) 2022-10-27
WO2021140586A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US7405107B2 (en) Semiconductor device, method and apparatus for fabricating the same
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
US8530281B2 (en) Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip
JP5936679B2 (ja) 半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JP5642022B2 (ja) 半導体装置および半導体装置の製造方法
US20110316142A1 (en) Semiconductor module with resin-molded package of heat spreader and power semiconductor chip
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JP7241923B2 (ja) 半導体装置および半導体装置の製造方法
JP5328645B2 (ja) 電力用半導体モジュール
CN101015054A (zh) 用于封装集成电路晶片的封装和方法
WO2018055667A1 (ja) 半導体装置
JPH11150216A (ja) 樹脂封止型半導体部品及びその製造方法
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JPH05304226A (ja) 半導体装置の製造方法および製造装置
US9196566B2 (en) Semiconductor device and semiconductor device fabrication method
TW201939624A (zh) 半導體裝置及其製造方法
US7453146B2 (en) High power MCM package with improved planarity and heat dissipation
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
WO2021001924A1 (ja) パワーモジュールおよびその製造方法
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150