JPWO2015198597A1 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JPWO2015198597A1 JPWO2015198597A1 JP2016529080A JP2016529080A JPWO2015198597A1 JP WO2015198597 A1 JPWO2015198597 A1 JP WO2015198597A1 JP 2016529080 A JP2016529080 A JP 2016529080A JP 2016529080 A JP2016529080 A JP 2016529080A JP WO2015198597 A1 JPWO2015198597 A1 JP WO2015198597A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display device
- pixels
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本開示に係る有機EL表示装置(1)は、複数の画素(4)を有し、当該複数の画素(4)の各々は、供給された画素電流ipixに応じて発光する有機EL素子(9)と、有機EL素子(9)に画素電流ipixを供給する駆動トランジスタ(Qd)と、駆動トランジスタ(Qd)のゲート−ソース間に接続された保持容量(Cs)とを有する。ここで、当該有機EL表示装置(1)は、複数の画素(4)の一部では、有機EL素子(9)を発光させ、他の一部では、保持容量の電圧を駆動トランジスタ(Qd)の閾値電圧になるように変化させている表示状態において、他の一部の画素(4)の駆動トランジスタ(Qd)のドレイン電圧を、一部の画素(4)の当該ドレイン電圧と独立に印加する制御部(3)を備える。
Description
本発明は、複数の画素を有する表示装置及びその駆動方法に関する。
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス(EL)素子を用いた表示装置が知られている。この自発光する有機EL素子を用いた有機EL表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
例えば、特許文献1には、アクティブマトリクス型の表示装置における電源線を改善して、画素の高精細化を図る構成が開示されている。
しかしながら、このような駆動トランジスタの閾値電圧を補償して発光する表示装置では、表示ムラが発生する場合がある。つまり、表示均一性が低下する場合がある。
そこで、本開示は、表示均一性の低下を抑制できる表示装置及びその駆動方法を提供する。
本開示に係る表示装置の一態様は、複数の画素を有する表示装置であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、表示装置は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する制御部を備える。
本開示における表示装置等によれば、表示均一性の低下を抑制できる。
以下、本開示に係る表示装置及びその駆動方法の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。また、以下では、本開示に係る表示装置の一態様として、発光素子として有機EL素子を用いた有機EL表示装置について説明する。
(実施の形態)
以下、本実施の形態に係る有機EL表示装置について、具体的に説明する。
以下、本実施の形態に係る有機EL表示装置について、具体的に説明する。
[1.有機EL表示装置の構成]
まず、本実施の形態に係る有機EL表示装置の構成について、図1及び図2を用いて説明する。図1は、本実施の形態に係る有機EL表示装置の概要構成を示すブロック図である。図2は、本実施の形態に係る有機EL表示装置における画素の回路構成を示す回路図である。
まず、本実施の形態に係る有機EL表示装置の構成について、図1及び図2を用いて説明する。図1は、本実施の形態に係る有機EL表示装置の概要構成を示すブロック図である。図2は、本実施の形態に係る有機EL表示装置における画素の回路構成を示す回路図である。
図1に示す有機EL表示装置1は、表示領域2と制御部3とを備え、表示領域2には後述する画素4が行列状に配置されている。制御部3は、表示領域2に配置された複数の画素4に対する種々の制御を行い、タイミング制御回路5と、走査線駆動回路6と、信号線駆動回路7と、電圧制御回路8とを備える。なお、以下、同一の走査線に対応して配置された複数の画素4を、適宜、「表示ライン」と記載する。
タイミング制御回路5は、例えば、走査線駆動回路6と信号線駆動回路7との同期、及び、1フレーム毎の有機EL表示装置1の動作のタイミング制御等を行う。
走査線駆動回路6は、タイミング制御回路5からの制御信号に基づいて、表示領域2の走査線を駆動する。具体的には、走査線駆動回路6は、垂直同期信号及び水平同期信号に基づいて、各画素4に、SCAN信号、ENABLE信号、RESET1信号〜RESET3信号を、少なくとも表示ライン単位で出力する。これらの信号は、図2に示す画素例では、SCAN線61、ENABLE線62、RESET線63〜65に出力され、接続先のトランジスタ(スイッチ)のオンおよびオフを制御するために用いられる。
信号線駆動回路7は、タイミング制御回路5からの制御信号に基づいて、表示領域2の信号線(図2ではDATA線71)を駆動する。より具体的には、信号線駆動回路7は、映像信号および水平同期信号に基づいて、各画素4に、当該画素4の輝度を示す信号電圧DATAを出力する。この信号電圧DATAは、図2に示すDATA線71に出力され、接続先の画素4の輝度を指示するために用いられる。
電圧制御回路8は、表示領域2に各種電源電圧を供給する。各種電源電圧とは、図2に示す画素例では、VDD1(正電源電圧)、VDD2(正電源電圧)、VSS(負電源電圧)、VREF、VRSTであり、それぞれ電源線を介して各画素4に供給される。ここで正電源電圧、負電源電圧とは、電源電圧がGNDに対しての電圧値の高低を示しているのではなく、正電源電圧>負電源電圧のみを示していることに注意されたい。
なお、有機EL表示装置1は、例えば、図示しないが、CPU(Central Processing Unit)、制御プログラムを格納したROM(Read Only Memory)などの記憶媒体、RAM(Random Access Memory)などの作業用メモリ、および通信回路を有するとしてもよい。例えば、信号電圧DATAは、例えば、CPUが制御プログラムを実行することにより生成されてもよい。
[2.画素の回路構成]
次に、図2に示す画素4の回路構成について、説明する。
次に、図2に示す画素4の回路構成について、説明する。
画素4は、供給された電流に応じて発光する有機EL素子9と、有機EL素子9に電流(画素電流)を供給する駆動トランジスタQdと、駆動トランジスタQdのゲート−ソース間に接続された保持容量Csとを有し、DATA線71を介して供給された信号電圧DATAに応じた輝度で当該有機EL素子9が発光する。また、当該画素4は、さらに、駆動トランジスタQdと、トランジスタQscanと、トランジスタQrefと、トランジスタQrstと、トランジスタQenb(第1スイッチ)と、トランジスタQdet(第2スイッチ)とを備えている。また、当該画素4には、SCAN線61と、ENABLE線62と、RESET線63と、RESET線64と、RESET線65(制御線)と、DATA線71とが接続され、さらに各種電源線として、VREF線83と、第1VDD線81(第1電源線)と、VSS線82(共通配線)と、VRST線84と、第2VDD線85(第2電源線)とが接続されている。
ここで、VREF線83は、駆動トランジスタQdの閾値電圧を検出するための基準となる基準電圧VREF(例えば、3V)を供給するための電源線である。第1VDD線81は、正電源電圧VDD1(例えば、20V)が供給され、有機EL素子9を発光させる電流(画素電流)を供給するための電源線である。VSS線82は、負電源電圧VSS(例えば、0V)が供給され、有機EL素子9のカソード92に接続された電源線である。VRST線84は、電圧VRST(例えば、−5V)が供給され、有機EL素子9および保持容量Csの電圧をリセットするための電源線である。第2VDD線85は、正電源電圧VDD2(例えば、20Vもしくは10V)が供給され、駆動トランジスタQdの閾値電圧を検出するための電流(閾値検出電流)を供給するための電源線である。
つまり、本実施の形態に係る有機EL表示装置1は、複数の画素4に対して正電源電圧を供給するための電源線として、第1VDD線81及び第2VDD線85を有する。
ここで、第1VDD線81及び第2VDD線85の各々は、表示領域2において、例えば、各表示ラインに対応するように画素列の並び方向(行方向)に延設されている。つまり、表示領域2に配置された複数の第1VDD線81は、当該表示領域2において離間して配置されている。同様に、表示領域2に配置された複数の第2VDD線85は、当該表示領域2において離間して配置されている。また、表示領域2に配置された複数の第1VDD線81及び複数の第2VDD線85は、互いに平行に配置されている。ただし、これら第1VDD線81及び第2VDD線85の表示領域2外での配置は不問である。例えば、表示領域2に配置された複数の第1VDD線81は、当該表示領域2の外で互いに接続されていてもよいし、表示領域2の外で離間して配置されていてもよい。また、表示領域2に配置された複数の第2VDD線85についても、同様である。
なお、表示領域2において、複数の第1VDD線81は、メッシュ状に構成されていてもよい。
また、第1VDD線81の電圧VDD1、及び、第2VDD線85の電圧VDD2は、駆動トランジスタQdのゲートの最大電圧をVgpeak、駆動トランジスタQdの閾値電圧をVthとすると、駆動トランジスタQdは飽和領域動作させるために、以下のように設定されている。
VDD1>Vgpeak−Vth
VDD2>VREF−Vth
VDD2>VREF−Vth
すなわち、Vgpeak>VREFよりVDD1>VDD2として設定することが可能である。
これにより、第1VDD線81は、後述する発光動作において、電流(画素電流)を供給することができる。また、第2VDD線85は、後述する閾値電圧補償動作において、駆動トランジスタQdの閾値電圧を検出するための電流(閾値検出電流)を供給することができ、VDD1>VDD2と設定することで、Vth検出動作による消費電力を低減することが可能となる。
有機EL素子9は、駆動トランジスタQdから供給される電流量に応じた発光量で発光する。有機EL素子9は、カソード92がVSS線82に接続され、アノード91が駆動トランジスタQdのソースに接続されている。
駆動トランジスタQdは、有機EL素子9への電流の供給量を制御する電圧駆動の駆動素子であり、有機EL素子9に電流(画素電流)を流すことで有機EL素子9を発光させる。具体的には、駆動トランジスタQdのゲートは、保持容量Csの第1電極に接続され、ソースは保持容量Csの第2電極および有機EL素子9のアノード91に接続されている。よって、当該駆動トランジスタQdは、保持容量Csに保持された電圧に応じた電流量で、有機EL素子9に電流(画素電流)を流すことができる。つまり、有機EL表示装置1は、発光動作によって、保持容量Csに保持された電圧に応じた輝度で有機EL素子9を発光させることができる。
ここで、駆動トランジスタQdの閾値電圧は、当該駆動トランジスタQdが設けられたTFT基板形成時の初期的な分布や経時的な閾値電圧シフトによって画素4毎にバラつくことがあるが、このバラつきによる影響は、閾値電圧補償動作によって抑制することができる。この閾値電圧補償動作は、画素4のそれぞれにおける保持容量Csに、対応する駆動トランジスタQdの閾値電圧に相当する電圧に信号電圧DATAに対応した電圧を加算した電圧を設定する動作である。
なお、発光動作及び閾値電圧補償動作の詳細については、後述する。
保持容量Csは、駆動トランジスタQdの閾値電圧を保持し、さらに、保持した閾値電圧とDATA線71から供給される信号電圧DATAとによって、駆動トランジスタQdの閾値電圧が補償された信号電圧DATAを保持する。具体的には、保持容量Csの第2電極は、駆動トランジスタQdのソース(VSS線82側)と有機EL素子9のアノード91とが接続されたノードに接続されている。保持容量Csの第1電極は、駆動トランジスタQdのゲートに接続されている。また、保持容量Csの第1電極は、トランジスタQrefを介してVREF線83と接続されている。
トランジスタQscanは、信号電圧DATAを供給するためのDATA線71と保持容量Csの第1電極との導通および非導通を切り換える。具体的には、トランジスタQscanは、ドレインおよびソースの一方がDATA線71に接続され、ドレインおよびソースの他方が保持容量Csの第1電極に接続され、ゲートがSCAN線61に接続されているスイッチングトランジスタである。換言すると、トランジスタQscanは、DATA線71を介して供給された信号電圧DATAに応じた電圧を保持容量Csに書き込むための機能を有する。
トランジスタQrefは、基準電圧VREFを供給するVREF線83と保持容量Csの第1電極との導通および非導通を切り換える。具体的には、トランジスタQrefは、ドレインおよびソースの一方がVREF線83に接続され、ドレインおよびソースの他方が保持容量Csの第1電極に接続され、ゲートがRESET線63に接続されているスイッチングトランジスタである。換言すると、トランジスタQrefは、保持容量Csの第1電極(駆動トランジスタQdのゲート)に対して基準電圧(VREF)を与える機能を有する。
トランジスタQrstは、保持容量Csの第2電極とVRST線84との導通および非導通を切り換える。具体的には、トランジスタQrstは、ドレインおよびソースの一方がVRST線84に接続され、ドレインおよびソースの他方が有機EL素子9のアノード91および保持容量Csの第2電極に接続され、ゲートがRESET線64に接続されているスイッチングトランジスタである。換言すると、トランジスタQrstは、有機EL素子9のアノード91および保持容量Csの第2電極(駆動トランジスタQdのソース)に対してリセット電圧(VRST)を与える機能を有する。
トランジスタQenbは、第1VDD線81と駆動トランジスタQdのドレインとの導通および非導通を切り換える。具体的には、トランジスタQenbは、ドレインおよびソースの一方が第1VDD線81(VDD1)に接続され、ドレインおよびソースの他方が駆動トランジスタQdのドレインに接続され、ゲートがENABLE線62に接続されているスイッチングトランジスタである。このトランジスタQenbは、画素4の発光動作時、すなわち駆動トランジスタQdが有機EL素子9に電流(画素電流)を供給する時に、オン状態となることにより、第1VDD線81と駆動トランジスタQdのドレインとを導通させる。
トランジスタQdetは、第2VDD線85と駆動トランジスタQdのドレインとの導通および非導通を切り換える。具体的には、トランジスタQdetは、ドレインおよびソースの一方が第2VDD線85(VDD2)に接続され、ドレインおよびソースの他方が駆動トランジスタQdのドレインに接続され、ゲートがRESET線65に接続されているスイッチングトランジスタである。このトランジスタQdetは、画素4の閾値電圧補償動作時にオン状態となることにより、第2VDD線85と駆動トランジスタQdのドレインとを導通させる。
以上説明した画素4の構成により、有機EL表示装置1は、駆動トランジスタQdの閾値電圧を精度良く補償することができる。よって、当該有機EL表示装置1は、表示均一性の低下を抑制できる。このメカニズムついては、以下の動作説明において詳述する。
なお、画素4を構成する複数のスイッチングトランジスタ(トランジスタQscan、Qref、Qrst、Qenb、Qdet)はn型TFTとして、以下では説明を行うが、これに限らない。当該複数のスイッチングトランジスタは、p型TFTであってもよい。また、当該複数のスイッチングトランジスタにおいて、n型TFTとp型TFTとが混在して用いられてもよい。
[3.有機EL表示装置の動作]
次に、上述のように構成された有機EL表示装置1の動作について、図3、図4A及び図4Bを用いて説明する。なお、以下で説明する各動作は制御部3により実行される。図3は、本実施の形態に係る有機EL表示装置1における画素4の動作を示すタイミングチャートである。具体的には、同図には上から順に、SCAN線61に供給されるSCNA信号、ENABLE線62に供給されるENABLE信号、RESET線63に供給されるRESET1信号、RESET線64に供給されるRESET2信号、及び、RESET線65に供給されるRESET3信号が示されている。図4Aは、図3に示すVth(閾値)検出期間における画素4の状態を示す説明図である。図4Bは、図3に示す発光期間における画素4の状態を示す説明図である。
次に、上述のように構成された有機EL表示装置1の動作について、図3、図4A及び図4Bを用いて説明する。なお、以下で説明する各動作は制御部3により実行される。図3は、本実施の形態に係る有機EL表示装置1における画素4の動作を示すタイミングチャートである。具体的には、同図には上から順に、SCAN線61に供給されるSCNA信号、ENABLE線62に供給されるENABLE信号、RESET線63に供給されるRESET1信号、RESET線64に供給されるRESET2信号、及び、RESET線65に供給されるRESET3信号が示されている。図4Aは、図3に示すVth(閾値)検出期間における画素4の状態を示す説明図である。図4Bは、図3に示す発光期間における画素4の状態を示す説明図である。
<時刻t10〜t11:ELリセット期間>
図3に示す時刻t10〜t11のELリセット期間では、RESET2信号の電圧レベルのみがHIGHとなることにより、トランジスタQrstのみが導通状態となる。
図3に示す時刻t10〜t11のELリセット期間では、RESET2信号の電圧レベルのみがHIGHとなることにより、トランジスタQrstのみが導通状態となる。
これにより、有機EL素子9の容量成分CELに保持された電荷をリセットすることができる。つまり、駆動トランジスタQdのソース電圧がVRST線84の電圧VRSTに速やかに設定される。
<時刻t11〜t12:Csリセット期間>
次に、時刻t11において、RESET1信号の電圧レベルがLOWからHIGHに変化する。すなわち、時刻t11において、トランジスタQrefが導通状態(オン状態)となる。これにより、時刻t12までの時刻において、保持容量Csに保持された電荷をリセットすることができる。つまり、駆動トランジスタQdのゲート電圧がVREF線83の電圧VREFに設定される。
次に、時刻t11において、RESET1信号の電圧レベルがLOWからHIGHに変化する。すなわち、時刻t11において、トランジスタQrefが導通状態(オン状態)となる。これにより、時刻t12までの時刻において、保持容量Csに保持された電荷をリセットすることができる。つまり、駆動トランジスタQdのゲート電圧がVREF線83の電圧VREFに設定される。
なお図3のタイミングチャートでは、時刻t10にRESET2信号が立ち上がり時刻t11にRESET1信号が立ち上がっているが、時刻t11にRESET2信号が立ち上がり時刻t10にRESET1信号が立ち上がっても、時刻t12までの時刻において、保持容量Csに保持された電荷をリセットすることができる。
ここで、時刻t12(Csリセット期間の終了時刻)における駆動トランジスタQdのゲート−ソース間電圧は、Csリセット期間の後で行われる閾値電圧補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、駆動トランジスタQdの閾値電圧Vthよりも高く、かつ、有機EL素子9を発光させない電圧であることが必要である。そのため、VREF線83の電圧VREFとVRST線84の電圧VRSTとの電位差は、駆動トランジスタQdの最大閾値電圧よりも大きな電圧に設定される(VREF−VRST>Vth)。また、電圧VREF及び電圧VRSTは、有機EL素子9の順方向電流閾値電圧をVELとすると、有機EL素子9が発光しないように次の2つの式を満たす電圧に設定される。
VRST<VSS+VEL
VREF<VSS+VEL+Vth
VREF<VSS+VEL+Vth
その後、時刻t12において、RESET2信号の電圧レベルがHIGHからLOWに変化することにより、トランジスタQrstが非導通状態(オフ状態)となる。
<時刻t13〜t14:Vth検出期間>
次に、時刻t13において、RESET3信号の電圧レベルがLOWからHIGHに変化する。すなわち、時刻t13において、トランジスタQdetが導通状態(オン状態)となる。
次に、時刻t13において、RESET3信号の電圧レベルがLOWからHIGHに変化する。すなわち、時刻t13において、トランジスタQdetが導通状態(オン状態)となる。
これにより、図4Aに示すように、駆動トランジスタQdのドレイン側からソース側に向かって閾値検出電流iprogが流れ始める。つまり、時刻t13において、第2VDD線85から閾値検出電流iprogが流れ始めることにより、保持容量Cs、及び、有機EL素子9の容量成分CELに対する充電が開始される。その後、保持容量Cs及び容量成分CELが充電されるにつれて、駆動トランジスタQdのソース電圧が上昇する。具体的には、駆動トランジスタQdのソース電圧は、当該駆動トランジスタQdのゲート−ソース間電圧が当該駆動トランジスタQdの閾値電圧Vthとなるように変化する。
その後、時刻t14において、RESET3信号の電圧レベルがHIGHからLOWに変化することにより、トランジスタQdetが非導通状態(オフ状態)となり、閾値検出電流iprogの供給が停止される。ここで、閾値検出電流iprogは時刻t14において、十分小さい電流レベルとなっており、発光期間における画素電流ipixの最大値よりも小さくなっていることが望ましい。よってQenbとQdetのサイズパラメータであるW/LはQenbよりもQdetの方が小さくてもよく、画素回路に必要な面積を小さくすることが可能となる。ここでWはTFTのチャネル幅、LはTFTのチャネル長である。
さらにその後、時刻t14〜t15の期間において、RESET1信号の電圧レベルがHIGHからLOWに変化することにより、トランジスタQrefが非導通状態(オフ状態)となり、保持容量Csの電圧が保持される。言い換えると、時刻t14〜t15の期間において検出された駆動トランジスタQdの閾値電圧Vthが、保持容量Csの電圧として保持される。
このように、有機EL表示装置1は、トランジスタQscan、Qenb、Qrstをオフ状態、かつ、トランジスタQref、Qdetをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、有機EL表示装置1は、駆動トランジスタQdのゲートの電圧を固定し、かつ、駆動トランジスタQdのソースをフローティングにした状態で、駆動トランジスタQdのドレインに電圧VDD2を供給することにより、駆動トランジスタQdの閾値電圧を検出する。
ここで、閾値電圧補償動作によって検出された閾値電圧は、種々の条件(Vth検出期間の長さ、電源電圧の電圧降下等)によって本来の閾値電圧とは異なる場合がある。そこで、以下では、閾値電圧補償動作によって検出された閾値電圧をVth_m、本来の閾値電圧をVth_tとして区別する場合がある。なお、本来の閾値電圧とは、例えば、駆動トランジスタQdのデバイスパラメータ等によって決定される。
なお、時刻t14にRESET1信号が立ち下がり時刻t14〜t15の期間にRESET3信号が立ち下がってもよい。
<時刻t15〜t16:書き込み期間>
次に、時刻t15において、SCAN信号の電圧レベルがLOWからHIGHに変化することにより、トランジスタQscanが導通状態(オン状態)となる。これにより、保持容量Csの第1電極には、DATA線71から供給される信号電圧DATAが供給される。
次に、時刻t15において、SCAN信号の電圧レベルがLOWからHIGHに変化することにより、トランジスタQscanが導通状態(オン状態)となる。これにより、保持容量Csの第1電極には、DATA線71から供給される信号電圧DATAが供給される。
その後、時刻t16において、SCAN信号の電圧レベルがHIGHからLOWに変化することにより、トランジスタQscanが非導通状態(オフ状態)となる。これにより、保持容量Csには、Vth検出期間に検出された駆動トランジスタQdの閾値電圧Vth__mに加えて、信号電圧DATA(式中ではVDATAと記載)とVREF線83の電圧VREFとの電位差を有機EL素子9の容量成分CELの容量CELと保持容量Csの容量Csとで容量分割した電圧が保持される。つまり、駆動トランジスタのゲート−ソース間電圧Vgsは、以下の式1で表される。
<時刻t17以降:発光期間>
次に、時刻t17において、ENABLE信号の電圧レベルがLOWからHIGHに変化することにより、トランジスタQenbが導通状態(オン状態)となる。これにより、図4Bに示すように、駆動トランジスタQdのドレイン側からソース側に向かって画素電流ipixが流れ始める。つまり、駆動トランジスタQdは、保持容量Csで保持された電圧に応じて、第1VDD線81から有機EL素子9に画素電流ipixを供給する。これにより、有機EL素子9が発光する。
次に、時刻t17において、ENABLE信号の電圧レベルがLOWからHIGHに変化することにより、トランジスタQenbが導通状態(オン状態)となる。これにより、図4Bに示すように、駆動トランジスタQdのドレイン側からソース側に向かって画素電流ipixが流れ始める。つまり、駆動トランジスタQdは、保持容量Csで保持された電圧に応じて、第1VDD線81から有機EL素子9に画素電流ipixを供給する。これにより、有機EL素子9が発光する。
このときの画素電流ipixは以下の式2で表される。
これに上述の式1を代入すると、画素電流ipixは以下の式3で表される。
なお、βは、駆動トランジスタQdの移動度μ、ゲート絶縁膜容量Cox、チャネル長L、チャネル幅Wに依存して決まる係数であり、次の式4で表される。
β=(W/L)・μ・Cox ・・・(式4)
上記の式3から明らかなように、閾値電圧補償動作によって検出された閾値電圧Vth_mが本来の閾値電圧Vth_tに近いほど、有機EL表示装置1は、駆動トランジスタQdの閾値電圧を精度良く補償して発光することができる。
以上のような動作によって、本実施の形態に係る有機EL表示装置1は、各画素4の駆動トランジスタQdの閾値電圧を補償して発光することができる。
[4.表示均一性の低下を抑制できるメカニズム]
上述したように、駆動トランジスタの閾値電圧を精度良く補償して発光するためには、閾値電圧補償動作によって検出される閾値電圧Vth_mが、本来の閾値電圧Vth_tにできるだけ近いことが必要である。しかしながら、閾値電圧補償動作によって検出される閾値電圧Vth_mは種々の条件によって変化する場合がある。言い換えると、当該閾値電圧Vth_mの検出精度が変化する場合がある。このような場合には、全ての画素4に同一の信号電圧DATAが供給された場合であっても、表示領域2の表示均一性が低下する虞がある。
上述したように、駆動トランジスタの閾値電圧を精度良く補償して発光するためには、閾値電圧補償動作によって検出される閾値電圧Vth_mが、本来の閾値電圧Vth_tにできるだけ近いことが必要である。しかしながら、閾値電圧補償動作によって検出される閾値電圧Vth_mは種々の条件によって変化する場合がある。言い換えると、当該閾値電圧Vth_mの検出精度が変化する場合がある。このような場合には、全ての画素4に同一の信号電圧DATAが供給された場合であっても、表示領域2の表示均一性が低下する虞がある。
そこで、本実施の形態に係る有機EL表示装置1は、閾値電圧補償動作によって検出される閾値電圧Vth_mの検出精度を均一化することにより、表示均一性の低下を抑制する。以下、このメカニズムについて、上述の図4A及び図4Bと併せて図5〜図8を用いて説明する。
図5は、駆動トランジスタQdのI−V特性を示すグラフである。図6は、本実施の形態に係る有機EL表示装置1の表示状態について説明するための図であり、(a)は当該有機EL表示装置1のVth検出および発光動作を示すタイミングチャートであり、(b)は(a)の時刻t20における表示領域の状態を模式的に示す図である。図7は、比較例に係る有機EL表示装置における画素904の回路構成を示す回路図である。図8は、比較例に係る有機EL表示装置において、Vth検出期間における画素904の状態を示す説明図である。
なお、比較例に係る有機EL表示装置は、本実施の形態に係る有機EL表示装置1とほぼ同じであるが、第2VDD線85及びトランジスタQdetを備えずに、閾値電圧補償動作において、トランジスタQenbが第1VDD線81と駆動トランジスタQdのドレインとを導通することにより、閾値検出電流iprogが供給される点が異なる。
[4−1.駆動トランジスタのドレイン電圧が閾値電圧の検出精度に与える影響]
図5には、駆動トランジスタQdのドレイン−ソース間電圧VdsがVds1の場合と、当該VdsがVds2の場合(ただし、Vds2<Vds1)とにおける、駆動トランジスタQdのゲート−ソース間電圧Vgsに対するドレイン電流Idsが示されている。
図5には、駆動トランジスタQdのドレイン−ソース間電圧VdsがVds1の場合と、当該VdsがVds2の場合(ただし、Vds2<Vds1)とにおける、駆動トランジスタQdのゲート−ソース間電圧Vgsに対するドレイン電流Idsが示されている。
同図に示すように、駆動トランジスタQdのドレイン電流Idsは、当該駆動トランジスタQdのゲート−ソース間電圧Vgsに依存するだけでなく、当該駆動トランジスタQdのドレイン−ソース間電圧Vdsにも依存する。
ここで、Vth検出期間後(図3の時刻t15より後)において保持容量Csに保持されている電圧である駆動トランジスタQdの閾値電圧Vth_mは、Vth検出期間の終了時点(図3の時刻t15)における駆動トランジスタQdのゲート−ソース間電圧Vgsである。
したがって、Vth検出期間において検出される閾値電圧Vth_mは、駆動トランジスタQdのドレイン−ソース間電圧Vdsに依存する。よって、表示領域2において閾値電圧の検出精度を均一化するためには、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧を、表示領域2において均一化することが必要である。
[4−2.表示領域の表示状態]
ここで、本実施の形態に係る有機EL表示装置1は、例えば、図6の(a)に示すように、表示ライン順次(行順次)に発光動作及び閾値電圧補償動作を実行する。つまり、制御部3は、表示領域2を、表示ライン順次(行順次)に駆動走査する。これにより、図6の(b)に示すように、有機EL表示装置1は、複数の画素4の一部(一部の表示ライン)では有機EL素子9を発光させる発光期間(図3のt17以降)の動作(発光動作)が実行され、他の一部(他の一部の表示ライン)では保持容量Csの電圧を駆動トランジスタQdの閾値電圧になるように変化させるVth検出期間(図3のt13〜t14)の動作(閾値電圧補償動作)が実行される。言い換えると、有機EL表示装置1は、複数の画素4のうち一部(一部の表示ライン)は図4Bに示す状態となり、他の一部(他の一部の表示ライン)は図4Aに示す状態となる。
ここで、本実施の形態に係る有機EL表示装置1は、例えば、図6の(a)に示すように、表示ライン順次(行順次)に発光動作及び閾値電圧補償動作を実行する。つまり、制御部3は、表示領域2を、表示ライン順次(行順次)に駆動走査する。これにより、図6の(b)に示すように、有機EL表示装置1は、複数の画素4の一部(一部の表示ライン)では有機EL素子9を発光させる発光期間(図3のt17以降)の動作(発光動作)が実行され、他の一部(他の一部の表示ライン)では保持容量Csの電圧を駆動トランジスタQdの閾値電圧になるように変化させるVth検出期間(図3のt13〜t14)の動作(閾値電圧補償動作)が実行される。言い換えると、有機EL表示装置1は、複数の画素4のうち一部(一部の表示ライン)は図4Bに示す状態となり、他の一部(他の一部の表示ライン)は図4Aに示す状態となる。
このとき、第1VDD線81の電圧は、図4Bに示す発光期間の画素4に流れる画素電流ipixによって比較的大きく変動する。言い換えると、第1VDD線81の電圧は、画素電流ipixによる電圧降下によって比較的大きく変動する。よって、図7に示す比較例における画素904では、次のような問題が生じる場合がある。
具体的には、比較例における画素904では、Vth検出期間においてトランジスタQenbがオンすることで、図8に示すように、第1VDD線81から閾値検出電流iprogが流れることにより、駆動トランジスタQdの閾値電圧Vth_mが検出される。
ただし、このとき検出される閾値電圧Vth_mの検出精度は、上述したように、駆動トランジスタQdのドレイン電圧による影響を受ける。ここで、比較例における画素904では、Vth検出期間において、駆動トランジスタQdのドレインは第1VDD線81と導通している。よって、閾値電圧Vth_mの検出精度は、第1VDD線81の電圧による影響を受ける。
上述したように第1VDD線81の電圧は比較的大きく変動することから、比較例における画素904では、閾値電圧Vth_mの検出精度が表示領域の表示パターンに依存して比較的大きく変動するという問題が生じる。
これに対し、本実施の形態では、制御部3は、複数の画素4の一部に発光動作をさせ、他の一部に閾値電圧補償動作をさせている表示状態において、当該他の一部の画素4の駆動トランジスタQdのドレイン電圧を、当該一部の画素4の当該ドレイン電圧と独立に印加する。
これにより、Vth検出期間における駆動トランジスタQdのドレイン電圧の変動を抑制することができる。よって、閾値電圧Vth_mの検出精度を均一化させることができる。その結果、本実施の形態に係る有機EL表示装置1は、表示均一性の低下を抑制することができる。
具体的には、本実施の形態に係る有機EL表示装置1は、複数の画素4に対して電源電圧を供給するための第1VDD線81(第1電源線)及び第2VDD線85(第2電源線)を有する。また、各画素4は、第1VDD線81を介して有機EL素子9に供給される電流(画素電流ipix)の電流経路に設けられたトランジスタQenb(第1スイッチ)と、第2VDD線85と駆動トランジスタQdのドレインとの導通及び非導通を切り換えるトランジスタQdet(第2スイッチ)とを有する。
より具体的には、制御部3は、当該一部の画素4では、スイッチQenbをオンかつスイッチQdetをオフさせ、当該他の一部の画素4では、スイッチQenbをオフかつスイッチQdetをオンさせることにより、当該他の一部の画素4の駆動トランジスタQdのドレイン電圧を、当該一部の画素4の当該ドレイン電圧と独立に印加する。
つまり、Vth検出期間における駆動トランジスタQdのドレイン電圧は、発光動作による影響(画素電流ipixによる電圧降下等の)を受ける第1VDD線81の電圧とは独立に印加される。よって、閾値電圧補償動作によって検出される閾値電圧Vth_mの精度を均一化することができる。
ここで、「電圧が独立に印加される」とは、一方の電圧の変動が他方の電圧の変動に影響を与えにくいことを意味する。例えば、一方の電圧がV11からV12(ただし、V11とは異なる)へΔV1だけ変化した場合に、他方の電圧がV21のまま変化しないことを意味する。なお、当該場合に、他方の電圧がV21からV22へとΔV2だけ変化しても、これらのタイミングが異なっていればよい。つまり、これらのタイミングが互いに無関係であればよい。また、V11とV21との関係は不問であり、互いに異なっていてもよいし、同等であってもよい。
[5.効果等]
以上説明したように、本実施の形態に係る有機EL表示装置1は、複数の画素4を有し、当該複数の画素4の各々は、供給された画素電流ipixに応じて発光する有機EL素子9(発光素子)と、有機EL素子9に画素電流ipixを供給する駆動トランジスタQdと、駆動トランジスタQdのゲート−ソース間に接続された保持容量Csとを有する。ここで、当該有機EL表示装置1は、複数の画素4の一部では、有機EL素子9を発光させ、他の一部では、保持容量Csの電圧を駆動トランジスタQdの閾値電圧になるように変化させている表示状態において、他の一部の画素4の駆動トランジスタQdのドレイン電圧を、一部の画素4の当該ドレイン電圧と独立に印加する制御部3を備える。
以上説明したように、本実施の形態に係る有機EL表示装置1は、複数の画素4を有し、当該複数の画素4の各々は、供給された画素電流ipixに応じて発光する有機EL素子9(発光素子)と、有機EL素子9に画素電流ipixを供給する駆動トランジスタQdと、駆動トランジスタQdのゲート−ソース間に接続された保持容量Csとを有する。ここで、当該有機EL表示装置1は、複数の画素4の一部では、有機EL素子9を発光させ、他の一部では、保持容量Csの電圧を駆動トランジスタQdの閾値電圧になるように変化させている表示状態において、他の一部の画素4の駆動トランジスタQdのドレイン電圧を、一部の画素4の当該ドレイン電圧と独立に印加する制御部3を備える。
これにより、保持容量Csの電圧を駆動トランジスタQdの閾値電圧になるように変化させている画素4において、駆動トランジスタQdのドレイン電圧に対して、有機EL素子9を発光させている画素4に流れる電流(画素電流)の影響を低減することができる。よって、駆動トランジスタQdの閾値電圧の検出精度を均一化することができる。つまり、表示領域2の表示パターンや表示領域2における画素4の配置位置に対する当該閾値電圧の検出精度の依存を抑制できる。その結果、本実施の形態に係る有機EL表示装置1は、表示均一性の低下を抑制することができる。
なお、第2VDD線85は、複数の画素4の表示ライン毎(行毎)に対応して設けられていてもよく、例えば、図9に示すように配置されていてもよい。図9は、本実施の形態に係る有機EL表示装置1において、第2VDD線85及びRESET線65の配置を模式的に示す図である。
具体的には、同図に示すように、第2VDD線85は、複数の画素4の表示ライン毎(行毎)に対応して設けられ、当該表示ラインに対応するRESET線65(制御線)と平行に配置されていてもよい。
ここで、RESET線65は、行列状に配置された複数の画素4の表示ライン毎に対応して設けられ、スイッチQdet(第2スイッチ)の導通及び非導通を切り換えるタイミングを指示するための配線である。すなわち、RESET線65には、トランジスタQdetをオン及びオフするためのRESET3信号が供給されている。つまり、RESET線65の電圧は、当該RESET3信号のHIGH及びLOWに応じて変動する。
したがって、閾値電圧補償動作を行っている表示ラインに対応して設けられた第2VDD線85が、当該表示ラインのVth検出期間(図3の時刻t13〜t14)において、電圧レベルがHIGHからLOW又はLOWからHIGHへ変化するRESET線65と平面視において交差するように配置されている場合には、当該第2VDD線85に接続されている複数の画素のVth検出動作はそれぞれ別のタイミングで実行されているため、第2VDD線85は常に電流を供給し続けるため第2VDD線85の電圧が安定しない虞がある。つまり、当該の場合には、表示均一性が低下する虞がある。これに対して、第2VDD線85をRESET線65と平行に配置することにより、Vth検出期間に第2VDD線85に接続される画素は行単位となり、Vth検出期間終了時には、第2VDD線85が供給する電流は小さくなり、第2VDD線85の電圧が安定し、閾値電圧補償動作による表示均一性の低下を抑制できる。
また、本実施の形態では、駆動トランジスタQdはn型トランジスタであり、有機EL素子9は、アノード91が駆動トランジスタQdのソースに接続され、カソード92が複数の画素4の少なくとも一部に共通に設けられた共通配線であるVSS線82に接続されている。
ここで、VSS線82の電圧(VSS)を基準電圧とすると、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧(VDD2)と当該基準電圧(VSS)との差分は、発光動作における駆動トランジスタQdのドレイン電圧(VDD1)と当該基準電圧(VSS)との差分より小さくてもよい。
これにより、閾値電圧補償動作における消費電力を削減できる。
(変形例1)
なお、画素の構成は、上述した構成に限らず、閾値電圧補償動作において、駆動トランジスタQdのゲートの電圧が固定され、かつ、駆動トランジスタQdのソースがフローティングにされた状態で、駆動トランジスタQdがオンするような構成であればよく、例えば、図10に示すような構成であってもよい。図10は、変形例1に係る有機EL表示装置における画素の回路構成を示す回路図である。
なお、画素の構成は、上述した構成に限らず、閾値電圧補償動作において、駆動トランジスタQdのゲートの電圧が固定され、かつ、駆動トランジスタQdのソースがフローティングにされた状態で、駆動トランジスタQdがオンするような構成であればよく、例えば、図10に示すような構成であってもよい。図10は、変形例1に係る有機EL表示装置における画素の回路構成を示す回路図である。
同図に示す画素104では、駆動トランジスタQdはp型トランジスタであり、有機EL素子9は、アノード91がトランジスタQenb2を介して駆動トランジスタQdのドレインに接続され、カソード92が複数の画素4の少なくとも一部に共通に設けられた共通配線であるVSS線82に接続されている。また、本変形例では、複数の画素104に対して負電源電圧(VSS1、VSS2)を供給するためのVSS線82(第1電源線)及びVSS線185(第2電源線)が設けられている。また、本変形例では、第1VDD線81には正電源電圧としてVDDが供給されている。
このような画素104を備える有機EL表示装置は、トランジスタQscan、Qenb、Qenb2をオフ状態、かつ、トランジスタQref、Qmrg、Qdetをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機EL表示装置は、発光動作をさせている画素104では、トランジスタQenb、Qenb2(第1スイッチ)をオンかつトランジスタQdet(第2スイッチ)をオフさせ、閾値電圧補償動作をさせている画素104では、トランジスタQenb2をオフかつトランジスタQdetをオンさせることにより、閾値電圧補償動作をさせている画素104の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素104の当該ドレイン電圧と独立に印加する。
これにより、本変形例に係る有機EL表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
具体的には、VSS線185(第2電源線)及びトランジスタQdetを備えない場合、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧は、VSS線82(第1電源線)の電圧に依存する。このとき、VSS線82の電圧は、発光期間の画素104に流れる画素電流ipixによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧が変動することにより、検出される閾値電圧Vth_mの検出精度が低下するという問題がある。
これに対して、本変形例に係る有機EL表示装置は、VSS線185(第2電源線)及びトランジスタQdetを備えることで、閾値電圧補償動作をさせている画素104の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素104の当該ドレイン電圧と独立に印加する。よって、当該有機EL表示装置は、閾値電圧Vth_mの検出精度を均一化させることができるので、当該有機EL表示装置は、表示均一性の低下を抑制することができる。
さらにはVSS1<VSS2とすることにより、Vth検出動作に伴う消費電力を低減することが可能となる。
(変形例2)
また、図11に示すような構成であってもよい。図11は、有機EL素子9のダイオード特性を利用して変形例1におけるトランジスタQenb2を排除した例であり、変形例2に係る有機EL表示装置における画素の回路構成を示す回路図である。
また、図11に示すような構成であってもよい。図11は、有機EL素子9のダイオード特性を利用して変形例1におけるトランジスタQenb2を排除した例であり、変形例2に係る有機EL表示装置における画素の回路構成を示す回路図である。
同図に示す画素104Aでは、駆動トランジスタQdはp型トランジスタであり、有機EL素子9は、アノード91が駆動トランジスタQdのドレインに接続され、カソード92が複数の画素4の少なくとも一部に共通に設けられた共通配線であるVSS線82に接続されている。また、本変形例では、複数の画素104Aに対して負電源電圧(VSS1、VSS2)を供給するためのVSS線82(第1電源線)及びVSS線185(第2電源線)が設けられている。また、本変形例では、第1VDD線81には正電源電圧としてVDDが供給されている。
このような画素104Aを備える有機EL表示装置は、トランジスタQscan、Qenbをオフ状態、かつ、トランジスタQref、Qmrg、Qdetをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機EL表示装置は、発光動作をさせている画素104Aでは、トランジスタQenb(第1スイッチ)をオンかつトランジスタQdet(第2スイッチ)をオフさせ、閾値電圧補償動作をさせている画素104Aでは、トランジスタQenbをオフかつトランジスタQdetをオンさせることにより、閾値電圧補償動作をさせている画素104Aの駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素104Aの当該ドレイン電圧と独立に印加する。
これにより、本変形例に係る有機EL表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
具体的には、VSS線185(第2電源線)及びトランジスタQdetを備えない場合、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧は、VSS線82(第1電源線)の電圧に依存する。このとき、VSS線82の電圧は、発光期間の画素104Aに流れる画素電流ipixによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧が変動することにより、検出される閾値電圧Vth_mの検出精度が低下するという問題がある。
これに対して、本変形例に係る有機EL表示装置は、VSS線185(第2電源線)及びトランジスタQdetを備えることで、閾値電圧補償動作をさせている画素104Aの駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素104Aの当該ドレイン電圧と独立に印加する。よって、当該有機EL表示装置は、閾値電圧Vth_mの検出精度を均一化させることができるので、当該有機EL表示装置は、表示均一性の低下を抑制することができる。
さらには、VSS1>VSS2とすることにより、有機EL素子9に逆バイアス状態(アノード電圧<カソード電圧)となるので、有機EL素子9の経時劣化を抑制することが可能となる。
(変形例3)
また、画素の構成は、例えば、図12に示すような構成であってもよい。図12は、変形例3に係る有機EL表示装置における画素の回路構成を示す回路図である。
また、画素の構成は、例えば、図12に示すような構成であってもよい。図12は、変形例3に係る有機EL表示装置における画素の回路構成を示す回路図である。
同図に示す画素204では、駆動トランジスタQdはn型トランジスタであり、有機EL素子9は、カソード92が駆動トランジスタQdのドレインに接続され、アノード91が複数の画素204の少なくとも一部に共通に設けられた共通配線であるVSS線82に接続されている。また、本変形例では、複数の画素204に対して正電源電圧(VDD1、VDD2)を供給するための第1VDD線81(第1電源線)及び第2VDD線285(第2電源線)が設けられている。
このような画素204を備える有機EL表示装置は、上記変形例2と同様に、トランジスタQscan、Qenbをオフ状態、かつ、トランジスタQref、Qmrg、Qdetをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機EL表示装置は、発光動作をさせている画素204では、トランジスタQenb(第1スイッチ)をオンかつトランジスタQdet(第2スイッチ)をオフさせ、閾値電圧補償動作をさせている画素204では、トランジスタQenbをオフかつトランジスタQdetをオンさせることにより、閾値電圧補償動作をさせている画素204の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素204の当該ドレイン電圧と独立に印加する。
以上説明した本変形例に係る有機EL表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
具体的には、第2VDD線285(第2電源線)及びトランジスタQdetを備えない場合、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧は、第1VDD線81(第1電源線)の電圧に依存する。このとき、第1VDD線81の電圧は、発光期間の画素204に流れる画素電流ipixによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧が変動することにより、検出される閾値電圧Vth_mの検出精度が低下するという問題がある。
これに対して、本変形例に係る有機EL表示装置は、第2VDD線285(第2電源線)及びトランジスタQdetを備えることで、閾値電圧補償動作をさせている画素204の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素204の当該ドレイン電圧と独立に印加する。よって、当該有機EL表示装置は、閾値電圧Vth_mの検出精度を均一化させることができるので、当該有機EL表示装置は、表示均一性の低下を抑制することができる。
(変形例4)
また、画素の構成は、例えば、図13に示すような構成であってもよい。図13は、変形例4に係る有機EL表示装置における画素の回路構成を示す回路図である。
また、画素の構成は、例えば、図13に示すような構成であってもよい。図13は、変形例4に係る有機EL表示装置における画素の回路構成を示す回路図である。
同図に示す画素304では、駆動トランジスタQdはp型トランジスタであり、有機EL素子9は、カソード92が駆動トランジスタQdのソースに接続され、アノード91が複数の画素304の少なくとも一部に共通に設けられた共通配線である第1VDD線81に接続されている。また、本変形例では、複数の画素304に対して負電源電圧(VSS1、VSS2)を供給するためのVSS線82(第1電源線)及びVSS線385(第2電源線)が設けられている。また、本変形例では、第1VDD線81には正電源電圧としてVDDが供給されている。
このような画素304を備える有機EL表示装置は、上記実施の形態と同様に、トランジスタQscan、Qenb、Qrstをオフ状態、かつ、トランジスタQref、Qdetをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機EL表示装置は、発光動作をさせている画素304では、トランジスタQenb(第1スイッチ)をオンかつトランジスタQdet(第2スイッチ)をオフさせ、閾値電圧補償動作をさせている画素304では、トランジスタQenbをオフかつトランジスタQdetをオンさせることにより、閾値電圧補償動作をさせている画素304の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素304の当該ドレイン電圧と独立に印加する。
以上説明した本変形例に係る有機EL表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
具体的には、VSS線385(第2電源線)及びトランジスタQdetを備えない場合、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧は、VSS線82(第1電源線)の電圧に依存する。このとき、VSS線82の電圧は、発光期間の画素304に流れる画素電流ipixによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧が変動することにより、検出される閾値電圧Vth_mの検出精度が低下するという問題がある。
これに対して、本変形例に係る有機EL表示装置は、VSS線385(第2電源線)及びトランジスタQdetを備えることで、閾値電圧補償動作をさせている画素304の駆動トランジスタQdのドレイン電圧を、発光動作をさせている画素304の当該ドレイン電圧と独立に印加する。よって、当該有機EL表示装置は、閾値電圧Vth_mの検出精度を均一化させることができるので、当該有機EL表示装置は、表示均一性の低下を抑制することができる。
また、第1VDD線81の電圧(VDD)を基準電圧とすると、閾値電圧補償動作における駆動トランジスタQdのドレイン電圧(VSS22)と当該基準電圧(VDD)との差分は、発光動作における駆動トランジスタQdのドレイン電圧(VSS1)と当該基準電圧(VDD)との差分より小さくてもよい。
これにより、閾値電圧補償動作における消費電力を削減できる。
(他の変形例)
以上、本開示に係る有機EL表示装置について説明したが、本開示は、上記の実施の形態及び各変形例に限定されるものではない。
以上、本開示に係る有機EL表示装置について説明したが、本開示は、上記の実施の形態及び各変形例に限定されるものではない。
例えば、上記説明では、本開示に係る表示装置として、有機EL素子9を発光素子として備える有機EL表示装置について説明したが、本開示はこれに限らず、電流駆動型の発光素子を備える表示装置であればよい。
また、本開示は、このような表示装置として実現することができるだけでなく、表示装置が実行する処理をステップとする表示装置の駆動方法として実現することができる。すなわち、本開示に係る表示装置の駆動方法の一態様は、複数の画素を有する表示装置の駆動方法であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、表示装置の駆動方法は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する。
また、表示装置は、さらに、複数の画素に対して電源電圧を供給するための第1電源線及び第2電源線を有し、複数の画素の各々は、さらに、第1電源線を介して発光素子に供給される電流の電流経路に設けられた第1スイッチと、第2電源線と駆動トランジスタのドレインとの導通及び非導通を切り換える第2スイッチとを有してもよく、表示装置の駆動方法は、一部の画素において、第1スイッチをオフかつ第2スイッチをオンした状態で、保持容量に駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、保持ステップの後、第1スイッチをオフかつ第2スイッチをオフした状態で、発光素子の輝度を示す信号電圧が閾値電圧によって補償された電圧を保持容量に保持させる書き込みステップと、書き込みステップの後、第1スイッチをオンかつ第2スイッチをオフすることにより、発光素子を発光させる発光ステップとを含み、保持ステップでは、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加してもよい。
また、表示装置に含まれる特徴的な制御部としてコンピュータを機能させるためのプログラム、又は、駆動方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、CD−ROM(Compact Disc−Read Only Memory)等のコンピュータ読取可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
その他、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示は、表示装置に利用でき、特に、例えば図14に示されるようなテレビなどのFPD表示装置に利用することができる。
1 有機EL表示装置
2 表示領域
3 制御部
4、104、104A、204、304、904 画素
5 タイミング制御回路
6 走査線駆動回路
7 信号線駆動回路
8 電圧制御回路
9 有機EL素子
61 SCAN線
62 ENABLE線
63〜65 RESET線
71 DATA線
81 第1VDD線
82、185、385 VSS線
83 VREF線
84 VRST線
85、285 第2VDD線
91 アノード
92 カソード
Cs、Cs1、Cs2 保持容量
CEL 容量成分
Qd 駆動トランジスタ
Qdet、Qenb、Qenb2、Qmrg、Qref、Qrst、Qscan トランジスタ
2 表示領域
3 制御部
4、104、104A、204、304、904 画素
5 タイミング制御回路
6 走査線駆動回路
7 信号線駆動回路
8 電圧制御回路
9 有機EL素子
61 SCAN線
62 ENABLE線
63〜65 RESET線
71 DATA線
81 第1VDD線
82、185、385 VSS線
83 VREF線
84 VRST線
85、285 第2VDD線
91 アノード
92 カソード
Cs、Cs1、Cs2 保持容量
CEL 容量成分
Qd 駆動トランジスタ
Qdet、Qenb、Qenb2、Qmrg、Qref、Qrst、Qscan トランジスタ
Claims (14)
- 複数の画素を有する表示装置であって、
前記複数の画素の各々は、
供給された電流に応じて発光する発光素子と、
前記発光素子に電流を供給する駆動トランジスタと、
前記駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、
前記表示装置は、
前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する制御部を備える
表示装置。 - 前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第1電源線及び第2電源線を有し、
前記複数の画素の各々は、さらに、
前記第1電源線を介して前記発光素子に供給される電流の電流経路に設けられた第1スイッチと、
前記第2電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第2スイッチとを有する
請求項1に記載の表示装置。 - 前記制御部は、前記表示状態において、前記一部の画素では、前記第1スイッチをオンかつ前記第2スイッチをオフさせ、前記他の一部の画素では、前記第1スイッチをオフかつ前記第2スイッチをオンすることにより、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
請求項2に記載の表示装置。 - 前記表示装置は、さらに、行列状に配置された前記複数の画素の行毎に対応して設けられ、前記第2スイッチの導通及び非導通を切り換えるタイミングを指示するための制御線を有し、
前記第2電源線は、前記複数の画素の行毎に対応して設けられ、当該行に対応する前記制御線と平行に配置されている
請求項2又は3に記載の表示装置。 - 前記第1スイッチ及び前記第2スイッチの各々は、薄膜トランジスタであり、
当該薄膜トランジスタのチャネル幅をW、当該薄膜トランジスタのチャネル長をLとした場合、W/Lは前記第1スイッチよりも前記第2スイッチの方が小さい
請求項2〜4のいずれか1項に記載の表示装置。 - 前記駆動トランジスタはn型トランジスタであり、
前記発光素子は、アノードが前記駆動トランジスタのソースに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項1〜5のいずれか1項に記載の表示装置。 - 前記駆動トランジスタはp型トランジスタであり、
前記発光素子は、カソードが前記駆動トランジスタのソースに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項1〜5のいずれか1項に記載の表示装置。 - 前記共通配線の電圧を基準電圧とすると、前記表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧と当該基準電圧との差分は、前記一部の画素の当該ドレイン電圧と当該基準電圧との差分より小さい
請求項6又は7に記載の表示装置。 - 前記駆動トランジスタはp型トランジスタであり、
前記発光素子は、アノードが前記駆動トランジスタのドレインに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項1〜5のいずれか1項に記載の表示装置。 - 前記駆動トランジスタはn型トランジスタであり、
前記発光素子は、カソードが前記駆動トランジスタのドレインに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
請求項1〜5のいずれか1項に記載の表示装置。 - 前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第1電源線及び第2電源線を有し、
前記発光素子は、有機EL(Electro Luminescence)素子であり、
前記複数の画素の各々は、さらに、
前記第2電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第2スイッチを有し、
前記第1電源線と前記駆動トランジスタのドレインとは、前記有機EL素子を介して常時接続されている
請求項1に記載の表示装置。 - 前記制御部は、前記表示状態において、前記他の一部の画素では、前記発光素子のアノード電圧を当該発光素子のカソード電圧より低くする
請求項11に記載の表示装置。 - 複数の画素を有する表示装置の駆動方法であって、
前記複数の画素の各々は、供給された電流に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された保持容量とを有し、
前記表示装置の駆動方法は、
前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
表示装置の駆動方法。 - 前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第1電源線及び第2電源線を有し、
前記複数の画素の各々は、さらに、前記第1電源線を介して前記発光素子に供給される電流の電流経路に設けられた第1スイッチと、前記第2電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第2スイッチとを有し、
前記表示装置の駆動方法は、前記一部の画素において、
前記第1スイッチをオフかつ前記第2スイッチをオンした状態で、前記保持容量に前記駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、
前記保持ステップの後、前記第1スイッチをオフかつ前記第2スイッチをオフした状態で、前記発光素子の輝度を示す信号電圧が前記閾値電圧によって補償された電圧を前記保持容量に保持させる書き込みステップと、
前記書き込みステップの後、前記第1スイッチをオンかつ前記第2スイッチをオフすることにより、前記発光素子を発光させる発光ステップとを含み、
前記保持ステップでは、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
請求項13に記載の表示装置の駆動方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132873 | 2014-06-27 | ||
JP2014132873 | 2014-06-27 | ||
PCT/JP2015/003176 WO2015198597A1 (ja) | 2014-06-27 | 2015-06-24 | 表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2015198597A1 true JPWO2015198597A1 (ja) | 2017-04-20 |
Family
ID=54937704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529080A Pending JPWO2015198597A1 (ja) | 2014-06-27 | 2015-06-24 | 表示装置及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170162114A1 (ja) |
JP (1) | JPWO2015198597A1 (ja) |
WO (1) | WO2015198597A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019180759A1 (ja) * | 2018-03-19 | 2019-09-26 | シャープ株式会社 | 表示装置およびその駆動方法 |
KR20190143309A (ko) * | 2018-06-20 | 2019-12-30 | 삼성전자주식회사 | 픽셀 및 이를 포함하는 유기전계발광 표시장치 |
CN109036279B (zh) * | 2018-10-18 | 2020-04-17 | 京东方科技集团股份有限公司 | 阵列基板、驱动方法、有机发光显示面板及显示装置 |
US11348533B1 (en) * | 2019-06-13 | 2022-05-31 | Apple Inc. | Methods and apparatus for accelerating scan signal fall time to reduce display border width |
KR102651804B1 (ko) * | 2019-12-11 | 2024-03-28 | 엘지디스플레이 주식회사 | 발광표시장치 |
KR20210095278A (ko) * | 2020-01-22 | 2021-08-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
DE102020102074A1 (de) * | 2020-01-29 | 2021-07-29 | HELLA GmbH & Co. KGaA | Leuchte, insbesondere Scheinwerfer, mit einer Leuchtdiodenmatrix und mit einer gesteuerten Stromquelle |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
JP2013092674A (ja) * | 2011-10-26 | 2013-05-16 | Sony Corp | 駆動回路、駆動方法、表示装置および電子機器 |
US20140022289A1 (en) * | 2012-07-19 | 2014-01-23 | Lg Display Co., Ltd. | Organic Light Emitting Diode Display Device for Sensing Pixel Current and Pixel Current Sensing Method Thereof |
JP2014074873A (ja) * | 2012-07-31 | 2014-04-24 | Sony Corp | 表示装置、駆動回路、駆動方法、および電子機器 |
JP2014115412A (ja) * | 2012-12-07 | 2014-06-26 | Canon Inc | 発光装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186437A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | 表示装置 |
US20030234392A1 (en) * | 2002-06-25 | 2003-12-25 | Nein-Hui Kung | Active matrix organic light emitting diode display pixel structure |
JP4252297B2 (ja) * | 2002-12-12 | 2009-04-08 | 株式会社日立製作所 | 発光素子およびこの発光素子を用いた表示装置 |
JP2007108378A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置の駆動方法および表示装置 |
JP2009133914A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | 表示装置 |
JP4605261B2 (ja) * | 2008-06-23 | 2011-01-05 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP5384051B2 (ja) * | 2008-08-27 | 2014-01-08 | 株式会社ジャパンディスプレイ | 画像表示装置 |
KR20100041085A (ko) * | 2008-10-13 | 2010-04-22 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그 구동방법 |
KR101056241B1 (ko) * | 2008-12-19 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
KR101609488B1 (ko) * | 2011-10-14 | 2016-04-05 | 가부시키가이샤 제이올레드 | 화상 표시 장치 |
-
2015
- 2015-06-24 US US15/321,363 patent/US20170162114A1/en not_active Abandoned
- 2015-06-24 WO PCT/JP2015/003176 patent/WO2015198597A1/ja active Application Filing
- 2015-06-24 JP JP2016529080A patent/JPWO2015198597A1/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
JP2013092674A (ja) * | 2011-10-26 | 2013-05-16 | Sony Corp | 駆動回路、駆動方法、表示装置および電子機器 |
US20140022289A1 (en) * | 2012-07-19 | 2014-01-23 | Lg Display Co., Ltd. | Organic Light Emitting Diode Display Device for Sensing Pixel Current and Pixel Current Sensing Method Thereof |
JP2014074873A (ja) * | 2012-07-31 | 2014-04-24 | Sony Corp | 表示装置、駆動回路、駆動方法、および電子機器 |
JP2014115412A (ja) * | 2012-12-07 | 2014-06-26 | Canon Inc | 発光装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2015198597A1 (ja) | 2015-12-30 |
US20170162114A1 (en) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10083658B2 (en) | Pixel circuits with a compensation module and drive methods thereof, and related devices | |
US10403201B2 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
WO2015198597A1 (ja) | 表示装置及びその駆動方法 | |
US9666131B2 (en) | Pixel circuit and display | |
JP6142178B2 (ja) | 表示装置および駆動方法 | |
US10755636B2 (en) | Pixel circuit and driving method for the same, display substrate and display device | |
JP5184625B2 (ja) | 表示パネル装置及びその制御方法 | |
JP5779660B2 (ja) | 表示装置及びその制御方法 | |
US20170169761A1 (en) | Pixel circuit, driving method thereof, and display apparatus | |
US20200342812A1 (en) | Pixel driving circuit, driving method thereof, display device | |
US20160300532A1 (en) | Pixel circuit, pixel circuit driving method and display device | |
US9905166B2 (en) | Pixel driving circuit, pixel driving method and display apparatus | |
US20150213761A1 (en) | Pixel circuit and display | |
JP2020518023A (ja) | 表示パネル、画素駆動回路及びその駆動方法 | |
KR20180004370A (ko) | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 | |
US9165508B2 (en) | Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus | |
JP2008051960A (ja) | 画素回路 | |
US10395595B2 (en) | Display device | |
JP5756865B2 (ja) | 表示装置及びその制御方法 | |
JP6175718B2 (ja) | 駆動方法および表示装置 | |
JP2008051990A (ja) | 表示装置 | |
KR20180078933A (ko) | 유기 발광 다이오드 표시 장치 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
KR101818462B1 (ko) | 유기전계발광 표시장치의 구동회로 및 구동방법 | |
KR102434474B1 (ko) | 화소 및 이를 포함하는 유기전계발광 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |