JPWO2014156029A1 - 半導体パッケージおよび半導体デバイス - Google Patents

半導体パッケージおよび半導体デバイス Download PDF

Info

Publication number
JPWO2014156029A1
JPWO2014156029A1 JP2015508029A JP2015508029A JPWO2014156029A1 JP WO2014156029 A1 JPWO2014156029 A1 JP WO2014156029A1 JP 2015508029 A JP2015508029 A JP 2015508029A JP 2015508029 A JP2015508029 A JP 2015508029A JP WO2014156029 A1 JPWO2014156029 A1 JP WO2014156029A1
Authority
JP
Japan
Prior art keywords
semiconductor
fixing member
heat sink
lead terminal
matching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015508029A
Other languages
English (en)
Other versions
JP6210339B2 (ja
Inventor
八幡　和宏
和宏 八幡
高史 夘野
高史 夘野
光 池田
光 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014156029A1 publication Critical patent/JPWO2014156029A1/ja
Application granted granted Critical
Publication of JP6210339B2 publication Critical patent/JP6210339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体パッケージおよび半導体デバイスは、半導体もしくは整合回路が載置されるヒートシンクと、ヒートシンクに載置される半導体もしくは整合回路に電気的に接続されるリード端子と、リード端子をヒートシンクに固定する固定部材とを備え、固定部材は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される。

Description

本開示は、半導体を収容する半導体パッケージおよび半導体パッケージに半導体を収容した半導体デバイスに関する。
半導体を収容して搭載するための半導体パッケージとして、例えば、樹脂を用いて半導体を封止した中空の中空樹脂パッケージがある（特許文献１）。特許文献１では、半導体素子を収容するキャビティを形成するように樹脂成型された周壁部に、パッケージ本体の変形を防止する補強材がリードフレームと別体に埋没されている。
特開２００４−１９３２９４
しかしながら、昨今では、半導体パッケージおよびそれを備える半導体デバイスにおいて、製造時における耐熱性を向上させることや、製造コストを低減させるといった様々な工夫を行うことが求められている。
従って、本開示の一態様の目的は、上記課題を解決することにあって、製造時における耐熱性を向上させるとともに製造コストを低減した半導体パッケージおよびそれを備える半導体デバイスを提供することにある。
上記目的を達成するために、本開示の一態様は、以下のように構成する。
半導体パッケージは、導電性を有する平板状であり、半導体もしくは整合回路が載置されるヒートシンクと、ヒートシンクに載置される半導体もしくは整合回路に電気的に接続されるリード端子と、リード端子をヒートシンクに固定する固定部材とを備え、固定部材は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される。
また、半導体デバイスは、半導体もしくは整合回路と、導電性を有する平板状であり、半導体もしくは整合回路が載置して接合されたヒートシンクと、ヒートシンク上の半導体もしくは整合回路に電気的に接続されたリード端子と、リード端子をヒートシンクに固定する固定部材とを備え、固定部材は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される。
本開示の一態様によれば、半導体パッケージおよび半導体デバイスは、製造時における耐熱性を向上させるとともに製造コストを低減することができる。
本開示のこれらの態様と特徴は、添付された図面についての好ましい実施の形態に関連した次の記述から明らかになる。
本開示の一態様の実施の形態における半導体パッケージ１００の上面図 図１ＡにおけるＡ−Ａ断面図 図１ＡにおけるＢ−Ｂ断面図 実施の形態における半導体デバイス１１０の上面図 図２ＡにおけるＣ−Ｃ断面図 図２ＡにおけるＤ−Ｄ断面図 実施の形態における半導体パッケージ１００の製造方法の説明図 実施の形態における半導体パッケージ１００の製造方法の説明図 実施の形態における半導体パッケージ１００の製造方法の説明図 実施の形態における半導体パッケージ１００の製造方法の説明図 実施の形態における半導体パッケージ１００の製造方法の説明図 実施の形態における半導体デバイス１１０の製造方法の説明図 実施の形態における半導体デバイス１１０の製造方法の説明図 実施の形態における半導体デバイス１１０の製造方法の説明図 実施の形態の変形例１における半導体パッケージ２００の上面図 図５ＡにおけるＥ−Ｅ断面図 図５ＡにおけるＦ−Ｆ断面図 実施の形態の変形例２における半導体パッケージ３００の上面図 図６ＡにおけるＧ−Ｇ断面図 図６ＡにおけるＨ−Ｈ断面図 実施の形態の変形例３における半導体パッケージ４００の上面図 図７ＡにおけるＩ−Ｉ断面図 図７ＡにおけるＪ−Ｊ断面図
本発明者らは以下の内容を見出した。
昨今の携帯電話基地局等では、高周波電力増幅器が用いられている。このような高周波電力増幅器に用いられる半導体デバイスでは、半導体に効率良く信号を入出力させるために、半導体を収容する半導体パッケージ内に整合回路を内蔵することが多い。これにより、半導体や整合回路等が実装されるダイパッドサイズ（半導体パッケージサイズ）が大きくなる傾向にある。
また、このような高周波電力増幅器を使用すると半導体デバイスから熱が発生するが、発生した熱は機器の筐体やヒートシンクから直接放熱される。この放熱性を確保するため、半導体デバイスにおける半導体は、熱伝導率の良好な高融点のダイボンド材によって、熱伝導率の良好なダイパッドに実装されることが多い。また多くの場合、ダイパッド裏面は樹脂から露出している。
高周波電力増幅器用の半導体パッケージにおいては、以上のような機能が必須となる。
現状、様々な半導体パッケージが存在するが、樹脂封止型パッケージとセラミック中空型パッケージに大別できる。
樹脂封止型パッケージは、半導体や部品さらにそれらを接続するワイヤを内蔵するとともに、これらを保護するために樹脂モールドが施されている。樹脂封止型パッケージは、安価かつ大量に生産可能なため、民生用の半導体のパッケージとして、最も一般的に使用されている。
しかしながら、樹脂封止型パッケージによる半導体デバイスを長期間使用すると、半導体デバイスおよびその周辺環境において温度の上昇と下降が繰り返される。このような温度変化の繰り返しによって、半導体、整合回路およびリードフレームなどの部品とモールド樹脂との熱膨張係数が異なることに起因して、部品とモールド樹脂との界面で剥離が生じ、半導体を接続するためのワイヤが切断されて、故障に至るという問題がある。特に、高周波電力増幅器では、発熱量が大きく、パッケージサイズも大きいことから、モールド樹脂における剥離が顕著に起こる。
セラミック中空パッケージは、中空のパッケージ内にセラミックを用いて半導体を封止したパッケージである。セラミック中空パッケージでは、樹脂ではなくセラミックを用いているため、高温のダイスボンディングが可能であり、信頼性にも優れている。しかしながら、セラミックの加工やセラミックの銀ロウ付けを行う際には工数が多く掛かってしまうという問題がある。またセラミックの銀ロウ付け時には、セラミックとヒートシンクの熱膨張係数差に起因して応力が生じるため、その応力を緩和するために、ヒートシンクに、タングステンやモリブデンの積層構造あるいはそれらの合金を使用する必要がある。これにより、非常にコストが上がってしまうという問題がある。
これらの問題に対して、樹脂を用いた中空パッケージを検討しているが、樹脂のみを用いた場合には、樹脂自体がダイスボンド時における高温に耐えられず、その形状を保持することができないという問題がある。また、ダイボンディングを行なった後に樹脂構造を形成することも考えられるが、工程が非常に煩雑となり、コストの上昇を招く。
本発明者らは、以上の知見に基づき鋭意検討を重ねた結果、以下で説明する半導体パッケージおよび半導体デバイスを見出した。
（実施の形態）
以下、本開示の一態様の実施の形態における半導体パッケージ１００について、図面を参照して説明する。
図１Ａ―１Ｃは、本実施の形態における半導体パッケージ１００を示す。図１Ａは、半導体パッケージ１００の上面図で、図１Ｂは、図１ＡにおけるＡ−Ａ断面図で、図１Ｃは、図１ＡにおけるＢ−Ｂ断面図である。なお、半導体パッケージとは、半導体を収容するためのパッケージであり、本明細書では、半導体が未だ載置・接合されていないパッケージをいう。図１Ａ―１Ｃに示すように、半導体パッケージ１００は、ヒートシンク１０１と、２つのリード端子１０２と、リード端子１０２をヒートシンク１０１に固定する固定部材１０３とを備える。
ヒートシンク１０１は、半導体もしくは整合回路（図２Ａ−２Ｃを参照、図１Ａ−１Ｃでは図示せず）を載置する土台であるとともに、半導体もしくは整合回路から発生した熱を放熱する役割を有している。また、ヒートシンク１０１は、導電性を有する平板状である。
リード端子１０２は、外部との接続用端子である。図１Ａ、１Ｂに示すように、入力用と出力用の２つのリード端子１０２が設けられている。
本実施の形態におけるヒートシンク１０１およびリード端子１０２はともに、電気抵抗が低くかつ熱伝導率が高い材料（例えば、銅）によって形成されている。
リード端子１０２をヒートシンク１０１に固定する固定部材１０３は、図１Ｂに示すように、ヒートシンク１０１とリード端子１０２との間に配置される。固定部材１０３は、樹脂とセラミック粉体とを混合（混練、加熱、硬化）した複合樹脂材料により形成されている。
本実施の形態では、固定部材１０３を形成する複合樹脂材料のセラミック粉体として、アルミナやシリカのような熱伝導率の高い無機フィラーを用いるとともに、複合樹脂材料の樹脂として、エポキシ樹脂を用いている。また、本実施の形態におけるセラミック粉体としては、比誘電率が１０以上の誘電体である高誘電体が用いられている。なお、複合樹脂材料におけるセラミック粉体の混合割合は例えば、重量比で７０％〜９５％である。
ヒートシンク１０１と固定部材１０３により、半導体もしくは整合回路を収容するキャビティ１１４が構成される。キャビティ１１４は、ヒートシンク１０１と固定部材１０３などによって仕切られた空間である。
このように構成される半導体パッケージ１００において、ヒートシンク１０１およびリード端子１０２の表面のうち、固定部材１０３と接触する接触表面１０１ａ、１０２ａには、粗化された粗化部分が形成されている。また、この粗化部分は酸化されており、酸化部分を形成している。
また、ヒートシンク１０１、リード端子１０２および固定部材１０３の表面においてはそれぞれが接触する部分を除いて、メッキが施されている。例えば、ヒートシンク１０１では、固定部材１０３と接触する接触表面１０１ａを除く上面１０１ｂにメッキが施される。
次に、図１Ａ−１Ｃで説明した半導体パッケージ１００に、半導体や整合回路を載置・接合して形成される半導体デバイス１１０について、図２を用いて説明する。図２Ａは、半導体デバイス１１０の上面図で、図２Ｂは、図２ＡにおけるＣ−Ｃ断面図で、図２Ｃは、図２ＡにおけるＤ−Ｄ断面図である。なお、半導体デバイスとは、半導体パッケージ内に半導体や整合回路などが載置・接合された状態のものをいう。図２Ａ―２Ｃに示すように、半導体デバイス１１０は、ヒートシンク１０１、リード端子１０２および固定部材１０３を備えた半導体パッケージ１００と、半導体１１１と、整合回路１１２と、ワイヤ１１３とを備える。
半導体１１１は、半導体パッケージ１００に実装される半導体素子であり、キャビティ１１４に収容される。半導体１１１において信号の入出力が行われる。
整合回路１１２は、半導体デバイス１１０におけるインピーダンスを変換・整合するための回路であり、半導体１１１とともに半導体パッケージ１００に実装され、キャビティ１１４に収容される。なお、整合回路は、高周波・高出力の用途において特に必要とされる。
図２Ａ、２Ｂに示すように、半導体１１１と整合回路１１２はともに、ヒートシンク１０１の上面１０１ｂにおいてリード端子１０２および固定部材１０３に挟まれるようにして載置されている。図２Ａ、２Ｂでは、半導体１１１が１つ、整合回路１１２が４つ設けられる場合について例示しているが、数はこれらに限らない。また、半導体１１１のみが設けられる場合であってもよい。
ワイヤ１１３は、図２Ａ、２Ｂに示すように、半導体１１１と整合回路１１２を接続するとともに、整合回路１１２同士、さらには整合回路１１２とリード端子１０２を接続するワイヤである。ワイヤ１１３によって半導体１１１、整合回路１１２およびリード端子１０２が接続されることで、半導体１１１と外部接続用のリード端子１０２とが電気的に接続されて、外部との信号の入出力が可能となる。
半導体デバイス１１０は、図示は省略しているが、封止用のコの字型のリッド（蓋）をさらに備える。リッドがヒートシンク１０１やリード端子１０２の上から重ねられることで、中空の半導体デバイス１１０内（すなわち、キャビティ１１４）に半導体１１１および整合回路１１２が封止される。
固定部材１０３は、半導体１１１および整合回路１１２の厚みよりも大きい厚みを有して、ヒートシンク１０１とともにキャビティ１１４を構成する。
次に、上述した半導体パッケージ１００および半導体デバイス１１０のそれぞれの製造方法について、図３Ａ−３Ｅ、図４Ａ−４Ｃを用いて説明する。図３Ａ−３Ｅは、半導体パッケージ１００の製造方法を示し、図４Ａ−４Ｃは、半導体デバイス１１０の製造方法を示す。
図３Ａに示すように、半導体パッケージ１００を製造するにはまず、内側に４つのリード端子１０２を接続したリード体１１５を準備する。具体的には、リード端子１０２の原料（本実施の形態では銅）を用いて、リード体１１５を予め別途金型で作成するとともに、リード体１１５の形状の溝に挿入する（はめ込む）。
このようにしてリード体１１５を作成するとともに、本実施の形態ではさらに、リード体１１５におけるリード端子１０２の一部の表面（接触表面１０２ａ）を粗化することで粗化部分を形成している。
次に、リード体１１５における４つのリード端子１０２のそれぞれに固定部材１０３を取り付ける。具体的には、リード体１１５を収容している金型の上に、リード体１１５の金型とは別の金型を取り付けてその金型内に固定部材１０３の原料（本実施の形態では、予めエポキシ樹脂とフィラーを混練した複合樹脂材料である混練樹脂）を充填する。このようにして、図３Ｂに示すように、リード体１１５のリード端子１０２上に固定部材１０３を取り付ける。このとき、固定部材１０３は、リード端子１０２における粗化部分の上（接触表面１０２ａ上）に配置される。
図３Ｂに示すように、リード端子１０２に固定部材１０３を取り付ける一方で、図３Ｃに示すように、２つのヒートシンク１０１を接続したヒートシンク体１１６を準備する。具体的には、ヒートシンク１０１の原料（本実施の形態では銅）を用いて、ヒートシンク体１１６を予め別途金型で作成するとともに、ヒートシンク体１１６の形状の溝に挿入する。ヒートシンク体１１６においても、リード端子１０２と同様に、ヒートシンク１０１の一部の表面（接触表面１０１ａ）を粗化することで、粗化部分を形成している。
次に、ヒートシンク体１１６と、樹脂およびリード体１１５とを重ねて、互いに接合する。具体的には、図３Ｂに示される樹脂（固定部材１０３）およびリード体１１５上に、図３Ｃに示されるヒートシンク体１１６を重ねるようにして、互いの金型をフェイスダウンにより合わせる。このとき、固定部材１０３は、ヒートシンク１０１の接触表面１０１ａに接触するように置かれる。
さらにこの状態で加熱して、固定部材１０３の複合樹脂材料の樹脂の硬化温度以上となるように、雰囲気温度を上昇させる。このとき、加熱により酸化されることで、ヒートシンク１０１およびリード端子１０２の全面において酸化部分（酸化膜）が形成される。その後、冷却して、固定部材１０３を硬化させる。これにより、図３Ｄに示すように、ヒートシンク１０１およびリード端子１０２と、固定部材１０３とを密着させる。
その後、図３Ｄに示されるヒートシンク１０１およびリード端子１０２の表面にメッキが施される。具体的には、ヒートシンク１０１およびリード端子１０２の表面における、固定部材１０３との接触表面１０１ａ、１０１ｂ以外の箇所に対して、アルカリの処理によって酸化部分を除去するとともに、除去後の表面にメッキを施す。
これにより、ヒートシンク１０１およびリード端子１０２の表面において、固定部材１０３と接触する接触表面１０１ａ、１０２ａには酸化部分が残存する一方で、固定部材１０３に接触しない表面は、酸化部分が除去されるとともにメッキが施される。
このように酸化部分の形成後にメッキ部分を形成することで、酸化部分による密着性の向上を図りつつ、メッキ処理を行っている。また、酸化させることで密着度を向上させるだけでなく、粗化部分が形成された面を酸化することで、密着度をさらに向上させている。
最終的には、図３Ｅに示すように、それぞれのパッケージを分割することで、ヒートシンク１０１、リード端子１０２および固定部材１０３を備える半導体パッケージ１００が作成される。本実施の形態では、同時に２つの半導体パッケージ１００を製造する場合について説明したが、これに限らず、前述した方法と同様の方法により、同時に１つ又は３つ以上の半導体パッケージ１００を製造しても良い。
次に、図３Ａ−３Ｅで説明した半導体パッケージ１００に、半導体や整合回路などを載置・接合して形成される半導体デバイス１１０を製造する方法について、図４Ａ―４Ｃを用いて説明する。
まず、図４Ａに示すように、図３Ｅに示される半導体パッケージ１００を準備する。次に、図４Ｂに示すように、半導体パッケージ１００のヒートシンク１０１の上面１０１ｂに半導体１１１および整合回路１１２を実装する。具体的には、キャビティ１１４内のヒートシンク１０１の上面１０１ｂにおける部品実装位置に予めＡｕＳｎペレットを置くとともに、そのＡｕＳｎペレット上に半導体１１１と整合回路１１２を置いた状態で、ＡｕＳｎの溶融温度以上（約２８３℃以上）に設定された炉内に数分間入れる。これにより、ＡｕＳｎが溶融することで、キャビティ１１４内で半導体１１１および整合回路１１２が同時に実装される（ダイボンド）。
ここで、ダイボンド材として、ＡｕＳｎのように熱伝導率の良好な高融点の材料を用いる場合、ダイボンディング時における加熱温度は例えば、雰囲気温度で３００℃以上に達する。
一方で、固定部材１０３の複合樹脂材料の樹脂として用いられる一般的なエポキシ樹脂は、熱硬化性の樹脂であり、硬化温度が２００℃以下、ガラス転移温度が２５０℃以下である。そうすると、ダイボンディング時における３００℃以上という加熱温度がエポキシ樹脂のガラス転移温度を越えているため、加熱温度によって、固定部材１０３はその形状を保持できないと考えられる。しかしながら、本実施の形態では、固定部材１０３を、樹脂とセラミック粉体とを混同した複合樹脂材料により形成している。これにより、加熱温度が樹脂のガラス転移温度を越えても、固定部材１０３と、ヒートシンク１０１およびリード端子１０２との界面で剥離が起こらずに、固定部材１０３の形状を保持することができる。なお、本明細書における固定部材１０３の形状が保持されるとは、固定部材１０３の加熱接合後における体積減少率が５％以下である場合をいう。
次に、ワイヤ１１３を用いて、半導体１１１、整合回路１１２およびリード端子１０２を接続する。具体的には、ワイヤ１１３によるワイヤボンディングによって、図４Ｃに示すように、半導体１１１と整合回路１１２を接続するとともに、整合回路１１２同士、および整合回路１１２とリード端子１０２を接続する。これにより、半導体１１１とリード端子１０２とが電気的に接続される。
その後、リッドを被せることにより、半導体ペッケージ１００内に半導体１１１および整合回路１１２を封止した中空の半導体デバイス１１０が作成される。
以上のような、材料、構成を採用することで、低コストの材料を使用するとともに、高コストの工法をとることなく、高融点のダイボンド材が使用でき、さらに半導体１１１の熱を効率よく放熱できる半導体パッケージ１００および半導体パッケージ１１０を提供することが出来る。
また、このように作成された半導体デバイス１１０においては、リード端子１０２が、高誘電体のセラミック粉体を含んだ固定部材１０３を介してヒートシンク１０１に電気的に接続される。これにより、固定部材１０３において、半導体デバイス１１０におけるインピーダンスが変化する。
ここで、一般的には、リード端子１０２は半導体パッケージ１００の内部と信号の入出力を行うものであるため、半導体パッケージ１００の内部のインピーダンスに影響を及ぼさず、且つロスが無いことが望まれる。そのため、リード端子１０２の下に配置される部材（本実施の形態では、固定部材１０３を構成する混練樹脂）については、比誘電率は小さく（例えば１０以下）、誘電正接も小さいことが望まれる。しかしながら、本実施の形態では、リード端子１０２の下に配置される部材である固定部材１０３の比誘電率を大きくして、リード端子１０２を整合回路として積極的に利用することを想定している。したがって、本実施の形態によれば、比誘電率を大きくすることで、波長短縮が起こり、インピーダンスを大きく変化させることができる。
以上、本実施の形態の半導体パッケージ１００は、導電性を有する平板状であり、半導体１１１もしくは整合回路１１２が載置されるヒートシンク１０１と、ヒートシンク１０１に載置される半導体１１１もしくは整合回路１１２に電気的に接続されるリード端子１０２と、リード端子１０２をヒートシンク１０１に固定する固定部材１０３とを備え、固定部材１０３は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される。また、本実施の形態の半導体デバイス１１０は、半導体１１１もしくは整合回路１１２と、導電性を有する平板状であり、半導体１１１もしくは整合回路１１２が載置して接合されたヒートシンク１０１と、ヒートシンク１０１上の半導体１１１もしくは整合回路１１２に電気的に接続されたリード端子１０２と、リード端子１０２をヒートシンク１０１に固定する固定部材１０３とを備え、固定部材１０３は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される。
このような半導体パッケージ１００および半導体デバイス１１０によれば、固定部材１０３の材料として、樹脂とセラミック粉体を混合した複合樹脂材料を用いているため、固定部材１０３を樹脂のみで形成する場合に比べて、製造時における耐熱性を向上させることができる。さらには、固定部材１０３がセラミック粉体のみで形成されるときに必要となる銀ロウ付け等の工程が不要となるため、製造コストを低減することができる。すなわち、製造時における耐熱性の向上と製造コストの低減とを両立して実現することができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、固定部材１０３の複合樹脂材料に混合された樹脂のガラス転移温度は、ヒートシンク１０１に半導体１１１および整合回路１１２を載置して接合する際の加熱温度よりも低い。一方で、半導体１１１をヒートシンク１０１に載置して接合する際に、樹脂のガラス転移温度を超える温度まで加熱しても、樹脂とセラミック粉体とを混合しているため、固定部材１０３の形状を保持することができる。これにより、製造時における耐熱性をさらに向上させることができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、ヒートシンク１０１又はリード端子１０２は、固定部材１０３に接触する位置に粗化された粗化部分を有する。これにより、ヒートシンク１０１又はリード端子１０２と、固定部材１０３との密着性が向上するため、半導体パッケージ１００および半導体デバイス１１０の信頼性を向上させることができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、ヒートシンク１０１又はリード端子１０２は、固定部材１０３に接触する位置に酸化された酸化部分を有する。これにより、ヒートシンク１０１又はリード端子１０２と、固定部材１０３との密着性が向上するため、半導体パッケージ１００および半導体デバイス１１０の信頼性を向上させることができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、ヒートシンク１０１又はリード端子１０２は、固定部材１０３に接触しない位置にメッキされたメッキ部分を有する。これにより、酸化部分とは異なる位置にメッキ部分を形成することで、酸化部分による密着性の向上を図りつつ、メッキ処理を行うことができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、リード端子１０２は、固定部材１０３を介してヒートシンク１０１に電気的に接続され、固定部材１０３の複合樹脂材料に混合されたセラミック粉体は高誘電体である。これにより、半導体パッケージ１００および半導体デバイス１１０におけるインピーダンスが固定部材１０３において変化するため、整合回路としての機能を固定部材１０３に持たせることができる。
また、本実施の形態の半導体パッケージ１００および半導体デバイス１１０によれば、半導体素子１１１に加えて、ヒートシンク１０１上に整合回路１１２をさらに備える。これにより、特に高出力・高周波の用途に有効に用いることができる。
また、本実施の形態の半導体デバイス１１０を製造する方法は、半導体パッケージ１００に半導体１１１もしくは整合回路１１２が収容されて形成される半導体デバイス１１０の製造方法であって、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される固定部材１０３を用いて、リード端子１０２を、導電性を有する平板状であるヒートシンク１０１に固定して、半導体パッケージ１００を作成する工程と、半導体パッケージ１００のヒートシンク１０１上に半導体１１１もしくは整合回路１１２を載置して加熱することにより半導体１１１もしくは整合回路１１２をヒートシンク１０１に接合する工程と、ヒートシンク１０１上の半導体１１１もしくは整合回路１１２とリード端子１０２とを電気的に接続する工程とを有し、固定部材１０３の形状は、半導体１１１もしくは整合回路１１２をヒートシンク１０１に載置して接合する際の加熱温度において保持される。
これにより、固定部材１０３の材料として、樹脂とセラミック粉体を混合した複合樹脂材料を用いているため、固定部材１０３を樹脂のみで形成する場合に比べて、製造時における耐熱性を向上させることができる。さらには、固定部材１０３がセラミック粉体のみで形成されるときに必要となる銀ロウ付け等の工程が不要となるため、製造コストを低減することができる。すなわち、製造時における耐熱性の向上と製造コストの低減とを両立して実現することができる。
なお、本開示は上記実施の形態に限定されるものではなく、その他種々の態様で実施できる。例えば、リード端子１０１における固定部材１０３と接触する部分に開口又は凹凸を形成しても良い。これにより、リード端子１０１と固定部材１０３との密着性を向上させることができる。
次に、本実施の形態にかかる半導体パッケージ１００の各種変形例について、図５Ａ−５Ｃ、６Ａ−６Ｃ、７Ａ−７Ｃを用いて説明する。図５Ａ―５Ｃは、変形例１にかかる半導体パッケージ２００を示し、図６Ａ―６Ｃは、変形例２にかかる半導体パッケージ３００を示し、図７Ａ―７Ｃは、変形例３にかかる半導体パッケージ４００を示す。
（変形例１）
図５Ａ、Ｃに示すように、ヒートシンク２０１と固定部材２０３により、キャビティ２１４が構成されている。変形例１にかかる半導体パッケージ２００では、ヒートシンク２０１と固定部材２０３とが接触している面積を、固定部材２０３とリード端子２０２とが接触している面積よりも大きくしている。これにより、固定部材２０３とヒートシンク２０１との密着力が向上するため、半導体パッケージ２００の信頼性を向上させることができる。
（変形例２）
図６Ｃに示すように、ヒートシンク３０１と固定部材３０３により、キャビティ３１４が構成されている。変形例２にかかる半導体パッケージ３００では、固定部材３０３はリード端子３０２を受ける凹部３０４を備える。これにより、固定部材３０３とリード端子３０２との密着力が向上するため、半導体パッケージ３００の信頼性を向上させることができる。
（変形例３）
図７Ａ−７Ｃに示すように、変形例３にかかる半導体パッケージ４００では、下段の固定部材４０３をロの字型に形成するとともに、リード端子４０２上にもロの字型の固定部材４０４を形成している。ヒートシンク４０１と固定部材４０３により、キャビティ４１４が構成されている。このようにリード端子４０２を挟むように２つの固定部材４０３、４０４を配置することで、リード端子４０２と固定部材４０３、４０４との接触面積が増えて、密着力を向上させることができる。さらに、その後にリッドを接着する際にリッドがコの字である必要がなくなるため、コストの低下にもつながる。
なお、上記様々な実施の形態のうちの任意の実施の形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本開示の一態様の実施の形態の半導体パッケージおよび半導体デバイスは、高周波信号を高出力で扱う移動体通信用の基地局、あるいは電子レンジなどのマイクロ波家電などに用いられる半導体パッケージおよび半導体デバイスに有用である。
本開示は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本開示の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２０１３年３月２８日に出願された日本国特許出願Ｎｏ．２０１３−６９２１１号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。

Claims (12)

  1. 導電性を有する平板状であり、半導体もしくは整合回路が載置されるヒートシンクと、
    ヒートシンクに載置される半導体もしくは整合回路に電気的に接続されるリード端子と、
    リード端子をヒートシンクに固定する固定部材とを備え、
    固定部材は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される、半導体パッケージ。
  2. 固定部材は、ヒートシンクに載置される半導体もしくは整合回路のうち厚みの厚い方の厚み以上の厚みを有し、ヒートシンクと固定部材により、半導体もしくは整合回路を収容するキャビティを構成する、請求項１記載の半導体パッケージ。
  3. 固定部材の複合樹脂材料に混合された樹脂のガラス転移温度は、ヒートシンクに半導体もしくは整合回路を載置して接合する際の加熱温度よりも低い、請求項１又は２に記載の半導体パッケージ。
  4. ヒートシンク又はリード端子は、固定部材に接触する位置に粗化された粗化部分を有する、請求項１から３のいずれか１つに記載の半導体パッケージ。
  5. ヒートシンク又はリード端子は、固定部材に接触する位置に酸化された酸化部分を有する、請求項１から４のいずれか１つに記載の半導体パッケージ。
  6. ヒートシンク又はリード端子は、固定部材に接触しない位置にメッキされたメッキ部分を有する、請求項５に記載の半導体パッケージ。
  7. ヒートシンクと固定部材とが接触している面積は、固定部材とリード端子とが接触している面積よりも大きい、請求項１から６のいずれか１つに記載の半導体パッケージ。
  8. 固定部材はリード端子を受ける凹部を備える、請求項１から７のいずれか１つに記載の半導体パッケージ。
  9. リード端子における固定部材と接触している部分には、開口又は凹凸が形成されている、請求項１から８のいずれか１つに記載の半導体パッケージ。
  10. リード端子は、固定部材を介してヒートシンクに電気的に接続され、
    固定部材の複合樹脂材料に混合されたセラミック粉体は高誘電体である、請求項１から８のいずれか１つに記載の半導体パッケージ。
  11. 半導体もしくは整合回路と、
    導電性を有する平板状であり、半導体もしくは整合回路が載置して接合されたヒートシンクと、
    ヒートシンク上の半導体もしくは整合回路に電気的に接続されたリード端子と、
    リード端子をヒートシンクに固定する固定部材とを備え、
    固定部材は、樹脂とセラミック粉体とを混合した複合樹脂材料により形成される、半導体デバイス。
  12. 半導体パッケージに半導体もしくは整合回路が収容されて形成される半導体デバイスの製造方法であって、
    樹脂とセラミック粉体とを混合した複合樹脂材料により形成される固定部材を用いて、リード端子を、導電性を有する平板状であるヒートシンクに固定して、半導体パッケージを作成する工程と、
    半導体パッケージのヒートシンク上に半導体もしくは整合回路を載置して加熱することにより半導体もしくは整合回路をヒートシンクに接合する工程と、
    ヒートシンク上の半導体もしくは整合回路とリード端子とを電気的に接続する工程とを有し、
    固定部材の形状は、半導体もしくは整合回路をヒートシンクに載置して接合する際の加熱温度において保持される、半導体デバイスの製造方法。
JP2015508029A 2013-03-28 2014-03-13 半導体パッケージおよび半導体デバイス Expired - Fee Related JP6210339B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013069211 2013-03-28
JP2013069211 2013-03-28
PCT/JP2014/001450 WO2014156029A1 (ja) 2013-03-28 2014-03-13 半導体パッケージおよび半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2014156029A1 true JPWO2014156029A1 (ja) 2017-02-16
JP6210339B2 JP6210339B2 (ja) 2017-10-11

Family

ID=51623049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508029A Expired - Fee Related JP6210339B2 (ja) 2013-03-28 2014-03-13 半導体パッケージおよび半導体デバイス

Country Status (3)

Country Link
US (1) US20160071777A1 (ja)
JP (1) JP6210339B2 (ja)
WO (1) WO2014156029A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444588B2 (en) * 2018-11-19 2022-09-13 Illinois Tool Works Inc. Copper wire bond solution for reducing thermal stress on an intermittently operable chipset controlling RF application for cooking
JP2020150049A (ja) * 2019-03-12 2020-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326845A (ja) * 1997-03-25 1998-12-08 Mitsui Chem Inc 樹脂パッケージ，半導体装置，および樹脂パッケージの製造方法
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2006516361A (ja) * 2003-01-10 2006-06-29 キョウセラ アメリカ インコーポレーテッド 非セラミック系窓枠を有する半導体パッケージ
JP2008218617A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 放熱基板及びこれを用いた回路モジュール
JP2009277794A (ja) * 2008-05-13 2009-11-26 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
WO2013018344A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
US6783867B2 (en) * 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP3941262B2 (ja) * 1998-10-06 2007-07-04 株式会社日立製作所 熱硬化性樹脂材料およびその製造方法
US20080266869A1 (en) * 2006-09-13 2008-10-30 Yun Tai LED module
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
JP2012064616A (ja) * 2010-09-14 2012-03-29 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326845A (ja) * 1997-03-25 1998-12-08 Mitsui Chem Inc 樹脂パッケージ，半導体装置，および樹脂パッケージの製造方法
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2006516361A (ja) * 2003-01-10 2006-06-29 キョウセラ アメリカ インコーポレーテッド 非セラミック系窓枠を有する半導体パッケージ
JP2008218617A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 放熱基板及びこれを用いた回路モジュール
JP2009277794A (ja) * 2008-05-13 2009-11-26 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
WO2013018344A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
WO2014156029A1 (ja) 2014-10-02
US20160071777A1 (en) 2016-03-10
JP6210339B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
US20130341775A1 (en) Semiconductor module
JP2016018866A (ja) パワーモジュール
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP6057926B2 (ja) 半導体装置
JP6057927B2 (ja) 半導体装置
JP2018142617A (ja) 半導体装置およびその製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP6210339B2 (ja) 半導体パッケージおよび半導体デバイス
JP2013138087A (ja) 半導体モジュール及びその製造方法
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
JP4949159B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP6472568B2 (ja) 半導体装置の製造方法
KR20140070350A (ko) 반도체장치 및 그 제조방법
WO2016125673A1 (ja) 半導体モジュールおよびパワーコントロールユニット
TWM625943U (zh) 封裝散熱結構及包含其的晶片
JP2001217333A (ja) 気密封止型半導体パッケージ
KR101643463B1 (ko) 반도체 칩 패키지와 이의 제조 장치 및 방법
KR102305952B1 (ko) 플립 칩 본딩 기반 반도체 디바이스 패키지
JP2015018860A (ja) 半導体パッケージの製造方法
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置
JP2013135161A (ja) 半導体装置およびその製造方法
WO2023008252A1 (ja) パッケージおよびパワーモジュール
JP2023036447A (ja) リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法
JP2005217248A (ja) 半導体装置
JP2014003134A (ja) 高放熱型電子部品収納用パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170830

R151 Written notification of patent or utility model registration

Ref document number: 6210339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees