JPWO2013147276A1 - 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法 - Google Patents

縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2013147276A1
JPWO2013147276A1 JP2014508244A JP2014508244A JPWO2013147276A1 JP WO2013147276 A1 JPWO2013147276 A1 JP WO2013147276A1 JP 2014508244 A JP2014508244 A JP 2014508244A JP 2014508244 A JP2014508244 A JP 2014508244A JP WO2013147276 A1 JPWO2013147276 A1 JP WO2013147276A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor
conductivity type
sic
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014508244A
Other languages
English (en)
Other versions
JP5995252B2 (ja
Inventor
憲幸 岩室
憲幸 岩室
原田　信介
信介 原田
保幸 星
保幸 星
原田　祐一
祐一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Publication of JPWO2013147276A1 publication Critical patent/JPWO2013147276A1/ja
Application granted granted Critical
Publication of JP5995252B2 publication Critical patent/JP5995252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

炭化珪素縦型ＭＯＳＦＥＴは、基板の表面に形成された低濃度の層に選択的に形成された第２の半導体層ベース層以外の表面層に形成された第１導電型のＮ打ち返し層（６）と、第１導電型のソース領域と第１導電型のＮ打ち返し層（６）とに挟まれた、第２導電型の第３の半導体層の表面露出部上の少なくとも一部に、ゲート絶縁膜を介して形成されたゲート電極層と、ソース領域と第３の半導体層との表面に共通に接触するソース電極を有しており、第２導電型半導体層の一部をＮ打ち返し層（６）の下の領域で結合する。これによって、ＳｉＣ等を半導体材料とした縦型ＳｉＣ−ＭＯＳＦＥＴの低オン抵抗を利用しつつ、高電圧印加時においても、ゲート電極を形成する酸化膜の破壊を防止して信頼性を向上させることができる。

Description

本発明は、高耐圧大電流を制御できるパワー半導体装置、特にワイドバンドギャップ材料のひとつである炭化ケイ素を半導体として用いた縦型高耐圧ＭＯＳＦＥＴ装置ならびにＩＧＢＴに関する。
従来、高耐圧、大電流を制御するパワー半導体素子（パワーデバイス）の材料として、シリコン（Ｓｉ）単結晶が用いられている。パワー半導体素子にはいくつかの種類があり、現状は用途に合わせて使い分けられている。パワー半導体素子のうち、例えばバイポーラトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、電流密度は多く取れるものの、高速でのスイッチングが難しい。具体的には、たとえば、バイポーラトランジスタは数ｋＨｚ程度の周波数が使用限界であって、ＩＧＢＴは２０ｋＨｚ程度の周波数が使用限界である。一方、パワー半導体素子のうち、例えばパワーＭＯＳＦＥＴは、大電流には対応できないものの、数ＭＨｚ程度の周波数までの高速で使用することができる。
市場では、より大電流に対応可能であって、かつ、高速性を兼ね備えたパワー半導体素子への要求が強い。このため、ＩＧＢＴやパワーＭＯＳＦＥＴの改良に力が注がれ、現在では、ほぼ材料限界に近いところまで開発が進んできている。
図１は、一般的なＭＯＳＦＥＴの断面構造を示す説明図である。図１においては、大電流に対応可能であって、かつ、高速性を兼ね備えたパワーデバイスとして代表的（一般的）なＭＯＳＦＥＴの断面構造を示している。図１において、基板ａのおもて面側には、エピタキシャル形成された低濃度のＮ-ドリフト層ｂが設けられている。低濃度のＮ-ドリフト層ｂのおもて面側の表面層には、さらにＰベース層ｃが形成されている。Ｐベース層ｃのおもて面側の表面層には、高濃度のＮ+ソース層ｄが選択的に形成されている。Ｎ-ドリフト層ｂ、Ｐベース層ｃ、ならびに、高濃度のＮ+ソース層ｄの上には、ゲート絶縁膜ｅを介してゲート電極ｆが形成されている。基板ａの裏面側には、ドレイン電極ｇが形成されている。
さらに、近年では、超接合型のＭＯＳＦＥＴが注目を浴びている。図２、図３および図４は、従来のシリコン超接合ＭＯＳＦＥＴの断面構造を示す説明図である。図２〜４においては、超接合型ＭＯＳＦＥＴとして代表的な素子の断面構造を示している。超接合型ＭＯＳＦＥＴは、たとえば、藤平らが１９９７年にこの理論を発表し（下記非特許文献１を参照。）、１９９８年にＤｅｂｏｙらによってＣｏｏｌＭＯＳＦＥＴとして製品化されたことが知られている（下記非特許文献２を参照。）。これらの超接合型ＭＯＳＦＥＴは、Ｎ-ドリフト層に縦方向にＰ層を柱状構造に形成することで、ソース・ドレイン間の耐圧特性を劣化させることなくオン抵抗を格段に向上させることができる。
また、パワー半導体素子の観点からの材料検討も行われている。たとえば、Ｓｈｅｂｎａｉらが報告しているように、低オン電圧、高速・高温特性に優れた素子であることから、ＳｉＣが、次世代のパワー半導体素子として近年特に注目を集めている（下記非特許文献３を参照。）。
ＳｉＣが次世代のパワー半導体素子として注目を集めている背景には、ＳｉＣが化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できることが挙げられる。また、ＳｉＣが次世代のパワー半導体素子として注目を集めている背景には、最大電界強度がＳｉより１桁以上大きいことが挙げられる。
ＳｉＣは、Ｓｉにおける材料限界を超える可能性が大きいため、パワー半導体、特にＭＯＳＦＥＴとして、今後の伸長が大きく期待される。特に、ＳｉＣは、そのオン抵抗が小さいことが期待されており、たとえば、高耐圧特性を維持したままより一層の低オン抵抗を有する縦型ＳｉＣ−ＭＯＳＦＥＴが期待できる。
米国特許第７９２３３２０号明細書
Ｆｕｊｉｈｉｒａ ｅｔ ａｌ，ＪＪＡＰ ｖｏｌ．３６ Ｐａｒｔ１ ｎｏ．１０，ＰＰ．６２５４，１９９７年 Ｄｅｂｏｙ ｅｔ ａｌ，ＩＥＥＥ ＩＥＤＭ １９９８，ＰＰ．６８３ Ｓｈｅｎａｉ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ（Ｖｏｌ．３６，Ｐ．１８１１），１９８９年
このように形成されたＳｉＣ−ＭＯＳＦＥＴは、低オン抵抗で高速スイッチングが可能であるため、スイッチングデバイスとして活用されることが期待されている。具体的には、ＳｉＣ−ＭＯＳＦＥＴは、低オン抵抗で高速スイッチングが可能な素子として、モータコントロール用インバータや無停電電源装置（ＵＰＳ）などの電力変換装置に活用されることが期待されている。
ＳｉＣは、ワイドバンドギャップ半導体材料であるために、前述のようにその破壊電界強度がＳｉの約１０倍と高く、オン抵抗が十分小さくなることが期待される。一方、半導体の破壊電界強度が約１０倍高くなるため、特に高電圧印加時の酸化膜への電界の負荷がＳｉ素子に比べて大きくなる。このため、酸化膜に大きな電界が加わる前にＳｉの破壊電界強度に達するためＳｉを用いたパワーデバイスでは問題にならなかったことが、半導体の破壊電界強度がきわめて高いＳｉＣを用いたパワーデバイスにおいては問題となり、酸化膜が先に破壊してしまうことが懸念される。
具体的には、図１に示すＳｉＣ−ＭＯＳＦＥＴのゲート絶縁膜（酸化膜）ｅに大きな電界強度が印加されることになり、ゲート電極ｆを形成する酸化膜が破壊するなどして、ＳｉＣ−ＭＯＳＦＥＴに対する信頼性に大きな問題が生じる可能性がある。このような不具合は、ＳｉＣ−ＭＯＳＦＥＴだけでなく、ＳｉＣ−ＩＧＢＴにもいえることである。このような不具合に関しては、たとえば上記特許文献１にも、ＳｉＣ−ＭＯＳＦＥＴにおけるゲート酸化膜への電界強度に注意を要する記述があるが、ＳｉＣは、Ｓｉにおける材料限界を超える可能性が大きいことから、パワー半導体用途、特にＭＯＳＦＥＴでは今後の伸長が大きく期待されており、改良が期待されている。
この発明は、上述した従来の問題を解決するため、ＳｉＣ等を半導体材料とした縦型ＳｉＣ−ＭＯＳＦＥＴにおいて、その低オン抵抗特性を利用しつつ、高電圧印加時においても、ゲート電極を形成する酸化膜の破壊を防止することにより信頼性を向上させた上で、ＳｉＣの低オン抵抗を発揮できる縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる縦型高耐圧半導体装置は、次の特徴を有する。第１導電型の半導体基板（１）上に形成された第１導電型で前記半導体基板（１）よりも不純物濃度が低い第１の半導体層（２）が形成され、前記第１の半導体層（２）の表面に第２導電型で第１の半導体層（２）よりも不純物濃度が高い第２の半導体層（３）が選択的に形成されている。前記第１の半導体層（２）および前記第２の半導体層（３）の上に第２導電型のベース層（４）が設けられ、前記ベース層（４）の表面層に第１導電型ソース領域（７）が選択的に形成されている。表面から前記ベース層（４）を貫通して前記第１の半導体層（２）に達するように第１導電型のＮ打ち返し層（６）が形成されている。前記ソース領域（７）と前記Ｎ打ち返し層（６）とに挟まれた前記ベース層（４）の表面露出部上の少なくとも一部にゲート絶縁膜（９）を介して設けられたゲート電極層（１０）と、前記ソース領域（７）と前記ベース層（４）との表面に共通に接触するソース電極（１１）と、前記半導体基板（１）の裏面に設けられたドレイン電極（１２）と、を有している。そして、前記第２の半導体層（３）の一部は、前記Ｎ打ち返し層（６）の下の領域で互いに結合されている。
この発明にかかる縦型高耐圧半導体装置は、上述した発明において、前記第２の半導体層（３）の一部が前記Ｎ打ち返し層（６）の下の領域で結合されている部分は、前記ベース層（４）と前記Ｎ打ち返し層（６）で形成されるＰＮ接合から離隔していることを特徴とする。
この発明にかかる縦型高耐圧半導体装置は、上述した発明において、前記半導体基板（１）の半導体材料が炭化ケイ素であることを特徴とする。
この発明にかかる縦型高耐圧半導体装置は、上述した発明において、前記半導体基板（１）の結晶学的面指数が（０００−１）に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする。
この発明にかかる縦型高耐圧半導体装置は、上述した発明において、前記半導体基板（１）の結晶学的面指数が（０００１）に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる縦型高耐圧半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体基板（１）上に第１導電型で前記半導体基板（１）よりも不純物濃度が低い第１の半導体層（２）を形成する工程を行う。次いで、前記第１の半導体層（２）の表面に、第２導電型で第１の半導体層（２）よりも不純物濃度が高い第２の半導体層（３）をイオン注入法により選択的に形成する工程と、前記第１の半導体層（２）および前記第２の半導体層（３）の上に、エピタキシャル成長法により第２導電型のベース層（４）を形成する工程とを行う。さらに、前記ベース層（４）の表面層に選択的に形成された第１導電型ソース領域（７）と、表面から前記ベース層（４）を貫通して前記第１の半導体層（２）に達する第１導電型のＮ打ち返し層（６）と、をイオン注入法により形成する工程を行う。そして、前記第２の半導体層（３）を形成する工程は、前記第２の半導体層（３）の一部が、前記Ｎ打ち返し層（６）の下の領域で互いに結合されるように形成する。
なお、例えばＭＯＳＦＥＴの場合は基板の導電型をＮ型とし、ＩＧＢＴの場合はＮ型の基板の裏面にＰ型のコレクタ層をエピタキシャル成長又はイオン注入等の技術で形成すればよい。
この発明にかかる縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法によれば、ＳｉＣ等を半導体材料とした縦型ＳｉＣ−ＭＯＳＦＥＴにおいて、その低オン抵抗特性を利用しつつ、高電圧印加時においても、ゲート電極を形成する酸化膜の破壊を防止することにより信頼性を向上させた上で、ＳｉＣの低オン抵抗を発揮できるという効果を奏する。
図１は、一般的なＭＯＳＦＥＴの断面構造を示す説明図である。 図２は、従来のシリコン超接合ＭＯＳＦＥＴの断面構造を示す説明図である。 図３は、従来のシリコン超接合ＭＯＳＦＥＴの断面構造（マルチエピ法）を示す説明図である。 図４は、従来のシリコン超接合ＭＯＳＦＥＴの断面構造（トレンチ埋め込み法）を示す説明図である。 図５は、実施例１のＳｉＣ−ＭＯＳＦＥＴの各製造工程における断面図であり、図５（ａ）はＰ+層を結合していない部分、図５（ｂ）はＰ+層を結合している部分の断面図を示している。 図６は、実施例１のＳｉＣ−ＭＯＳＦＥＴにおけるＰ+層とセルの配置を表す平面図である。 図７は、従来技術と対比した実施例１のＰ+層の連結状態を示す説明図である。 図８は、本発明にかかる実施例のＳｉＣ−ＭＯＳＦＥＴと、Ｐ+層を連結させていない従来のＳｉＣ−ＭＯＳＦＥＴとの特性比較評価結果を示す説明図である。 図９は、ＳｉＣ−ＭＯＳＦＥＴの素子耐圧と、Ｎ打ち返し層６の幅を変えた時の実測結果を示す説明図である。 図１０は、実施例１の負荷短絡耐量試験結果を示す説明図である。 図１１は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオフ破壊耐量評価結果を示す説明図である。 図１２は、実施例３のＳｉＣ−ＭＯＳＦＥＴにおけるＰ+層３とセルの配置を表す平面図である。 図１３は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオフスイッチング波形を示す説明図である。 図１４は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオンスイッチング波形を示す説明図である。
（実施例１）
以下、本発明の実施例１について、図５を参照して説明する。図５は、実施例１のＳｉＣ−ＭＯＳＦＥＴの各製造工程における断面図であり、図５（ａ）はＰ+層を結合していない部分、図５（ｂ）はＰ+層（ＩＧＢＴの場合は、Ｐ+基板）を結合している部分の断面図を示している。本実施例１においては、縦型プレーナーゲートＭＯＳＦＥＴとして、半導体材料として炭化ケイ素（ＳｉＣ）を用い、素子耐圧１２００ＶのＭＯＳＦＥＴを例に挙げて説明する。
図５において、実施例１のＳｉＣ−ＭＯＳＦＥＴは、半導体基板として、Ｎ型ＳｉＣ半導体基板１を用いる。実施例１では、不純物として窒素を２×１０19ｃｍ-3程度含む、低抵抗のＮ型ＳｉＣ半導体基板１によって、この発明にかかる半導体基板を実現することができる。
実施例１のＳｉＣ−ＭＯＳＦＥＴの製造に際しては、まず、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００−１）に対して４度程度傾いた面の上に、たとえば、窒素を１.０×１０16ｃｍ-3程度含むＮ型ＳｉＣ層２を、１０μｍ程度エピタキシャル成長させる。Ｎ型のＳｉＣ半導体基板１の上にエピタキシャル成長させたＮ型ＳｉＣ層２によって、第１の半導体層を実現することができる。Ｎ型ＳｉＣ層２は、Ｎ型ＳｉＣ半導体基板１のおもて面側に形成する。
つぎに、Ｎ型ＳｉＣ半導体基板１の上にエピタキシャル成長させたＮ型ＳｉＣ層（第１の半導体層）２の上に、イオン注入法により、Ｐ+層３を形成する。Ｐ+層（第２の半導体層）３は、たとえば、幅１３μｍであって、深さ０.５μｍとする。Ｐ+層３の形成に際しては、たとえば、アルミニウムをイオンとして用いる。また、Ｐ+層３の形成に際しての不純物濃度は、たとえば、１.０×１０18ｃｍ-3となるようにドーズ量を設定する。
図６は、実施例１のＳｉＣ−ＭＯＳＦＥＴにおけるＰ+層３とセルの配置を表す平面図である。Ｐ+層３の形成に際しては、後に述べるＮ打ち返し層６の下で、Ｐ+層３の一部を、連結部１３により互いに結合する。Ｐ+層３は、後述するＰベース層４とＮ打ち返し層６とのＰＮ接合部から遠い部分で、Ｐ+層３の一部を、連結部１３により互いに結合する（図６参照）。Ｐ+層３の一部であってＮ打ち返し層６の下の領域で結合されている部分は、Ｐベース層４とＮ打ち返し層６とによって形成されるＰＮ接合から離隔している。
図６に示すように、本実施例１では６角形セルパターンにて作成する場合について説明したが、４角形セルパターンなどにて形成しても問題ない。実施例１のＳｉＣ−ＭＯＳＦＥＴにおいて、結合していないところのＰ+層３間の距離は、２μｍとする。
Ｐ+層３を形成した後は、Ｐ+層３ならびにＮ型ＳｉＣ層２上に、Ｐベース層４を形成する。Ｐベース層４は、エピタキシャル成長法により、０.５μｍ厚となるように形成する。Ｐベース層４の形成に際しては、たとえば、アルミニウムを不純物とし、不純物濃度は２.０×１０16ｃｍ-3となるようにする。Ｐベース層４は、第２導電型であって、不純物濃度が比較的低く設定されている。Ｐベース層４の不純物濃度は、Ｐ+層３の不純物濃度よりも低く設定されている。
その後、Ｎ打ち返し層６として、窒素イオンをＰベース層４に選択的に注入し、Ｎ+ソース層（第１導電型ソース領域）７、Ｐ+コンタクト層８をＰベース層４内に選択的に形成する。窒素イオンは、５.０×１０16ｃｍ-3であって、深さ１.５μｍ、幅２.０μｍになるように、Ｐベース層４に選択的に注入する。Ｐベース層４内にＮ+ソース層７、Ｐ+コンタクト層８を選択的に形成した後、活性化アニールを実施する。たとえば、活性化アニールの熱処理温度は１６２０℃とし、熱処理時間は２分とする。
図７は、従来技術と対比した実施例１のＰ+層の連結状態を示す説明図である。図７においては、Ｎ打ち返し層６として、Ｎ+ソース層７、Ｐ+コンタクト層８をＰベース層４内に選択的に形成する際にイオン注入される領域を、従来技術と対比して示す。従来技術においては、図７（ａ）に示されるように、６角形状のセルであるＰ+層は互いに分離しているのに対し、本実施例１では、図７（ｂ）に示されるように、６角形状のセルであるＰ+層３のそれぞれは、各頂点において隣接する２つの他のＰ+層３と互いに結合される。すなわち、本実施例１では、図７（ｂ）に示されるように、Ｐ+層３のそれぞれが互いに連結されるようなマスクを用いて、Ｐ+層３としてアルミイオンを注入する。
その後、１００ｎｍの厚さのゲート絶縁膜（酸化膜）９を熱酸化によって形成し、水素雰囲気中にて１０００℃付近でアニールする。そして、リンがドープされた多結晶Ｓｉ層をゲート電極１０として形成しパターニングする。ゲート電極１０は、Ｎ+ソース層７とＮ打ち返し層６とに挟まれたＰベース層４の表面露出部上の少なくとも一部に、ゲート絶縁膜９を介して設けられる。
ゲート電極１０を形成した後、リンガラスを１.０μｍ厚で成膜しパターニングした後、熱処理をおこなって層間絶縁膜１４を形成する。そして、層間絶縁膜１４を形成した後、表面にスパッタ法にて１％Ｓｉを含んだアルミニウムを厚さ５μｍで成膜し、ソース電極１１を形成する。
さらに、Ｎ型ＳｉＣ半導体基板１の裏面側にニッケルを成膜し、９７０℃で熱処理をおこなった後、Ｔｉ／Ｎｉ／Ａｕを成膜し、ドレイン電極１２を形成する。その後、表面に保護膜を付加することによって実施例１のＳｉＣ−ＭＯＳＦＥＴは完成する。
図８は、本発明にかかる実施例のＳｉＣ−ＭＯＳＦＥＴと、Ｐ+層を連結させていない従来のＳｉＣ−ＭＯＳＦＥＴとの特性比較評価結果を示す説明図である。図８においては、上記のようにして作成したＳｉＣ−ＭＯＳＦＥＴの電気特性の測定結果を示している。なお、測定に用いたチップサイズは３ｍｍ角であり、活性面積は５.２７ｍｍ2であり、定格電流は２５Ａである。
図８に示すように、実施例１のＳｉＣ−ＭＯＳＦＥＴは、オン抵抗（ＲｏｎＡ）は２.８０ｍΩｃｍ2であり、十分低い値を示している。また、実施例１のＳｉＣ−ＭＯＳＦＥＴは、初期の素子耐圧が１４５０Ｖであり、１２００Ｖ素子として十分良好な特性を示している。
比較のために、Ｐ+層３をまったく結合させないようにして作成したＳｉＣ−ＭＯＳＦＥＴを測定したところ、オン抵抗は同等の２.８０ｍΩｃｍ2と十分低い値を示したが、ソース・ドレイン間に８８０Ｖを印加したところで、ゲート酸化膜が破壊してしまった。このことから、本発明にかかる実施例１のＳｉＣ−ＭＯＳＦＥＴは、十分な素子耐圧を維持しながら、極めて小さいオン抵抗を示していることが分かる。
本発明は、Ｐベース層４をつなげるのではなく、Ｐ+層３をつなげるので、表面蓄積層は残ることになり、その結果、オン抵抗は十分低くできるのである。これを検証するため、Ｐ+層３ではなくＰベース層４をつなげた素子を試作して特性を評価した結果、耐圧は１４４０Ｖと変わらないもののオン抵抗が５．０ｍΩｃｍ2と約５０％も劣化してしまう。
図９は、ＳｉＣ−ＭＯＳＦＥＴの素子耐圧と、Ｎ打ち返し層６の幅を変えた時の実測結果を示す説明図である。図９においては、実施例１におけるＳｉＣ−ＭＯＳＦＥＴと比較のために作成したＰ+層３を全く結合させないＳｉＣ−ＭＯＳＦＥＴの素子耐圧と、Ｎ打ち返し層６の幅とを変えた場合の実測結果を示している。各素子（ＳｉＣ−ＭＯＳＦＥＴ）における各層の濃度および厚さは前述と同様とした。
図９に示す結果から明らかなように、本発明にかかる実施例１のＳｉＣ−ＭＯＳＦＥＴは、１２００Ｖデバイスとして十分な耐圧特性である１４００Ｖ以上の高耐圧特性を実現していることが分かる。また、図９に示す結果から明らかなように、本発明にかかる実施例１のＳｉＣ−ＭＯＳＦＥＴの方が、比較のために作成したＰ+層３を全く結合させないＳｉＣ−ＭＯＳＦＥＴと比較して、十分な耐圧特性を実現していることが分かる。
なお、この時のオン抵抗は、両条件とも同一であった。比較のために用いたＳｉＣ−ＭＯＳＦＥＴで本実施例１と同等の１４００Ｖ以上の高耐圧特性を満足させるには、Ｐ+層３の間の距離を１.０μｍ以下にし、かつＮ打ち返し濃度を５分の１まで低減させなくてはならないことが分かった。その時のオン抵抗は１０.８０ｍΩｃｍ2と極めて高い値を示し、本実施例１によってオン抵抗と素子耐圧特性が同時に改善されることが確認できた。
つぎに、実施例１の負荷加短絡耐量試験結果について説明する。図１０は、実施例１の負荷短絡耐量試験結果を示す説明図である。負荷短絡耐量試験においては、電源電圧を直接ソース―ドレイン間に印加し、その状態でゲート電極にＶｇ＝２０Ｖの電圧を印加し、何μｓｅｃ破壊しないかを評価した。電源電圧Ｖｄｓ＝８００Ｖとし、測定温度は１７５℃とした。図１０においては、負荷短絡耐量試験における測定波形の概略図を示している。図１０に示した結果から明らかなように、最大電流が素子定格の５倍である２５０Ａを導通しても破壊せず、さらに１５μｓｅｃでも破壊しないという十分な特性を示した。
図１１は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオフ破壊耐量評価結果を示す説明図である。実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオフ耐量を評価したところ、図１１に示されるように、ソース・ドレイン間電圧は１６５０Ｖにクランプされ（図１１中のＶｄｓｃｌａｍｐ）、破壊することなく１００Ａ（定格電流の４倍）を１５０℃にてオフできることを確認した。このことから、本発明にかかる実施例１のＳｉＣ−ＭＯＳＦＥＴは、低オン抵抗を実現し、かつ負荷短絡耐量およびターンオフ耐量が極めて大きい素子であるということができる。
比較のために作成したＳｉＣ−ＭＯＳＦＥＴの耐量を評価したところ、図８に示すように、素子耐圧が十分でないために負荷短絡耐量、ターンオフ耐量とも本実施例１の素子に大きく劣る結果となった。
なお、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００−１）に対して０度、２度、８度、１０度傾いた面上に同様に成膜し、作成した素子についても素子評価をおこなったところ、特性の変化はほとんどなく良好であった。
図１３は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオフスイッチング波形を示す説明図であり、（ａ）は室温状態、（ｂ）は２００℃での測定結果である。図１４は、実施例１のＳｉＣ−ＭＯＳＦＥＴのターンオンスイッチング波形を示す説明図であり、（ａ）は室温状態、（ｂ）は２００℃での測定結果である。
（実施例２）
つぎに、この発明にかかる実施例２について説明する。実施例２においては、実施例１と同様の製造工程により作製した、１２００Ｖ・２５ＡのＭＯＳＦＥＴを例にして説明する。実施例２においては、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００１）に対して４度程度傾いた面の上に、窒素を１.８×１０16ｃｍ-3程度含むＮ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させた。実施例２において、Ｎ型ＳｉＣ層２以外を形成する工程やセル構造については、上述した実施例１とすべて同一であるため、説明を省略する。
実施例２のＳｉＣ−ＭＯＳＦＥＴのオン抵抗は、図８に示される結果から明らかなように、実施例１のＳｉＣ−ＭＯＳＦＥＴのオン抵抗に対して５５％ほど増加するものの、通常のＳｉＣ−ＭＯＳＦＥＴに対しては十分低いオン抵抗特性を示していることがわかる。なお、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００１）に対して０度、２度、８度、１０度傾いた面上に同様に成膜し、作成した素子についても素子評価をおこなったところ、特性の変化はほとんどなく良好であった。
（実施例３）
つぎに、この発明にかかる実施例３について説明する。実施例３においては、実施例１と同様の製造工程により作製した、１２００Ｖ・２５ＡのＭＯＳＦＥＴを例にして説明する。実施例３においては、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００−１）に対して４度程度傾いた面の上に、窒素を１.８×１０16ｃｍ-3程度含むＮ型ＳｉＣ層２を、１０μｍ程度エピタキシャル成長させた。
図１２は、実施例３のＳｉＣ−ＭＯＳＦＥＴにおけるＰ+層３とセルの配置を表す平面図である。実施例３においては、Ｎ型ＳｉＣ層２をストライプセルパターンで設計した。このため、Ｐ+層３は、図１２に示すような構造でＰ+層３を結合させた配置とされている。Ｐ+層３は、Ｎ打ち返し層６およびＰベース層４の下において結合している。実施例３において、Ｎ型ＳｉＣ層２以外を形成する工程については、上述した実施例１、２とすべて同一であるため、説明を省略する。
実施例３のＳｉＣ−ＭＯＳＦＥＴのオン抵抗は、図８に示される結果から明らかなように、実施例１のＳｉＣ−ＭＯＳＦＥＴのオン抵抗に対して１０％ほど増加するものの、通常のＳｉＣ−ＭＯＳＦＥＴに対しては十分低いオン抵抗特性と高耐圧特性を示していることがわかる。
（実施例４）
つぎに、この発明にかかる実施例４について説明する。実施例４においては、まず、半導体基板１としてＮ型ＳｉＣ半導体基板を用意する。実施例４では、不純物として窒素を２×１０19ｃｍ-3程度含む低抵抗Ｎ型ＳｉＣ半導体基板１を半導体基板とする。実施例４においては、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００−１)に対して４度程度傾いた面の上に、たとえば、窒素を１.８×１０16ｃｍ-3程度含むＮ型ＳｉＣ層２を、１０μｍ程度エピタキシャル成長させる。
つぎに、Ｎ型ＳｉＣ半導体基板１の上にエピタキシャル成長させたＮ型ＳｉＣ層２の上に、エピタキシャル法により、Ｐ+層（第２の半導体層）３を形成する。Ｐ+層３は、たとえば、幅１３μｍであって、厚さ０.５μｍとする。Ｐ+層３の形成に際しては、たとえば、アルミニウムを不純物イオンとして用いる。また、Ｐ+層３の形成に際しての不純物濃度は、１.０×１０18ｃｍ-3となるようにドーズ量を設定する。
また、Ｎ打ち返し層６を形成する際は、実施例１と同様に、Ｐ+層３の一部をたがいに結合するようにする（図６を参照）。本実施例では６角形セルパターンにて作成したが、４角形セルなどでも問題ない。また、結合していないところのＰ+層３間の距離は、たとえば、２μｍとする。
Ｐ+層３を形成した後は、Ｐ+層３ならびにＮ型ＳｉＣ層２上に、Ｐベース層４を形成する。Ｐベース層４は、エピタキシャル成長法により、０.５μｍ厚となるように形成する。Ｐベース層４の形成に際しては、たとえば、アルミニウムを不純物とし、不純物濃度は２.０×１０16ｃｍ-3となるようにする。
その後、Ｎ打ち返し層６として、窒素イオンをＰベース層４に選択的に注入し、Ｎ+ソース層７、Ｐ+コンタクト層８をＰベース層４内に選択的に形成する。なお、Ｎ打ち返し層６の濃度、厚さ、幅は実施例１と同じとする。Ｐベース層４内にＮ+ソース層７、Ｐ+コンタクト層８を選択的に形成した後、活性化アニールを実施する。たとえば、活性化アニールの熱処理温度は１６２０℃とし、熱処理時間は２分とする。
その後、１００ｎｍの厚さのゲート絶縁膜９を熱酸化によって形成し、水素雰囲気中にて１０００℃付近でアニールする。そして、リンがドープされた多結晶Ｓｉ層をゲート電極１０として形成しパターニングする。ゲート電極１０は、Ｎ＋ソース層７とＮ打ち返し層６とに挟まれたＰベース層４の表面露出部上の少なくとも一部に、ゲート絶縁膜９を介して設けられる。
ゲート電極１０を形成した後、リンガラスを１.０μｍ厚で成膜しパターニングした後、熱処理をおこなって層間絶縁膜１４を形成する。そして、層間絶縁膜１４を形成した後、表面にスパッタ法にて１％Ｓｉを含んだアルミニウムを厚さ５μｍで成膜し、ソース電極１１を形成する。
さらに、Ｎ型のＳｉＣ半導体基板１の裏面側にニッケルを成膜し、９７０℃で熱処理をおこなった後、Ｔｉ／Ｎｉ／Ａｕを成膜し、ドレイン電極１２を形成する。その後、表面に保護膜を付加することによって実施例４のＳｉＣ−ＭＯＳＦＥＴは完成する。
このようにして作製した実施例４のＳｉＣ−ＭＯＳＦＥＴの電気特性は、図８の表に示した測定結果から明らかなように、オン抵抗(ＲｏｎＡ)は、２.８５ｍΩｃｍ2と十分低い値を示している。また、実施例４のＳｉＣ−ＭＯＳＦＥＴは、初期の素子耐圧が１４５５Ｖであり、１２００Ｖ素子として十分良好な特性を示している。
なお、前記Ｎ型半導体基板１の結晶学的面指数が（０００−１）に対して０度、２度、８度、１０度傾いた面上に同様に成膜し、作成した素子についても素子評価をおこなったところ、特性の変化はほとんどなく良好であった。チップサイズは３ｍｍ角であり、活性面積は５.２７ｍｍ2であり、定格電流は２５Ａである。
（実施例５）
つぎに、この発明にかかる実施例５について説明する。実施例５においては、実施例４と同様の製造工程により作製した、１２００Ｖ・２５ＡのＭＯＳＦＥＴを例にして説明する。実施例５においては、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００１）に対して４度程度傾いた面の上に、窒素を１.８×１０16ｃｍ-3程度含むＮ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させた。その他の工程は、実施例４とすべて同一とする。
実施例５のＳｉＣ−ＭＯＳＦＥＴのオン抵抗は、図８に示される結果から明らかなように、実施例４のＳｉＣ−ＭＯＳＦＥＴのオン抵抗に対し、５０％ほど増加するものの、通常のＳｉＣ−ＭＯＳＦＥＴに対しては十分低いオン抵抗特性を示していることがわかる。なお、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００１）に対して０度、２度、８度、１０度傾いた面上に同様に成膜して作製した素子についても素子評価をおこなったところ、特性の変化はほとんどなく良好であった。
また、実施例１〜５で作成したＳｉＣ−ＭＯＳＦＥＴのスイッチング損失評価をおこなったところ、図８に示すように、ターンオン、ターンオフ損失とも、同一定格のＳｉ−ＩＧＢＴ（１２００Ｖ・２５Ａ）に対し、６０％以上もの低減が図られていることを確認した。
上述した各実施例１〜５においては、本発明をＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）に適用した例について説明したが、本発明はＭＯＳＦＥＴに適用することに限らない。本発明は、ＭＯＳＦＥＴとは異なる導電型の半導体基板を用いたＩＧＢＴにも適用することができる。すなわち、各実施例においては第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。
以上説明したように、本発明のＭＯＳＦＥＴは、第１導電型の半導体基板としてのＮ型ＳｉＣ半導体基板１と、Ｎ型ＳｉＣ半導体基板１上に形成された第１導電型でＮ型ＳｉＣ半導体基板１よりも不純物濃度が低い第１の半導体層としてのＮ型ＳｉＣ層２と、Ｎ型ＳｉＣ層２の表面に選択的に形成された第２導電型でＮ型ＳｉＣ層２よりも不純物濃度が高い第２の半導体層としてのＰ＋層３と、Ｎ型ＳｉＣ層２およびＰ+層３の上に設けられた第２導電型のベース層としてのＰベース層４と、Ｐベース層４の表面層に選択的に形成された第１導電型ソース領域としてのＮ+ソース層７と、表面からＰベース層４を貫通してＮ型ＳｉＣ層２に達するように形成された第１導電型のＮ打ち返し層６と、Ｎ+ソース層７とＮ打ち返し層６とに挟まれたＰベース層４の表面露出部上の少なくとも一部にゲート絶縁膜９を介して設けられたゲート電極層としてのゲート電極１０と、Ｎ+ソース層７とＰベース層４との表面に共通に接触するソース電極１１と、Ｎ型ＳｉＣ半導体基板１の裏面に設けられたドレイン電極１２と、を有する縦型高耐圧半導体装置としてのＳｉＣ−ＭＯＳＦＥＴであって、Ｐ+層３の一部は、Ｎ打ち返し層６の下の領域で互いに結合されていることを特徴としている。
本発明にかかる実施例のＳｉＣ−ＭＯＳＦＥＴによれば、低濃度のＮ型半導体層であるＮ型ＳｉＣ層２ならびにＮ打ち返し層６の領域の不純物濃度を大きく上げて、オン抵抗を十分下げても、または、Ｐ+層３の間ならびにＰベース層４の間の距離を広げてオン抵抗を十分下げても、ソース・ドレイン間に高電圧を印加した場合でも(ソースが０Ｖ、ドレインに＋電圧を印加)、Ｎ打ち返し層の領域６の上のゲート絶縁膜９に大きな電界がかからない。これにより、十分な素子耐圧を保持することができる。これは空乏層がＰ+層３に沿って横方向に広がりやすくなるためである。
その結果、Ｎ型ＳｉＣ層２ならびにＮ打ち返し層６の領域の不純物濃度を、従来ＭＯＳＦＥＴよりも高く設定しても、空乏層が広がりやすい設計なので、Ｐ+層３の間ならびにＰベース層４の間の距離を広げて素子耐圧を十分保ちつつオン抵抗を小さくすることができる。
このように、本発明にかかる実施例のＳｉＣ−ＭＯＳＦＥＴ（あるいはＩＧＢＴ構造）によれば、ＳｉＣ等を半導体材料とした縦型ＳｉＣ−ＭＯＳＦＥＴにおいて、その低オン抵抗特性を利用しつつ、高電圧印加時においても、ゲート電極１０を形成する酸化膜の破壊を防止することにより信頼性を向上させた上で、ＳｉＣの低オン抵抗を発揮できる。
さらに、本発明にかかる実施例のＰベース層４をエピタキシャル成長法によって形成した場合、表面荒れがほとんどないくらいに平坦にできるため、表面のＭＯＳＦＥＴ部分の移動度が極めて大きくなる。その結果、オン抵抗をさらに小さくすることができる。
さらに、前記半導体材料が炭化ケイ素の場合において、Ｎ型ＳｉＣ半導体基板１の結晶学的面指数が（０００−１）に対して平行な面もしくは１０度以内、またはＮ型半導体基板１の結晶学的面指数が（０００１）に対して平行な面もしくは１０度以内に設定することにより、ゲート絶縁膜９と半導体界面の界面準位密度を低減できることからＭＯＳＦＥＴ部分の移動度をさらに向上させることができる。その結果、オン抵抗を極めて小さくすることができる。
以上に説明したように、本発明によれば、Ｎ打ち返し層６の表面に、イオン注入してＰ+層３を形成する際のマスクを変更するだけで、第２の半導体層であるＰ+層３の一部を互いに結合することができ、これにより、コストアップを招くことなく、基板の結晶面方位によらず十分な素子耐圧特性を保持したまま、低オン抵抗で破壊耐量が大きく、さらに高速スイッチング特性が可能なＭＯＳＦＥＴならびにＩＧＢＴとして広く採用されることが期待できる。また、各実施例は、半導体層または半導体領域の導電型（Ｎ型、Ｐ型）を反転させても同様に成り立つ。
なお、各実施例においては、半導体基板がＮ型のＭＯＳＦＥＴとして説明したが、ＩＧＢＴにおいても同様の効果を奏する。ＩＧＢＴに適用する場合は基板の裏面にＰ型のコレクタ層をエピタキシャル成長又はイオン注入等の技術で形成すればよい。本発明のＭＯＳＦＥＴをＩＧＢＴに適用する場合は、半導体基板としてのＮ型ＳｉＣ半導体基板１の導電型をＮ型からＰ型にする、もしくはＮ型の基板の裏面にＰ型のコレクタ層を形成すればよい。本発明にかかる実施例のＳｉＣ−ＭＯＳＦＥＴ（あるいはＩＧＢＴ構造）によれば、縦型ＭＯＳＦＥＴ、ＩＧＢＴ構造とその簡便な製造法を提供することができる。
以上のように、本発明にかかる縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法は、モータコントロール用インバータや無停電電源装置（ＵＰＳ）などの電力変換装置などに使用されるパワー半導体装置に有用である。
１ 半導体基板
２ 第１の半導体層
３ Ｐ+層
４ Ｐベース層
６ Ｎ打ち返し層
７ Ｎ+ソース層
８ Ｐ+コンタクト層
９ ゲート絶縁膜
１０ ゲート電極
１１ ソース電極
１２ ドレイン電極
１３ 連結部

Claims (6)

  1. 第１導電型の半導体基板（１）と、
    前記半導体基板（１）上に形成された第１導電型で前記半導体基板（１）よりも不純物濃度が低い第１の半導体層（２）と、
    前記第１の半導体層（２）の表面に選択的に形成された第２導電型で第１の半導体層（２）よりも不純物濃度が高い第２の半導体層（３）と、
    前記第１の半導体層（２）および前記第２の半導体層（３）の上に設けられた第２導電型のベース層（４）と、
    前記ベース層（４）の表面層に選択的に形成された第１導電型ソース領域（７）と、
    表面から前記ベース層（４）を貫通して前記第１の半導体層（２）に達するように形成された第１導電型のＮ打ち返し層（６）と、
    前記ソース領域（７）と前記Ｎ打ち返し層（６）とに挟まれた前記ベース層（４）の表面露出部上の少なくとも一部にゲート絶縁膜（９）を介して設けられたゲート電極層（１０）と、
    前記ソース領域（７）と前記ベース層（４）との表面に共通に接触するソース電極（１１）と、
    前記半導体基板（１）の裏面に設けられたドレイン電極（１２）と、
    を有する縦型高耐圧半導体装置であって、
    前記第２の半導体層（３）の一部は、前記Ｎ打ち返し層（６）の下の領域で互いに結合されていることを特徴とする縦型高耐圧半導体装置。
  2. 前記第２の半導体層（３）の一部が前記Ｎ打ち返し層（６）の下の領域で結合されている部分は、前記ベース層（４）と前記Ｎ打ち返し層（６）で形成されるＰＮ接合から離隔していることを特徴とする請求項１に記載の縦型高耐圧半導体装置。
  3. 前記半導体基板（１）の半導体材料が炭化ケイ素であることを特徴とする請求項１または２に記載の縦型高耐圧半導体装置。
  4. 前記半導体基板（１）の結晶学的面指数が（０００−１）に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする請求項３に記載の縦型高耐圧半導体装置。
  5. 前記半導体基板（１）の結晶学的面指数が（０００１）に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする請求項４に記載の縦型高耐圧半導体装置。
  6. 第１導電型の半導体基板（１）上に第１導電型で前記半導体基板（１）よりも不純物濃度が低い第１の半導体層（２）を形成する工程と、
    前記第１の半導体層（２）の表面に、第２導電型で第１の半導体層（２）よりも不純物濃度が高い第２の半導体層（３）をイオン注入法により選択的に形成する工程と、
    前記第１の半導体層（２）および前記第２の半導体層（３）の上に、エピタキシャル成長法により第２導電型のベース層（４）を形成する工程と、
    前記ベース層（４）の表面層に選択的に形成された第１導電型ソース領域（７）と、表面から前記ベース層（４）を貫通して前記第１の半導体層（２）に達する第１導電型のＮ打ち返し層（６）と、をイオン注入法により形成する工程と、
    を含み、
    前記第２の半導体層（３）を形成する工程は、前記第２の半導体層（３）の一部が、前記Ｎ打ち返し層（６）の下の領域で互いに結合されるように形成することを特徴とする縦型高耐圧半導体装置の製造方法。
JP2014508244A 2012-03-30 2013-03-29 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法 Active JP5995252B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012081580 2012-03-30
JP2012081580 2012-03-30
PCT/JP2013/059777 WO2013147276A1 (ja) 2012-03-30 2013-03-29 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013147276A1 true JPWO2013147276A1 (ja) 2015-12-14
JP5995252B2 JP5995252B2 (ja) 2016-09-21

Family

ID=49260514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014508244A Active JP5995252B2 (ja) 2012-03-30 2013-03-29 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9722018B2 (ja)
JP (1) JP5995252B2 (ja)
CN (1) CN104303311B (ja)
DE (1) DE112013001796B4 (ja)
WO (1) WO2013147276A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
US9881997B2 (en) * 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2017047284A1 (ja) * 2015-09-17 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7099158B2 (ja) * 2018-08-09 2022-07-12 富士電機株式会社 模擬素子及び抵抗素子の不良検査方法
JP7171527B2 (ja) * 2019-09-13 2022-11-15 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP7292175B2 (ja) * 2019-10-16 2023-06-16 株式会社東芝 半導体装置
EP4167293A4 (en) * 2020-06-10 2024-07-10 Electronics & Telecommunications Res Inst MOS CONTROLLED THYRISTOR ELEMENT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4800286B2 (ja) * 2007-10-16 2011-10-26 Ｏｋｉセミコンダクタ株式会社 半導体装置とその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
DE112013001796B4 (de) 2018-03-29
CN104303311B (zh) 2017-10-13
US10211330B2 (en) 2019-02-19
CN104303311A (zh) 2015-01-21
JP5995252B2 (ja) 2016-09-21
US20170213886A1 (en) 2017-07-27
DE112013001796T5 (de) 2014-12-18
US20150076519A1 (en) 2015-03-19
US9722018B2 (en) 2017-08-01
WO2013147276A1 (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP6074787B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5995252B2 (ja) 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法
US9627486B2 (en) Semiconductor device
US10263105B2 (en) High voltage semiconductor device
US9362392B2 (en) Vertical high-voltage semiconductor device and fabrication method thereof
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
JP2010206002A (ja) ｐチャネル型炭化珪素ＭＯＳＦＥＴ
JP5939624B2 (ja) 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015056644A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2019077877A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6880637B2 (ja) 半導体装置および半導体装置の製造方法
Tanaka et al. 1200 V, 35 A SiC-BGSIT with improved blocking gain of 480
Xiaolei et al. Low R on, sp. diff and Ultra-high Voltage 4H-SiC n-channel IGBTs with carrier lifetime enhancement process
JP7333509B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160817

R150 Certificate of patent or registration of utility model

Ref document number: 5995252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250