JPWO2012172617A1 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JPWO2012172617A1 JPWO2012172617A1 JP2012538131A JP2012538131A JPWO2012172617A1 JP WO2012172617 A1 JPWO2012172617 A1 JP WO2012172617A1 JP 2012538131 A JP2012538131 A JP 2012538131A JP 2012538131 A JP2012538131 A JP 2012538131A JP WO2012172617 A1 JPWO2012172617 A1 JP WO2012172617A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- silicon semiconductor
- amorphous silicon
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本発明に係る薄膜トランジスタ(10)は、基板(1)と、基板上に形成されたゲート電極(2)と、ゲート電極上に形成されたゲート絶縁膜(3)と、ゲート絶縁膜上に形成された結晶質シリコン半導体層(4)と、結晶質シリコン半導体層上に形成された非晶質シリコン半導体層(5)と、非晶質シリコン半導体層上に形成された有機材料からなる有機保護膜(6)と、非晶質シリコン半導体層上に有機保護膜を挟んで形成されたソース電極(8S)及びドレイン電極(8D)と、を具備し、非晶質シリコン半導体層(5)に含まれる負キャリアの電荷密度は、3?1011cm−2以上である。
Description
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関し、特に、チャネル保護型の薄膜トランジスタ及びその製造方法に関する。
近年、液晶ディスプレイに変わる次世代フラットパネルディスプレイの一つとしての有機材料のEL(Electro luminescence)を利用した有機ELディスプレイが注目されている。有機ELディスプレイ等のアクティブマトリクス方式の表示装置では、薄膜トランジスタ(TFT:Thin Film Transistor)と呼ばれる薄膜半導体装置が用いられる。
特に、有機ELディスプレイは、電圧駆動型の液晶ディスプレイと異なり電流駆動型のディスプレイデバイスであり、アクティブマトリクス方式の表示装置の駆動回路として優れたオンオフ特性を有する薄膜トランジスタの開発が急がれている。薄膜トランジスタの構成は、基板上に、ゲート電極、半導体層(チャネル層)、ソース電極及びドレイン電極が形成されたものであり、チャネル層にはシリコン薄膜を用いることが一般的である。
また、ディスプレイデバイスには大画面化及び低コスト化が求められており、容易に低コスト化が可能な薄膜トランジスタとして、一般的には、ゲート電極がチャネル層より基板側に形成されたボトムゲート型の薄膜トランジスタが用いられる。
ボトムゲート型の薄膜トランジスタは、チャネル層がエッチングされるチャネルエッチング型の薄膜トランジスタと、チャネル層をエッチング処理から保護するチャネル保護型(エッチングストッパ型)の薄膜トランジスタとの2つに大別される。
チャネルエッチング型の薄膜トランジスタは、チャネル保護型の薄膜トランジスタに比べて、フォトリソグラフィ工程数を削減することができ、製造コストを抑えられるという利点がある。
一方、チャネル保護型の薄膜トランジスタは、エッチング処理によるチャネル層へのダメージを防ぐことができ、基板面内で特性ばらつきが増大することを抑制することができる。また、チャネル保護型の薄膜トランジスタの方がチャネル層を薄膜化することができ、寄生抵抗成分を低減してオン特性を向上させることができるため、高精細化には有利である。
このため、チャネル保護型の薄膜トランジスタは、例えば有機EL素子を用いた電流駆動型の有機EL表示装置における駆動トランジスタに適しており、チャネルエッチング型の薄膜トランジスタに比べて製造コストが増加したとしても、有機EL表示装置の画素回路に採用する試みがなされている。
例えば特許文献1には、微結晶半導体膜をチャネル層とするチャネル保護型のTFTが開示されており、チャネル層上にバッファ層を介してチャネル保護層を形成することが記載されている。
しかしながら、チャネル保護型の薄膜トランジスタにおいて、有機材料を塗布することによってチャネル保護層を形成すると、薄膜トランジスタの特性を示すS値(subthreshold swing value)が劣化することが分かった。
特に、S値の立ち上がり領域のぶれが大きいことが分かった。S値の立ち上がり領域は、表示装置における低階調領域、すなわち黒発光する領域に対応し、液晶ディスプレイとは異なり有機ELディスプレイにおいては、この黒発光する領域の特性が重要となる。
このように、有機材料を塗布することによって形成されたチャネル保護層を有する薄膜トランジスタは、S値が悪いという問題がある。
本発明は、上記問題を解決するためになされたものであり、有機保護膜をチャネル保護層とするチャネル保護型の薄膜トランジスタにおいて、優れたS値を有する薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された結晶質シリコン半導体層と、前記結晶質シリコン半導体層上に形成された非晶質シリコン半導体層と、前記非晶質シリコン半導体層上に形成された有機材料からなる有機保護膜と、前記非晶質シリコン半導体層上に前記有機保護膜を挟んで形成されたソース電極及びドレイン電極と、を具備し、前記非晶質シリコン半導体層に含まれる負キャリアの電荷密度は、3×1011cm−2以上である。
本発明によれば、優れたトランジスタ特性、特に優れたS値を有する薄膜トランジスタを実現することができる。
本発明に係る薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された結晶質シリコン半導体層と、前記結晶質シリコン半導体層上に形成された非晶質シリコン半導体層と、前記非晶質シリコン半導体層上に形成された有機材料からなる有機保護膜と、前記非晶質シリコン半導体層上に前記有機保護膜を挟んで形成されたソース電極及びドレイン電極と、を具備し、前記非晶質シリコン半導体層に含まれる負キャリアの電荷密度は、3×1011cm−2以上である。
これにより、非晶質シリコン半導体層のトラップ準位(結晶欠陥によるトラップや構造的なトラップ等)に捕獲される負キャリアの固定電荷によって有機保護膜の正の固定電荷を相殺して電界遮蔽を行うことができ、オン時におけるバックチャネルの形成を抑制することができ、S値を向上することができる。
さらに、本発明に係る薄膜トランジスタの一態様において、前記ソース電極または前記ドレイン電極と重なる領域における前記有機保護膜の膜厚が、300nm以上1μm以下であることが好ましい。また、本発明に係る薄膜トランジスタの一態様において、前記ソース電極または前記ドレイン電極と重なる領域における前記有機保護膜の膜厚が、500nm以上1μm以下であることが好ましい。
これにより、負キャリアの電荷密度が3×1011cm−2以上となる非晶質シリコン半導体層によって、有機保護膜に生じる正の固定電荷を相殺することができる。
さらに、本発明に係る薄膜トランジスタの一態様において、前記有機保護膜に含まれる固定電荷及び前記有機保護膜と前記非晶質シリコン半導体層との界面における電荷の総電荷の極性は、正であるとしてもよい。
さらに、本発明に係る薄膜トランジスタの一態様において、前記非晶質シリコン半導体層の膜厚は、10nm以上60nm以下であり、前記非晶質シリコン半導体層の電荷密度は、TVS測定方法により測定した場合、1×1017cm−3以上7×1017cm−3以下であることが好ましい。また、本発明に係る薄膜トランジスタの一態様において、前記非晶質シリコン半導体層の膜厚は、20nm以上40nm以下であり、前記非晶質シリコン半導体層の電荷密度は、1×1017cm−3以上5×1017cm−3以下であることが好ましい。
これにより、負キャリアの電荷密度が3×1011cm−2以上となる非晶質シリコン半導体層を形成することができる。
また、本発明に係る薄膜トランジスタの製造方法の一態様は、基板を準備する第1工程と、前記基板上にゲート電極を形成する第2工程と、前記ゲート電極上にゲート絶縁膜を形成する第3工程と、前記ゲート絶縁膜上に結晶質シリコン半導体層を形成する第4工程と、前記結晶質シリコン半導体層上に非晶質シリコン半導体層を形成する第5工程と、前記非晶質シリコン半導体層上に有機材料を塗布して有機保護膜を形成する第6工程と、前記非晶質シリコン半導体層上に前記有機保護膜を挟んでソース電極及びドレイン電極を形成する第7工程と、を含み、前記非晶質シリコン半導体層に含まれる負キャリアの電荷密度は、3×1011cm−2以上である。
これにより、非晶質シリコン半導体層の負キャリアによって有機保護膜の正の固定電荷を相殺してS値を向上することができる薄膜トランジスタを製造することができる。
さらに、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第5工程において、前記非晶質シリコン半導体層は、プラズマ密度を0.1W/cm2から1W/cm2とした成膜条件にて、シランガス、ジシランガス及びトリシランガスのいずれかを含む原料ガスと、アルゴン、水素及びヘリウムのいずれかを含む不活性ガスとにより形成されることが好ましい。さらに、本発明に係る薄膜トランジスタの製造方法の一態様において、前記第5工程において、前記非晶質シリコン半導体層は、成長温度が300℃から400℃とした成膜条件にて形成されることが好ましい。
これにより、所望のトラップ密度を有する非晶質シリコン半導体層を成膜することができ、負キャリアの電荷密度が3×1011cm−2以上となる非晶質シリコン半導体層を形成できる。
(実施の形態)
以下、本発明の実施の形態に係る薄膜トランジスタ及びその製造方法について、図面を参照しながら説明する。
以下、本発明の実施の形態に係る薄膜トランジスタ及びその製造方法について、図面を参照しながら説明する。
まず、本発明の実施の形態に係る薄膜トランジスタ10の構成について、図1を用いて説明する。図1は、本発明の実施の形態に係る薄膜トランジスタの構成を模式的に示した断面図である。
図1に示すように、本発明の実施の形態に係る薄膜トランジスタ10は、チャネル保護型でボトムゲート型の薄膜トランジスタであって、基板1と、基板1上に形成されたゲート電極2と、ゲート電極2上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成された結晶質シリコン半導体層4と、結晶質シリコン半導体層4上に形成された非晶質シリコン半導体層5と、非晶質シリコン半導体層5上に形成された有機材料からなる有機保護膜6と、非晶質シリコン半導体層5上に有機保護膜6を挟んで形成されたソース電極8S及びドレイン電極8Dとを具備する。さらに、本実施の形態における薄膜トランジスタ10は、結晶質シリコン半導体層4の上方において、非晶質シリコン半導体層5とソース電極8S又はドレイン電極8Dとの間に形成された一対のコンタクト層7を備える。
以下、本実施の形態に係る薄膜トランジスタ10の各構成要素について詳述する。
基板1は、例えば、石英ガラス、無アルカリガラス及び高耐熱性ガラス等のガラス材料からなるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物が結晶質シリコン半導体層4に侵入することを防止するために、基板1上にシリコン窒化膜(SiNx)、酸化シリコン(SiOy)又はシリコン酸窒化膜(SiOyNx)等からなるアンダーコート層を形成してもよい。また、アンダーコート層は、レーザアニールなどの高温熱処理プロセスにおいて、基板1への熱の影響を緩和させる役割を担うこともある。アンダーコート層の膜厚は、例えば、100nm〜2000nm程度である。
ゲート電極2は、導電性材料又はそれらの合金等の単層構造又は多層構造からなり、例えば、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、タングステン(W)、チタン(Ti)、クロム(Cr)、又はモリブデンタングステン(MoW)等を用いて、基板1上に所定形状でパターン形成される。ゲート電極2の膜厚は、例えば、20〜500nm程度である。
ゲート絶縁膜3は、例えば、酸化シリコン(SiOy)、窒化シリコン(SiNx)、シリコン酸窒化膜(SiOyNx)、酸化アルミニウム(AlOz)、酸化タンタル(TaOw)又はその積層膜等からなり、ゲート電極2が形成された基板1を覆うように、基板1及びゲート電極2の上に形成される。
本実施の形態では、チャネル層として結晶質シリコン半導体層4を用いているので、ゲート絶縁膜3としては酸化シリコンを用いることが好ましい。これは、TFTにおける良好な閾値電圧特性を維持するためには結晶質シリコン半導体層4とゲート絶縁膜3との界面状態を良好なものにすることが好ましく、これには酸化シリコンが適しているからである。ゲート絶縁膜3の膜厚は、例えば、50nm〜300nmである。
結晶質シリコン半導体層4は、ゲート電極2の電圧によってキャリアの移動が制御されるチャネル領域を有するチャネル層である。本実施の形態において、結晶質シリコン半導体層4は、非晶質シリコン(アモルファスシリコン)を結晶化することにより形成することができる。
結晶質シリコン半導体層4は、微結晶シリコンや多結晶シリコンからなる結晶性シリコンによって構成することできるし、アモルファスシリコンと結晶性シリコンとの混晶構造とすることもできる。この場合、優れたオン特性を得るためには、少なくとも結晶質シリコン半導体層4のチャネル領域については、結晶性シリコンの割合が多い膜で構成されていることが好ましい。結晶質シリコン半導体層4における結晶シリコンの結晶粒径は、例えば5nm〜1000nm程度である。なお、結晶質シリコン半導体層4の膜厚は、例えば、10nm〜90nm程度である。
非晶質シリコン半導体層5は、有機保護膜6に含有する正の固定電荷を抑制する電荷抑制層である。本実施の形態における非晶質シリコン半導体層5は、アモルファスシリコン膜によって構成されており、電荷密度が3×1011cm−2以上の負キャリアが含まれている。なお、非晶質シリコン半導体層5の膜厚は、10nm〜60nmとすることができる。
有機保護膜6は、チャネル層を保護するチャネル保護膜であって、非晶質シリコン半導体層5の上に形成される。本実施の形態において、有機保護膜6は、一対のコンタクト層7を形成するときのエッチング処理時において、チャネル層がエッチングされてしまうことを防止するためのチャネルエッチングストッパ(CES)層として機能する。すなわち、コンタクト層7をパターニングするときのエッチングによって有機保護膜6の上部がエッチングされる(不図示)。ここで、ソース電極8S又はドレイン電極8Dと重なる領域における有機保護膜6の膜厚(チャネルエッチングでエッチングされない部分)は、例えば、300nm〜1μmである。さらに、この膜厚は、500nm以上1μm以下であることが好ましい。この範囲の膜厚を有する有機保護膜6であれば、負キャリアの電荷密度が3×1011cm−2以上である非晶質シリコン半導体層5によって、有機保護膜6に生じる正の固定電荷を相殺することができる。
また、有機保護膜6は、有機材料によって構成されており、本実施の形態では、ポリシロキサンを塗布することによって形成される。ポリシロキサンは、主鎖としてシリカ結合を有し、これにメチル基等の炭素を有する有機成分が結合したものである。なお、有機保護膜6は、有機材料をスピンコート法等により塗布することによって形成することができる。また、スピンコート法等の塗布法以外に、液滴吐出法、又は、スクリーン印刷やオフセット印刷等の所定のパターンを形成することができる印刷法等によっても形成することができる。
一対のコンタクト層7は、不純物を高濃度に含む非晶質半導体層、または不純物を高濃度に含む多結晶半導体層からなり、非晶質シリコン半導体層5の上に形成される。また、一対のコンタクト層7は、有機保護膜6上において所定の間隔をあけて対向配置される。本実施の形態において、一対のコンタクト層7は、例えば、アモルファスシリコンに不純物としてリン(P)をドーピングしたn型半導体層とし、1×1019[atm/cm3]以上の高濃度の不純物を含むn+層とすることができる。各コンタクト層7の膜厚は、例えば5nm〜100nmとすることができる。
一対のソース電極8S及びドレイン電極8Dは、一対のコンタクト層7上に当該一対のコンタクト層7と面一に形成され、所定の間隔をあけて対向配置される。本実施の形態において、ソース電極8S及びドレイン電極8Dは、それぞれ導電性材料又は合金等からなる単層構造又は多層構造とすることができ、例えば、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)、チタン(Ti)又はクロム(Cr)等の材料により構成される。ソース電極8S及びドレイン電極8Dは、例えば、MoW/Al/MoWの三層構造とすることができる、なお、ソース電極8S及びドレイン電極8Dの膜厚は、例えば、100nm〜500nm程度とすることができる。
以上のように構成される本実施の形態に係る薄膜トランジスタ10において、上述のとおり、非晶質シリコン半導体層5は、電荷密度が3×1011cm−2以上の負キャリアが含まれるように構成されている。この非晶質シリコン半導体層5の負キャリアの電荷密度について、図2を用いて説明する。図2は、本実施の形態に係る薄膜トランジスタにおいて、非晶質シリコン半導体層及び結晶質シリコン半導体層の界面電界と、非晶質シリコン半導体層における膜厚及び状態密度(DOS:Density Of State)との関係を示す図である。
図2の縦軸の欠陥準位密度(トラップ密度)は、状態密度(DOS)を表しており、非晶質シリコン半導体層5の膜質の変化に伴って変化する。状態密度(DOS)は、特開平8−247979号公報に開示されるTVS(Transient Voltage Spectroscopy)法と呼ばれる欠陥準位の測定方法によって算出することができる。TVS法は、金属、絶縁膜、半導体の積層体を含む容量素子の端子間電圧の保持率の時間変化を検出し、その検出信号から半導体の禁制帯中の状態密度を算出する測定方法である。このTVS法を用いることで、半導体の禁制帯中に存在するトラップ準位に捕獲されたキャリアを仮に固定電荷密度として求めることができる。
本実施の形態に係る薄膜トランジスタ10において、非晶質シリコン半導体層5の状態密度は、上記のTVS法を用いて測定される。具体的には、時間を変えてゲート電極2とソース電極8Sとに所定の電圧を印加して、ゲート電極2とソース電極8Sとの電圧の時間変化を求め、この時間変化に基づいて状態密度を算出することができる。実際に、本実施の形態において成膜した20nmの非晶質シリコン半導体層5の状態密度(DOS)を、TVS法を用いて測定すると、4.68×1017cm−3であった。なお、このときの非晶質シリコン半導体層5は、原料ガスとしてSiH4とH2とを用い、成長温度を320℃、圧力を2Torr、プラズマ密度を0.137W/cm2、SiH4及びH2のガス流量をそれぞれ10sccm及び60sccmとして成膜した。
ここで、有機保護膜6に含まれる正の固定電荷密度が5×1011cm−2以上であると、バックチャネルに起因した寄生電流が発生するため、図2の破線で示されるように、非晶質シリコン半導体層5に含まれる負キャリアの電荷密度を3×1011cm−2以上とすることにより、上記正の電荷を打ち消すことができる。
すなわち、有機保護膜6に存在する正の固定電荷に対して、電荷密度が3×1011cm−2以上の負キャリアを有する非晶質シリコン半導体層5を形成することによって、当該非晶質シリコン半導体層5を電荷抑制層として作用させることができ、バックチャネルの形成を抑制することができる。これにより、薄膜トランジスタの特性の一つであるS値を向上させることができる。
なお、図2に示すように、非晶質シリコン半導体層5の電荷密度は、非晶質シリコン半導体層5の膜厚と電荷の状態密度(DOS)との積で決定される。例えば、膜厚が20nmで、状態密度が2.00×1017cm−3の膜質である非晶質シリコン半導体層5の場合、当該非晶質シリコン半導体層5における負キャリアの電荷密度は、(20nm)×(2.00×1017cm−3)=4.0×1011cm−2となる。
このように非晶質シリコン半導体層の電荷密度は、膜厚と電荷の状態密度との積で決定されるが、非晶質シリコン半導体層の膜厚が厚すぎるとオン特性が悪くなり、一方、状態密度が大きすぎるとリーク電流の原因となってしまう。従って、非晶質シリコン半導体層の膜厚及び状態密度は、図2に示すように、所望の範囲に設定することが好ましい。
例えば、非晶質シリコン半導体層5の膜厚を10nm以上60nm以下とした場合、TVS測定方法により測定したときにおける非晶質シリコン半導体層5の状態密度(DOS)は、1×1017cm−3以上7×1017cm−3以下であることが好ましい。これにより、非晶質シリコン半導体層5に含まれる負キャリアの電荷密度を3×1011cm−2以上とすることができ、膜厚が300nm〜1μmの有機保護膜6に含まれる正の固定電荷を相殺することができる。
さらに、非晶質シリコン半導体層5の膜厚を20nm以上40nm以下とした場合では、TVS測定方法により測定したときにおける非晶質シリコン半導体層5の状態密度(DOS)は、1×1017cm−3以上5×1017cm−3以下であることが好ましい。
次に、本実施の形態に係る薄膜トランジスタの作用について、図3A、図3B、図4A及び図4Bを用いて、さらに詳細に説明する。図3Aは、比較例に係る薄膜トランジスタの構成及び作用を示す断面図である。図3Bは、当該比較例に係る薄膜トランジスタの電流電圧特性を示す図である。また、図4Aは、本発明の実施の形態に係る薄膜トランジスタの構成及び作用を示す断面図である。図4Bは、本発明の実施の形態に係る薄膜トランジスタの電流電圧特性を示す図である。なお、図3Aにおいて、図1に示す構成要素と同じ構成要素には同じ符号を付している。
図3Aに示すように、比較例に係る薄膜トランジスタ10Aは、非晶質シリコン半導体層5が形成されていない点で、本実施の形態に係る薄膜トランジスタ10と異なる。比較例に係る薄膜トランジスタ10Aについて、電流電圧特性を測定すると、上述のように、S値が劣化し、特にS値の立ち上がり領域にぶれが生じることが分かった。
本願発明者は、このS値が劣化する原因について鋭意解析及び検討した結果、チャネル保護層として有機材料を用いた場合、チャネル保護層に正の固定電荷が多く含まれるため、この固定電荷によってオン電流を流した際のチャネル層にバックチャネルが形成され、これがS値の劣化の原因であるという知見を得た。
フロントチャネルは、ソース電極からドレイン電極に向けてチャネル層内におけるゲート電極との界面付近を経由するオン電流(ドレイン電流)の経路である。一方、バックチャネルは、ソース電極からドレイン電極に向けてチャネル層内におけるチャネル保護層との界面付近を経由する寄生電流の経路である。
比較例に係る薄膜トランジスタ10Aは、有機保護膜6(又は有機保護膜6と結晶質シリコン半導体層4との界面)に正の固定電荷が含まれ、この正の固定電荷によって、オン時において、結晶質シリコン半導体層4内の有機保護膜6側の界面近傍にバックチャネルが形成する。
従って、オン時には、本来であれば、結晶質シリコン半導体層4内のゲート電極2側の界面近傍に形成されるフロントチャネルだけが必要な経路であるにもかかわらず、バックチャネルの形成によって、図3Bに示すように、薄膜トランジスタ10Aの電流電圧特性は、フロントチャネルによる特性(図3Bのドレイン電流として示す曲線)とバックチャネルによる特性(図3Bの寄生電流として示す曲線)とが重畳された特性となる。
オフからオンへの立ち上がりにおいては、一旦立ち上がってしまうと、フロントチャネルによる特性にバックチャネルによる特性が重畳したとしても同一特性へと収斂するが、オフからオンへの立ち上がり領域では、それぞれの特性が不整合の形で重畳されて表れてしまう。これがS値の立ち上がり領域にぶれを生じさせていると考えられる。
本願発明者らは、有機保護膜6における固定電荷についてさらに検討し、以下の知見を得ることができた。
有機保護膜6の界面には正電荷が溜まるが、有機保護膜6のバルク部分には負の固定電荷が帯電していると考えられる。従って、有機保護膜6の膜厚が増えれば、負の固定電荷が増えることになり、有機保護膜6の界面に存在する正電荷を抑制する作用があると考えられる。
しかし、有機保護膜6の膜厚を一定膜厚以上にすると、有機保護膜6の界面における正電荷を抑制するという作用は、それ以上には増加しないということが分かった。これは、有機保護膜6のバルク部分の負の固定電荷が有機保護膜6の界面に近い領域に存在する場合には当該界面への影響が大きく正電荷を抑制する作用は期待できるが、有機保護膜6の膜厚が厚くなって有機保護膜6のバルク部分の負の固定電荷が界面から離れてしまうと、距離の2乗に反比例して正電荷を抑制する作用が小さくなると考えられるからである。
従って、有機保護膜6の膜厚を厚くしても、その膜厚が一定以上になると、有機保護膜6の界面における正電荷を抑制する作用がなくなってしまい、結果として、有機保護膜6全体の固定電荷は、正として残存することになる。このように、有機保護膜6に含まれる固定電荷及び有機保護膜6と非晶質シリコン半導体層5との界面における総電荷の極性は正となっている。
ここで、チャネル保護膜として無機材料からなる無機保護膜を用いた薄膜トランジスタと、チャネル保護膜として有機材料からなる有機保護膜を用いた薄膜トランジスタとを比較すると、有機保護膜を用いた場合の方が、閾値電圧が負側にシフトすることが分かった。このことから、有機保護膜を用いた場合の方が無機保護膜を用いた場合に対して正電荷が多いことが分かる。
このため、仮に、無機保護膜のチャネル保護膜と結晶質シリコン半導体層との間に真性(intrinsic)の非晶質シリコン半導体層が形成された構造の薄膜トランジスタがあったとしても、真性の非晶質シリコン半導体層では、有機保護膜を用いたことにより増加する正電荷の影響を抑制することができない。また、真性の非晶質シリコン半導体層でなくとも、通常の非晶質シリコン半導体層は膜質にこだわらない場合が多く、この場合も有機保護膜を用いたことにより増加する正電荷の影響を抑制することができない。これは、一般的に、非晶質シリコン半導体層はオフ電流を抑制することを目的として導入されるものであるので、真性の非晶質シリコン半導体層であればオフ電流の抑制効果を十分得ることができるからである。
このように、真性の非晶質シリコン半導体層は電荷抑制層として機能することができない。従って、非晶質シリコン半導体層を、単に有機保護膜をチャネル層とする薄膜トランジスタに適用しただけでは、有機保護膜に起因するバックチャネルの形成を抑制することができない。
そこで、本発明は上記の知見に基づき、図4Aに示すように、本実施の形態に係る薄膜トランジスタ10のように、有機保護膜6と結晶質シリコン半導体層4との間に電荷抑制層として、所定電荷量の負のキャリアを含む非晶質シリコン半導体層5を導入するという着想を得た。すなわち、本発明では、負のキャリアを含むような状態密度の非晶質シリコン半導体層、すなわちトラップを多くした欠陥密度の高い非晶質シリコン半導体層をあえて用いることによって、有機保護膜6に生じる正電荷による影響を緩和することとした。
そして、本実施の形態では、電荷密度が3×1011cm−2以上の負キャリアが含まれるように非晶質シリコン半導体層5を構成することにより、当該非晶質シリコン半導体層5の負キャリアによって有機保護膜6の正電荷を相殺して電界遮蔽を行うことができるということをつきとめた。このように構成することにより、図4Aに示すように、オン時におけるバックチャネルの形成を抑制することができ、図4Bに示すように、バックチャネルによる寄生電流を抑制することができる。この結果、薄膜トランジスタ10の電流電圧特性は、フロントチャネルによる特性(図4Bのドレイン電流として示す曲線)によって実現され、S値の立ち上がり領域に生じるぶれを抑制することができ、S値を向上することができる。
さらに、本実施の形態に係る薄膜トランジスタ10では、バックチャネルの形成を抑制することができるので、閾値電圧のシフトも抑制することができる。
以上のように、本実施の形態に係る薄膜トランジスタ10は、S値を向上することができるとともに閾値電圧のシフトを抑制することができるので、本実施の形態に係る薄膜トランジスタ10を有機ELディスプレイの駆動トランジスタとして用いた場合、黒発光領域の精度を向上することができる。
ここで、実際に薄膜トランジスタを製作して電流電圧特性を測定したので、その測定結果について、図5A、図5B及び図5Cを用いて説明する。図5Aは、図3Aに示す比較例に係る薄膜トランジスタの電流電圧特性を示す図である。図5B及び図5Cは、図1に示す本発明に係る薄膜トランジスタの電流電圧特性を示す図である。なお、図5Bは、非晶質シリコン半導体層5の膜厚が10nmの場合であり、図5Cは、非晶質シリコン半導体層5の膜厚が20nmの場合である。
なお、図5Aの特性を示す比較例に係る薄膜トランジスタでは、上述のとおり、非晶質シリコン半導体層が形成されていない。また、図5B及び図5Cの特性を示す本発明に係る薄膜トランジスタでは、膜質を固定して膜厚のみを変更した非晶質シリコン半導体層5が形成され、非晶質シリコン半導体層5のDOSはいずれも4.0×1011cm−2であり、有機保護膜6の膜厚はいずれも500nmである。
図5A〜図5Cに示すように、本発明に係る薄膜トランジスタ10は、比較例に係る薄膜トランジスタ10Aと比べて、S値の立ち上がり領域におけるぶれが抑制され、S値が向上していることが分かる。また、図5B及び図5Cに示すように、非晶質シリコン半導体層5の膜厚を大きくすることにより、S値はさらに向上することが分かる。
次に、この非晶質シリコン半導体層5の膜厚とS値との関係について、図6を用いて説明する。図6は、本発明の実施の形態に係る薄膜トランジスタにおける非晶質シリコン半導体層5とS値との関係を示す図である。なお、図6では、非晶質シリコン半導体層5の膜質は同じ(状態密度が一定)とし、膜厚のみを変えて測定したものである。
図6に示すように、非晶質シリコン半導体層5の膜厚を厚くすることにより、S値が向上して電界遮蔽効果が向上することが分かる。また、図6に示すように、非晶質シリコン半導体層5の膜厚が20nm以上でS値が一定となり、電界遮蔽効果が飽和することが分かる。なお、非晶質シリコン半導体層5の膜厚を40nmよりも大きくすると、膜厚が厚くなりすぎてオン特性が悪くなってしまう。従って、非晶質シリコン半導体層5の膜厚は、20nm〜40nmであることが好ましい。
次に、本実施の形態に係る薄膜トランジスタにおいて、有機保護膜6の膜厚の変化に対する最小オフリーク電流の変化について、図7を用いて説明する。図7は、本実施の形態に係る薄膜トランジスタにおける有機保護膜の膜厚と最小オフリーク電流との関係を示す図である。なお、図7において、非晶質シリコン半導体層5のDOSは4.0×1011cm−2であり、膜厚は20nmである。
薄膜トランジスタのデバイス信頼性上、最小オフリーク電流は、0.1nA(1.0×10−11A)とする必要があるので、図7に示すように、有機保護膜6の膜厚は500nm以上とすることが好ましい。有機保護膜6の膜厚が500nm未満の場合、エッチング処理によるチャネル層へのダメージにより、オフ時のリーク電流が増大する。従って、有機保護膜6の膜厚を500nm以上とすることにより、オフ時におけるリーク電流の発生を所望に抑制することができ、高い信頼性を有する薄膜トランジスタを実現することができる。
(薄膜トランジスタの製造方法)
以下、本発明の実施の形態に係る薄膜トランジスタ10の製造方法について、図8A〜図8Gを用いて説明する。図8A〜図8Gは、本発明の実施の形態に係る薄膜トランジスタの製造方法における各工程の構成を模式的に示した断面図である。
以下、本発明の実施の形態に係る薄膜トランジスタ10の製造方法について、図8A〜図8Gを用いて説明する。図8A〜図8Gは、本発明の実施の形態に係る薄膜トランジスタの製造方法における各工程の構成を模式的に示した断面図である。
まず、図8Aに示すように、基板1を準備する。基板1としては、例えば、ガラス基板を用いることができる。なお、その後、ゲート電極2を形成する前に、プラズマCVD等によって基板1上に、シリコン酸化膜又はシリコン窒化膜等の絶縁膜からなるアンダーコート層を形成してもよい。
次に、図8Bに示すように、基板1の上方に所定形状のゲート電極2をパターン形成する。例えば、基板1の上方の全面にモリブデンタングステン(MoW)等からなるゲート金属膜をスパッタによって成膜し、フォトリソグラフィ及びウェットエッチングを施すことにより、ゲート金属膜をパターニングして所定形状のゲート電極2を形成する。
次に、図8Cに示すように、基板1の上方にゲート絶縁膜3を形成する。例えば、ゲート電極2を覆うようにして、基板1の上方の全面に、酸化シリコン等の絶縁膜からなるゲート絶縁膜3をプラズマCVD等によって成膜する。
次に、図8Dに示すように、ゲート絶縁膜3の上に結晶質シリコン半導体層4を形成する。この場合、まず、ゲート絶縁膜3上に、例えばアモルファスシリコン膜(a−Si)からなる非晶質シリコン薄膜をプラズマCVD等によって成膜する。アモルファスシリコン膜は、例えば、シランガス(SiH4)と水素ガス(H2)とを所定の濃度比で導入し、所定の成膜条件にて成膜することができる。その後、脱水素アニール処理を行った後、所定の温度で非晶質シリコン薄膜をアニールすることにより非晶質シリコン薄膜を結晶化する。これにより、ゲート絶縁膜3上に、結晶質シリコン半導体層4を形成することができる。
なお、本実施の形態において、非晶質シリコン薄膜の結晶化はレーザ光を照射させることによるレーザアニールによって行った。レーザアニールは、エキシマレーザを用いたレーザアニール(ELA)、パルスレーザを用いたレーザアニール、又は、連続発振型のレーザ(CWレーザ)を用いたレーザアニールを用いることができる。また、レーザアニール以外に、急速熱アニール(RTA)によって結晶化してもよいし、あるいは、CVDによる直接成長によって結晶質シリコン半導体層4を形成しても構わない。
次に、図8Eに示すように、結晶質シリコン半導体層4上に非晶質シリコン半導体層5を形成する。例えば、非晶質シリコン半導体層5としてアモルファスシリコン膜を成膜することができる。アモルファスシリコン膜は、所定の原料ガスを用いて、プラズマCVD等によって所定の成膜条件にて成膜することができる。例えば、シランガス及び水素ガスを所定の濃度比で導入して成膜することができる。
本実施の形態において、非晶質シリコン半導体層5は、プラズマ密度を0.1〜1.0[W/cm2]とし、成長温度を300〜400℃とした成膜条件にて成膜することが好ましい。また、非晶質シリコン半導体層5の原料ガスとしては、シランガス(SiH4)、ジシランガス(Si2H6)及びトリシランガス(Si3H8)のいずれかを含むガスを用いることができ、また、原料ガスとともに導入する不活性ガスとして、水素ガス(H2)以外に、アルゴンガス(Ar)又はヘリウムガス(He)を用いることができる。
次に、図8Fに示すように、非晶質シリコン半導体層5上に有機保護膜6を形成する。例えば、所定の塗布方法によって非晶質シリコン半導体層5上に所定の有機材料を塗布して焼成することによって有機保護膜6を形成することができる。
本実施の形態では、まず、ポリシロキサンを非晶質シリコン半導体層5上に塗布してスピンコートして、非晶質シリコン半導体層5上の全面に有機保護膜6を形成する。その後、プリベークを行って有機保護膜6を仮焼成した後に、フォトマスクを用いて露光及び現像して所定形状の有機保護膜6を形成する。その後、ポストベークを行って有機保護膜6を本焼成する。これにより、チャネル保護層となる有機保護膜6を形成することができる。
次に、図8Gに示すように、非晶質シリコン半導体層5上に有機保護膜6を挟んで、一対のコンタクト層7とソース電極8S及びドレイン電極8Dとを形成する。
この場合、まず、有機保護膜6を覆うようにして非晶質シリコン半導体層5上にコンタクト層7を形成するためのコンタクト層用膜として例えばリン等の5価元素の不純物をドープしたアモルファスシリコン膜をプラズマCVDによって成膜する。その後、コンタクト層用膜上に、ソース電極8S及びドレイン電極8Dとなるソースドレイン金属膜をスパッタによって成膜する。そして、所定形状のソース電極8S及びドレイン電極8Dを形成するためにソースドレイン金属膜上に所定形状のレジストをパターン形成し、このレジストをマスクとしてウェットエッチングを施すことによってソースドレイン金属膜をパターニングする。これにより、図8Gに示すように、所定形状のソース電極8S及びドレイン電極8Dを形成する。なお、このとき、コンタクト層用膜がエッチングストッパとして機能する。
その後、ソース電極8S及びドレイン電極8D上のレジストを除去し、ソース電極8S及びドレイン電極8Dをマスクとしてドライエッチング等のエッチングを施すことにより、コンタクト層用膜をパターニングするとともに、これと同時に、非晶質シリコン半導体層5及び結晶質シリコン半導体層4を島状にパターニングする。これにより、図8Gに示すように、所定形状の一対のコンタクト層7を形成するとともに、島状にパターニングされた非晶質シリコン半導体層5及び結晶質シリコン半導体層4を形成することができる。
このようにして、本発明の実施の形態に係る薄膜トランジスタ10を製造することができる。なお、本実施の形態では、成長温度を320℃とし、圧力を2Torrとし、RFパワーを50W(パワー密度を0.137W/cm2)とし、シラン及び水素のガス流量をそれぞれ10sccm及び50sccmとした成膜条件によって、膜厚が20nmで、DOSが4.0×1011cm−2の非晶質シリコン半導体層5を成膜した。
なお、本実施の形態において、非晶質シリコン半導体層5を成膜するときの成長温度は、300〜400℃とすることが好ましい。この点について、図9を用いて説明する。図9は、本発明の実施の形態における薄膜トランジスタの製造方法において、非晶質シリコン半導体層5を成膜するときの成長温度とスピン密度との関係を示す図である。なお、図9において、縦軸は電子スピン共鳴(ESR:Electron Spin Resonance)法によって求めたスピン密度を示している。スピン密度は、欠陥密度(ダングリングボンド)、すなわち状態密度と相関関係を有する。また、図9では、SiH4及びH2によって成膜した場合、SiH4によって成膜した場合及びSiH4及びArによって成膜した場合を示している。
図9から、スピン密度が1.0×1017cm−3〜4×1017cm−3である膜質の非晶質シリコン半導体層5を成膜することができることが分かる。また、図9により、非晶質シリコン半導体層5を成膜するときの成長温度は、およそ300℃〜400℃とすることがよいということが分かる。
なお、成長温度を350℃とし、プラズマ密度を0.01〜0.06[W/cm2]とした成膜条件にてアモルファスシリコン膜を成膜すると(脱水素なし)、スピン密度は4×1016〜6×1016cm−3程度であった。また、500℃で20分間の脱水素を行って同様に成膜すると、スピン密度は3×1018〜5×1018cm−3であった。すなわち、本実施の形態では、上記のようにスピン密度が1.0×1017〜4×1017cm−3である膜質の非晶質シリコン半導体層5を成膜しており、一般的な膜質(状態密度)とは異なる水準の非晶質シリコン半導体層5を用いている。
以上、本発明に係る薄膜トランジスタ及び薄膜トランジスタの製造方法について、実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではない。
例えば、本実施の形態に係る薄膜トランジスタは、有機EL表示装置又は液晶表示装置等の表示装置に用いることができる。また、当該表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ又は携帯電話などの電子機器に適用することができる。
なお、その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタは、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、又はその他薄膜トランジスタを有する様々な電気機器等に広く利用することができる。
1 基板
2 ゲート電極
3 ゲート絶縁膜
4 結晶質シリコン半導体層
5 非晶質シリコン半導体層
6 有機保護膜
7 コンタクト層
8S ソース電極
8D ドレイン電極
10、10A 薄膜トランジスタ
2 ゲート電極
3 ゲート絶縁膜
4 結晶質シリコン半導体層
5 非晶質シリコン半導体層
6 有機保護膜
7 コンタクト層
8S ソース電極
8D ドレイン電極
10、10A 薄膜トランジスタ
Claims (9)
- 基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶質シリコン半導体層と、
前記結晶質シリコン半導体層上に形成された非晶質シリコン半導体層と、
前記非晶質シリコン半導体層上に形成された有機材料からなる有機保護膜と、
前記非晶質シリコン半導体層上に前記有機保護膜を挟んで形成されたソース電極及びドレイン電極と、を具備し、
前記非晶質シリコン半導体層に含まれる負キャリアの電荷密度は、3×1011cm−2以上である、
薄膜トランジスタ。 - 前記ソース電極または前記ドレイン電極と重なる領域における前記有機保護膜の膜厚が、300nm以上1μm以下である、
請求項1に記載の薄膜トランジスタ。 - 前記ソース電極または前記ドレイン電極と重なる領域における前記有機保護膜の膜厚が、500nm以上1μm以下である、
請求項1に記載の薄膜トランジスタ。 - 前記有機保護膜に含まれる固定電荷及び前記有機保護膜と前記非晶質シリコン半導体層との界面における電荷の総電荷の極性は、正である、
請求項1から請求項3のいずれか1項に記載の薄膜トランジスタ。 - 前記非晶質シリコン半導体層の膜厚は、10nm以上60nm以下であり、
前記非晶質シリコン半導体層の電荷密度は、TVS測定方法により測定した場合、1×1017cm−3以上7×1017cm−3以下である、
請求項1から請求項4のいずれか1項に記載の薄膜トランジスタ。 - 前記非晶質シリコン半導体層の膜厚は、20nm以上40nm以下であり、
前記非晶質シリコン半導体層の電荷密度は、1×1017cm−3以上5×1017cm−3以下である、
請求項5に記載の薄膜トランジスタ。 - 基板を準備する第1工程と、
前記基板上にゲート電極を形成する第2工程と、
前記ゲート電極上にゲート絶縁膜を形成する第3工程と、
前記ゲート絶縁膜上に結晶質シリコン半導体層を形成する第4工程と、
前記結晶質シリコン半導体層上に非晶質シリコン半導体層を形成する第5工程と、
前記非晶質シリコン半導体層上に有機材料を塗布して有機保護膜を形成する第6工程と、
前記非晶質シリコン半導体層上に前記有機保護膜を挟んでソース電極及びドレイン電極を形成する第7工程と、を含み、
前記非晶質シリコン半導体層に含まれる負キャリアの電荷密度は、3×1011cm−2以上である、
薄膜トランジスタの製造方法。 - 前記第5工程において、
前記非晶質シリコン半導体層は、プラズマ密度を0.1W/cm2から1W/cm2とした成膜条件にて、シランガス、ジシランガス及びトリシランガスのいずれかを含む原料ガスと、アルゴン、水素及びヘリウムのいずれかを含む不活性ガスとにより形成される、
請求項7に記載の薄膜トランジスタの製造方法。 - 前記第5工程において、
前記非晶質シリコン半導体層は、成長温度が300℃から400℃とした成膜条件にて形成される、
請求項7または請求項8に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012538131A JPWO2012172617A1 (ja) | 2011-06-17 | 2011-06-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012538131A JPWO2012172617A1 (ja) | 2011-06-17 | 2011-06-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012172617A1 true JPWO2012172617A1 (ja) | 2015-02-23 |
Family
ID=52687696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012538131A Pending JPWO2012172617A1 (ja) | 2011-06-17 | 2011-06-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPWO2012172617A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120505A (ja) * | 1992-10-08 | 1994-04-28 | Nec Corp | 薄膜トランジスタ |
JPH09283761A (ja) * | 1996-04-12 | 1997-10-31 | Sony Corp | 半導体装置及びその製造方法 |
JPH10270701A (ja) * | 1997-03-27 | 1998-10-09 | Advanced Display:Kk | 薄膜トランジスタおよびその製法 |
JP2002305306A (ja) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | アクティブマトリクス型表示装置 |
JP2003173970A (ja) * | 2001-07-10 | 2003-06-20 | Semiconductor Energy Lab Co Ltd | 半導体膜、半導体装置及びこれらの作製方法 |
JP2009177138A (ja) * | 2007-12-03 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
JP2011071440A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Displays Ltd | 有機el表示装置 |
-
2011
- 2011-06-17 JP JP2012538131A patent/JPWO2012172617A1/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120505A (ja) * | 1992-10-08 | 1994-04-28 | Nec Corp | 薄膜トランジスタ |
JPH09283761A (ja) * | 1996-04-12 | 1997-10-31 | Sony Corp | 半導体装置及びその製造方法 |
JPH10270701A (ja) * | 1997-03-27 | 1998-10-09 | Advanced Display:Kk | 薄膜トランジスタおよびその製法 |
JP2002305306A (ja) * | 2001-04-05 | 2002-10-18 | Hitachi Ltd | アクティブマトリクス型表示装置 |
JP2003173970A (ja) * | 2001-07-10 | 2003-06-20 | Semiconductor Energy Lab Co Ltd | 半導体膜、半導体装置及びこれらの作製方法 |
JP2009177138A (ja) * | 2007-12-03 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
JP2011071440A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Displays Ltd | 有機el表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012172617A1 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
WO2012117439A1 (ja) | 薄膜半導体装置及びその製造方法 | |
US10224416B2 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device | |
US8796692B2 (en) | Thin-film semiconductor device and method for fabricating thin-film semiconductor device | |
US8841673B2 (en) | Thin-film transistor device and method for manufacturing thin-film transistor device | |
WO2013021416A1 (ja) | 薄膜半導体装置及び薄膜半導体装置の製造方法 | |
WO2013118233A1 (ja) | 薄膜半導体装置の製造方法及び薄膜半導体装置 | |
JP6007445B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
WO2013005250A1 (ja) | 薄膜トランジスタおよびその製造方法ならびに表示装置 | |
WO2012137251A1 (ja) | 表示装置用薄膜半導体装置及びその製造方法 | |
US20190243194A1 (en) | Active matrix substrate and method for manufacturing same | |
JP6085758B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
US20130037808A1 (en) | Thin-film transistor device and method for manufacturing thin-film transistor device | |
JP6082911B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
US8841678B2 (en) | Thin-film transistor device and method for manufacturing thin-film transistor device | |
JP2022191755A (ja) | 半導体装置 | |
WO2013118234A1 (ja) | 薄膜半導体装置の製造方法及び薄膜半導体装置 | |
JPWO2012172617A1 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
WO2013018126A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2013001580A1 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
JPWO2013001579A1 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
WO2013018123A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPWO2013021426A1 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
JPWO2013072966A1 (ja) | 薄膜半導体装置及びその製造方法 | |
JPWO2013021416A1 (ja) | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140325 |