JPWO2012115265A1 - Photoelectric conversion element and photoelectric conversion device - Google Patents

Photoelectric conversion element and photoelectric conversion device Download PDF

Info

Publication number
JPWO2012115265A1
JPWO2012115265A1 JP2013501159A JP2013501159A JPWO2012115265A1 JP WO2012115265 A1 JPWO2012115265 A1 JP WO2012115265A1 JP 2013501159 A JP2013501159 A JP 2013501159A JP 2013501159 A JP2013501159 A JP 2013501159A JP WO2012115265 A1 JPWO2012115265 A1 JP WO2012115265A1
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
semiconductor layer
light absorption
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013501159A
Other languages
Japanese (ja)
Inventor
順次 荒浪
順次 荒浪
裕子 横田
裕子 横田
浩孝 佐野
浩孝 佐野
大前　智史
智史 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2012115265A1 publication Critical patent/JPWO2012115265A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Abstract

【課題】光電変換素子および光電変換装置の光電変換効率を高めること。【解決手段】下部電極層と、この下部電極層上に設けられた、光電変換可能な化合物半導体を含む光吸収層と、この光吸収層上に設けられた半導体層と、この半導体層上に設けられた、この半導体層よりも電気抵抗率が低い上部電極層とを有する光電変換素子であって、前記半導体層は、前記上部電極層側の層領域に、毛羽立ったような多数の毛羽状部を有する構造であること。To improve photoelectric conversion efficiency of a photoelectric conversion element and a photoelectric conversion device. A lower electrode layer, a light absorption layer including a compound semiconductor capable of photoelectric conversion provided on the lower electrode layer, a semiconductor layer provided on the light absorption layer, and on the semiconductor layer A photoelectric conversion element having an upper electrode layer having an electrical resistivity lower than that of the semiconductor layer, wherein the semiconductor layer has a number of fluff-like shapes fuzzy in a layer region on the upper electrode layer side. A structure having a part.

Description

本発明は光電変換素子および光電変換装置に関する。   The present invention relates to a photoelectric conversion element and a photoelectric conversion device.

太陽光発電などに使用される光電変換装置としては、光吸収係数が高いＣＩＧＳなどのカルコパイライト系のＩ−III−VI族化合物半導体によって光吸収層が形成されたものがある。ＣＩＧＳは光吸収係数が高く、光電変換装置の薄膜化や大面積化や低コスト化に適しており、これを用いた次世代太陽電池の研究開発が進められている。   As a photoelectric conversion device used for solar power generation or the like, there is one in which a light absorption layer is formed of a chalcopyrite-based I-III-VI group compound semiconductor such as CIGS having a high light absorption coefficient. CIGS has a high light absorption coefficient and is suitable for reducing the thickness, area, and cost of photoelectric conversion devices, and research and development of next-generation solar cells using the photoelectric conversion device is being promoted.

その光電変換素子は、ガラスなどの基板上に、金属電極などの下部電極と、光吸収層やバッファ層などを含む半導体層である光電変換層と、透明電極や金属電極などの上部電極とが、この順に積層されて構成される。そして、複数の光電変換素子は、隣り合う一方の光電変換素子の上部電極と他方の光電変換素子の下部電極とが、接続導体によって電気的に接続されることで、電気的に直列に接続されている。   The photoelectric conversion element includes a lower electrode such as a metal electrode on a substrate such as glass, a photoelectric conversion layer that is a semiconductor layer including a light absorption layer and a buffer layer, and an upper electrode such as a transparent electrode and a metal electrode. These are stacked in this order. The plurality of photoelectric conversion elements are electrically connected in series by electrically connecting the upper electrode of one adjacent photoelectric conversion element and the lower electrode of the other photoelectric conversion element by a connecting conductor. ing.

このような光電変換素子は、例えば、光吸収層上に化学析出法によりＣｄＳを厚さ１０ｎｍに析出させて、バッファ層を形成し、このバッファ層上にＺｎＯターゲットとＭｇＯターゲットの二元ターゲットを用いたスパッタリング法により、Ｚｎ０．８５Ｍｇ０．１５Ｏから成る１．２μｍの膜厚の上部電極層を形成することによって作製されることが知られている（例えば特許文献１参照）。In such a photoelectric conversion element, for example, CdS is deposited on a light absorption layer by a chemical deposition method to a thickness of 10 nm to form a buffer layer, and a binary target of a ZnO target and an MgO target is formed on the buffer layer. It is known that the upper electrode layer made of Zn 0.85 Mg 0.15 O and having a thickness of 1.2 μm is formed by the sputtering method used (see, for example, Patent Document 1).

特開２００４−２１４３００号公報JP 2004-214300 A

しかしながら、特許文献１に開示された光電変換素子では、光吸収層等へスパッタリング粒子が打ち込まれることによってダメージを受け、光電変換効率を十分に高めることが困難であった。   However, the photoelectric conversion element disclosed in Patent Document 1 is damaged by sputtered particles being implanted into the light absorption layer and the like, and it has been difficult to sufficiently increase the photoelectric conversion efficiency.

よって本発明は、光電変換素子および光電変換装置の光電変換効率を高めることを目的とする。   Therefore, an object of this invention is to improve the photoelectric conversion efficiency of a photoelectric conversion element and a photoelectric conversion apparatus.

本発明の一実施形態に係る光電変換素子は、下部電極層と、該下部電極層上に設けられた、光電変換可能な化合物半導体を含む光吸収層と、該光吸収層上に設けられた半導体層と、該半導体層上に設けられた、該半導体層よりも抵抗率が低い上部電極層とを有する光電変換素子であって、前記半導体層は、前記上部電極層側の層領域に毛羽立ったような多数の毛羽状部を有する構造である。   A photoelectric conversion element according to an embodiment of the present invention is provided on a lower electrode layer, a light absorption layer including a compound semiconductor capable of photoelectric conversion provided on the lower electrode layer, and the light absorption layer. A photoelectric conversion element having a semiconductor layer and an upper electrode layer provided on the semiconductor layer and having a lower resistivity than the semiconductor layer, wherein the semiconductor layer fluffs in a layer region on the upper electrode layer side It is a structure which has many such fluffy parts.

また本発明の他の一実施形態に係る光電変換素子は、下部電極層と、該下部電極層上に設けられた、光電変換可能な化合物半導体を含む光吸収層と、該光吸収層上に設けられた第１半導体層と、該第１半導体層上に設けられた第２半導体層と、該第２半導体層上に設けられた、該第２半導体層よりも電気抵抗率が低い上部電極層とを有する光電変換素子であって、前記第１半導体層は、前記第２半導体層側の層領域に毛羽立ったような多数の毛羽状部を有する構造である。   A photoelectric conversion device according to another embodiment of the present invention includes a lower electrode layer, a light absorption layer including a compound semiconductor capable of photoelectric conversion provided on the lower electrode layer, and the light absorption layer. A first semiconductor layer provided; a second semiconductor layer provided on the first semiconductor layer; and an upper electrode provided on the second semiconductor layer and having an electrical resistivity lower than that of the second semiconductor layer The first semiconductor layer has a structure having a large number of fluffy portions that fluff in a layer region on the second semiconductor layer side.

また、本発明の他の一実施形態に係る光電変換装置は、前記光電変換素子を用いたものである。   Moreover, the photoelectric conversion apparatus which concerns on other one Embodiment of this invention uses the said photoelectric conversion element.

本発明の光電変換素子および光電変換装置によれば、光吸収層等へスパッタリング粒子が打ち込まれることによるダメージを低減し、光電変換効率を高めることができる。   According to the photoelectric conversion element and the photoelectric conversion device of the present invention, it is possible to reduce damage caused by the sputtered particles being implanted into the light absorption layer and the like and increase the photoelectric conversion efficiency.

本各実施形態に係る光電変換装置の概略模式図である。It is a schematic diagram of the photoelectric conversion apparatus according to each of the embodiments. 第１実施形態に係る光電変換素子の概略模式図である。1 is a schematic diagram of a photoelectric conversion element according to a first embodiment. 第１実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 1st Embodiment. 第１実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 1st Embodiment. 第１実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 1st Embodiment. 第１実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 1st Embodiment. 第１実施形態の第１例に係る光電変換素子の断面模式図である。It is a cross-sectional schematic diagram of the photoelectric conversion element which concerns on the 1st example of 1st Embodiment. 第１実施形態の第２例に係る光電変換素子の断面模式図である。It is a cross-sectional schematic diagram of the photoelectric conversion element which concerns on the 2nd example of 1st Embodiment. 第１実施形態の第１例に係る光電変換素子の断面の写真代用図である。It is a photograph substitute figure of the cross section of the photoelectric conversion element which concerns on the 1st example of 1st Embodiment. 図９の点線内の拡大写真代用図である。FIG. 10 is an enlarged photograph substitute diagram within a dotted line in FIG. 9. 第２実施形態に係る光電変換素子の概略模式図である。It is a schematic diagram of the photoelectric conversion element which concerns on 2nd Embodiment. 第２実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 2nd Embodiment. 第２実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 2nd Embodiment. 第２実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 2nd Embodiment. 第２実施形態に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on 2nd Embodiment. 第２実施形態の第１例に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on the 1st example of 2nd Embodiment. 第２実施形態の第２例に係る光電変換素子の製造過程の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing process of the photoelectric conversion element which concerns on the 2nd example of 2nd Embodiment. 第２実施形態の第１例に係る光電変換素子の断面模式図である。It is a cross-sectional schematic diagram of the photoelectric conversion element which concerns on the 1st example of 2nd Embodiment. 第２実施形態の第２例に係る光電変換素子の断面模式図である。It is a cross-sectional schematic diagram of the photoelectric conversion element which concerns on the 2nd example of 2nd Embodiment. 第２実施形態の第１例に係る光電変換素子の断面の写真代用図である。It is a photograph substitute figure of the cross section of the photoelectric conversion element which concerns on the 1st example of 2nd Embodiment. 図２０の点線内の拡大写真代用図である。FIG. 21 is an enlarged photograph substitute diagram within a dotted line in FIG. 20. 半導体層表面の毛羽状部がある状態の一例の写真代用図である。It is a photograph substitute figure of an example in the state with a fluff-like part on the surface of a semiconductor layer. 半導体層表面の毛羽状部がない状態の一例の写真代用図である。It is a photograph substitute figure of an example in the state without the fluff-like part on the surface of a semiconductor layer. 第１実施形態の第２例および第２実施形態の第２例における製造プロセスの一例の写真代用図であり、（ａ）は図５の表面の状態、（ｂ）は図８の状態である。FIG. 9 is a photograph substitute diagram of an example of the manufacturing process in the second example of the first embodiment and the second example of the second embodiment, where (a) is the surface state of FIG. 5 and (b) is the state of FIG. 8. .

以下、本発明の一実施形態を図面に基づいて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

＜第１実施形態に係る光電変換素子＞
図２において光電変換素子１は、基板２上に下部電極層３と、光吸収層４と、半導体層５と、上部電極層７と、グリッド電極８とを主として備えている。<Photoelectric Conversion Element According to First Embodiment>
In FIG. 2, the photoelectric conversion element 1 mainly includes a lower electrode layer 3, a light absorption layer 4, a semiconductor layer 5, an upper electrode layer 7, and a grid electrode 8 on a substrate 2.

基板２に用いられる材料としては、ガラス、セラミックス、樹脂および金属などが挙げられる。ここでは、基板２として、厚さ１〜３ｍｍ程度の青板ガラス（ソーダライムガラス）が用いられている。   Examples of the material used for the substrate 2 include glass, ceramics, resin, and metal. Here, a blue plate glass (soda lime glass) having a thickness of about 1 to 3 mm is used as the substrate 2.

下部電極層３は、基板２の一主面上に設けられた、Ｍｏ、Ａｌ、Ｔｉ、ＴａまたはＡｕなどの金属、あるいはこれらの金属の積層構造体からなる導体である。下部電極層２は、スパッタリング法または蒸着法などの公知の薄膜形成方法を用いて、０．２〜１μｍ程度の厚みに形成される。   The lower electrode layer 3 is a conductor made of a metal such as Mo, Al, Ti, Ta or Au, or a laminated structure of these metals provided on one main surface of the substrate 2. The lower electrode layer 2 is formed to a thickness of about 0.2 to 1 μm using a known thin film forming method such as a sputtering method or a vapor deposition method.

光吸収層４は、下部電極層３の上に設けられた、例えばカルコパイライト系（以下ＣＩＳ系とも言う）のＩ−III−VI族化合物を含む、ｐ型の導電型を有する半導体層であることが好ましい。この光吸収層４は、１〜３μｍ程度の厚みを有している。ここで、Ｉ−III−VI族化合物とは、Ｉ−Ｂ族元素とIII−Ｂ族元素とVI−Ｂ族元素（換言すれば、１１族元素、１３族元素、１６族元素ともいう）との化合物であり、本実施形態としては、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ２（以下、ＣＩＧＳとも言う）などが挙げられるが、これらに限定されるものではない。このような光吸収層４については、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、光吸収層４の構成元素を含む溶液を下部電極層３の上に塗布し、その後、乾燥・熱処理を行う、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。The light absorption layer 4 is a semiconductor layer having a p-type conductivity type, for example, containing a chalcopyrite-based (hereinafter also referred to as CIS-based) I-III-VI group compound provided on the lower electrode layer 3. It is preferable. The light absorption layer 4 has a thickness of about 1 to 3 μm. Here, the I-III-VI group compound is a group IB element, a group III-B element, and a group VI-B element (in other words, also referred to as a group 11 element, a group 13 element, or a group 16 element). In the present embodiment, Cu (In, Ga) Se 2 (hereinafter also referred to as CIGS) and the like are exemplified, but the present invention is not limited thereto. Such a light absorbing layer 4 can be formed by a so-called vacuum process such as a sputtering method or a vapor deposition method, and a solution containing the constituent elements of the light absorbing layer 4 is applied on the lower electrode layer 3, and then It can also be formed by a so-called coating method or printing method in which drying and heat treatment are performed.

半導体層５は、光吸収層４の上に設けられた、該光吸収層４の導電型とは異なるｎ型の導電型を有する半導体層である。半導体層５は光吸収層４上に設けられたII−Ｂ族元素、III−Ｂ族元素の少なくとも１つを含む化合物半導体を有する半導体層によって構成される場合に、光吸収層４とヘテロ接合する態様で設けられる。光電変換素子１では、このヘテロ接合を構成する光吸収層４と半導体層５とにおいて光電変換が生じることから、光吸収層４と半導体層５とが光電変換層となっている。また、半導体層５はＣＢＤ法（ケミカルバス成膜法）によって、例えば、Ｉｎ２Ｓ３系、ＺｎＳ系、ＣｄＳ系等の組成で構成され、１〜３０ｎｍの厚みに形成されることが好ましいが、可能であれば薄膜法、メッキ法などの他の手段によって形成されても構わない。The semiconductor layer 5 is a semiconductor layer provided on the light absorption layer 4 and having an n-type conductivity type different from the conductivity type of the light absorption layer 4. When the semiconductor layer 5 is formed of a semiconductor layer having a compound semiconductor containing at least one of a group II-B element and a group III-B element provided on the light absorption layer 4, a heterojunction with the light absorption layer 4 It is provided in the mode to do. In the photoelectric conversion element 1, since photoelectric conversion occurs in the light absorption layer 4 and the semiconductor layer 5 constituting the heterojunction, the light absorption layer 4 and the semiconductor layer 5 are photoelectric conversion layers. In addition, the semiconductor layer 5 is preferably formed by a CBD method (chemical bath film formation method), for example, with a composition of In 2 S 3 system, ZnS system, CdS system, etc., and with a thickness of 1 to 30 nm. If possible, it may be formed by other means such as a thin film method or a plating method.

上部電極層７は、半導体層５の上に設けられた、ｎ型の導電型を有する透明導電膜である。上部電極層７は、光電変換層において生じた電荷を取り出す電極として設けられている。また、上部電極層７は、半導体層５よりも低い抵抗率を有する物質、例えば錫を含んだ酸化インジウム（ＩＴＯ）などによって構成されるものであり、上部電極層７は、スパッタリング法、蒸着法などによって形成される。   The upper electrode layer 7 is a transparent conductive film having an n-type conductivity provided on the semiconductor layer 5. The upper electrode layer 7 is provided as an electrode for extracting charges generated in the photoelectric conversion layer. The upper electrode layer 7 is made of a material having a resistivity lower than that of the semiconductor layer 5, such as indium oxide (ITO) containing tin, and the upper electrode layer 7 is formed by sputtering or vapor deposition. Formed by.

なお、半導体層５、上部電極層７は、光吸収層４が吸収する光の波長領域に対して光透過性を有する物質によって構成されることが好ましく、また、半導体層５、上部電極層７は、絶対屈折率が略同一であることが好ましい。これにより、光吸収層４までの光の吸収効率の低下が抑制される。   Note that the semiconductor layer 5 and the upper electrode layer 7 are preferably made of a material having light transmittance with respect to the wavelength region of the light absorbed by the light absorption layer 4, and the semiconductor layer 5 and the upper electrode layer 7. Are preferably substantially the same in absolute refractive index. Thereby, the fall of the light absorption efficiency to the light absorption layer 4 is suppressed.

そして、図１に示されるような、Ａｇなどの金属からなる集電部８ａと連結部８ｂとからなるグリッド電極８は、光電変換素子１において発生した電荷を上部電極層７から取り出して集電する役割を担うものであり、これにより上部電極層７の薄層化が可能となる。グリッド電極８は、導電性と、光吸収層４への光透過性との両立を考慮すると、５０〜４００μｍの幅を有することが好ましい。   As shown in FIG. 1, the grid electrode 8 including the current collector 8 a made of a metal such as Ag and the connecting portion 8 b takes out the electric charge generated in the photoelectric conversion element 1 from the upper electrode layer 7 and collects the current. Thus, the upper electrode layer 7 can be thinned. The grid electrode 8 preferably has a width of 50 to 400 μm in consideration of both conductivity and light transmittance to the light absorption layer 4.

上記半導体層５について詳細に説明する。   The semiconductor layer 5 will be described in detail.

半導体層５は、上部電極層７側の層領域に毛羽立ったような多数の毛羽状部を有する構造である。   The semiconductor layer 5 has a structure having a large number of fluffy portions that are fluffy in the layer region on the upper electrode layer 7 side.

これによって、上部電極層７をスパッタリング法で形成する際に、スパッタリング粒子のピンニング（打ち込み）を毛羽状部５ａで防いで、光吸収層４へのダメージを低減することができる。例えば図６および図７に示すように、半導体層５の上に形成された毛羽状部５ａにスパッタリング粒子が捕捉されるので、半導体層５へのスパッタリング粒子によるダメージは少ない。   Thereby, when the upper electrode layer 7 is formed by the sputtering method, pinning (striking) of the sputtered particles can be prevented by the fluff-like portion 5a, and damage to the light absorption layer 4 can be reduced. For example, as shown in FIGS. 6 and 7, since the sputtered particles are trapped by the fluff-like portion 5 a formed on the semiconductor layer 5, damage to the semiconductor layer 5 by the sputtered particles is small.

ここで毛羽状部５ａとは、例えば、図４における半導体層５においてエピタキシャル成長しなくなった針状の結晶が、不規則な方向に成長して、図５に示されるような毛羽立った表面性状になったものである。なお、図２３は毛羽状部５ａがない状態。図２２は毛羽状部５ａがある状態を示している。   Here, the fluff-like portion 5a is, for example, a needle-like crystal that is no longer epitaxially grown in the semiconductor layer 5 in FIG. 4 grows in an irregular direction, and has a fluffy surface property as shown in FIG. It is a thing. In addition, FIG. 23 is a state without the fluff-like part 5a. FIG. 22 shows a state where the fluff portion 5a is present.

さらには、毛羽状部５ａは、例えば、半導体層５の緻密な箇所よりも酸素組成を多くしてもよい。この場合、酸化インジウム、水酸化インジウム等の結晶質化を促進して、毛羽状に成長させ易くすることができる点で好ましい。この組成はＴＥＭ−ＥＤＳ分析により知ることができる。   Furthermore, the fluff-like part 5a may have an oxygen composition larger than that of the dense portion of the semiconductor layer 5, for example. In this case, it is preferable in that crystallization of indium oxide, indium hydroxide, or the like is promoted to facilitate the growth of fluff. This composition can be known by TEM-EDS analysis.

このような半導体層５の上に上部電極層７が構成されている。半導体層５と上部電極層７との界面の構造は、例えば、以下に示すような第１例の光電変換素子に示される界面構造および第２例の光電変換素子に示される界面構造がある。   An upper electrode layer 7 is formed on the semiconductor layer 5. The interface structure between the semiconductor layer 5 and the upper electrode layer 7 includes, for example, an interface structure shown in the first example photoelectric conversion element and an interface structure shown in the second example photoelectric conversion element as described below.

（第１実施形態に係る光電変換素子の第１例）
第１実施形態の第１例として、半導体層が単層で、空隙がある場合について説明する。本発明の第１実施形態の第１例は、層領域が、毛羽状部を空隙内に有する疎構造である。(First example of a photoelectric conversion element according to the first embodiment)
As a first example of the first embodiment, a case where the semiconductor layer is a single layer and there is a gap will be described. The first example of the first embodiment of the present invention is a sparse structure in which the layer region has a fluff-like portion in the gap.

すなわち、図７および図９、図１０に示されるように、光吸収層４と、光吸収層４上に設けられた半導体層５と、半導体層５上に設けられた上部電極層７とを有しており、そして半導体層５は、上部電極層７側の空隙９内に多数の毛羽状部５ａを有する疎構造となっている。   That is, as shown in FIGS. 7, 9, and 10, the light absorption layer 4, the semiconductor layer 5 provided on the light absorption layer 4, and the upper electrode layer 7 provided on the semiconductor layer 5 are provided. The semiconductor layer 5 has a sparse structure having a large number of fluff-like portions 5a in the gap 9 on the upper electrode layer 7 side.

これによって、光吸収層等へスパッタリング粒子が打ち込まれることによるダメージを低減し、光電変換効率を高めることができる。ここで、空隙９が半導体層５に占める割合は、光吸収層４と上部電極層７との間の領域を厚さ方向で断面視して、７０〜９０％であることが、スパッタリング粒子によるピンニングを低減させ易い点で好ましい。   Thereby, damage caused by the sputtered particles being implanted into the light absorption layer or the like can be reduced, and the photoelectric conversion efficiency can be increased. Here, the ratio of the gap 9 to the semiconductor layer 5 is 70 to 90% in the thickness direction when the region between the light absorption layer 4 and the upper electrode layer 7 is viewed in cross section, depending on the sputtered particles. This is preferable because pinning can be easily reduced.

また、上部電極層７に存在する多数の電子を、半導体層５に空隙９を有する分だけ、光吸収層４のホールから遠ざけることができるので、電子とホールとの再結合を低減することができる。   In addition, since a large number of electrons existing in the upper electrode layer 7 can be moved away from the hole of the light absorption layer 4 by the amount of the gap 9 in the semiconductor layer 5, recombination of electrons and holes can be reduced. it can.

（第１実施形態に係る光電変換素子の第２例）
第１実施形態の第２例として、半導体層が単層で、空隙がない場合について説明する。本発明の第１実施形態の第２例は、層領域が、毛羽状部を上部電極層内に入り込ませた構造である。(Second example of the photoelectric conversion element according to the first embodiment)
As a second example of the first embodiment, a case where the semiconductor layer is a single layer and there is no gap will be described. In the second example of the first embodiment of the present invention, the layer region has a structure in which the fluff-like portion enters the upper electrode layer.

これによって、光閉じ込め効果が向上して受光量が増えるとともに、半導体層５と上部電極層７との界面での密着性が向上することによって、欠陥による抵抗の増大が低減されるので、光電変換効率が向上する。   As a result, the light confinement effect is improved, the amount of light received is increased, and the adhesion at the interface between the semiconductor layer 5 and the upper electrode layer 7 is improved, thereby reducing the increase in resistance due to defects. Efficiency is improved.

（第１実施形態に係る光電変換素子の変形例）
さらに本発明の第１実施形態の光電変換素子は、さらなる変形が可能であり、例えば上記第１例または第２例において、半導体層は硫黄元素および酸素元素を含み、半導体層に含まれる硫黄元素の原子％をＳ、酸素元素の原子％をＯとしたとき、Ｓ／（Ｓ＋Ｏ）が光吸収層側ほど大きいことが好ましい。(Modification of the photoelectric conversion element according to the first embodiment)
Furthermore, the photoelectric conversion element according to the first embodiment of the present invention can be further modified. For example, in the first example or the second example, the semiconductor layer contains a sulfur element and an oxygen element, and the sulfur element contained in the semiconductor layer S / (S + O) is preferably as large as the light absorption layer side, where S is the atomic% and O is the atomic% of the oxygen element.

さらに、毛羽状部５ａにおいてＳ／（Ｓ＋Ｏ）が０．６〜０．８であることが好ましい。   Furthermore, it is preferable that S / (S + O) is 0.6 to 0.8 in the fluff-like portion 5a.

各原子％は半導体層５の各部位においてＴＥＭのＥＤＳ分析で測定可能であり、半導体層５における光吸収層４との界面付近において、この範囲を満足することが好ましい。   Each atomic% can be measured at each part of the semiconductor layer 5 by TEM EDS analysis, and it is preferable that this range be satisfied in the vicinity of the interface of the semiconductor layer 5 with the light absorption layer 4.

これにより、ｐｎ接合付近では酸素を少なく、硫黄を多くできるので、ｐｎ接合を良好に保つことができる。   Thereby, since oxygen can be reduced and sulfur can be increased in the vicinity of the pn junction, the pn junction can be maintained well.

さらに、本発明の第１実施形態の光電変換素子は、光吸収層がＩ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含み、半導体層がIII−Ｂ族元素およびVI−Ｂ族元素を含むことが好ましい。   Furthermore, in the photoelectric conversion element of the first embodiment of the present invention, the light absorption layer includes a group I-B element, a group III-B element, and a group VI-B element, and the semiconductor layer includes a group III-B element and a group VI- It preferably contains a group B element.

これにより、半導体層５の光電変換効率を最適にすることができる。   Thereby, the photoelectric conversion efficiency of the semiconductor layer 5 can be optimized.

さらに、本発明の第１実施形態の光電変換素子は、多数の毛羽状部における算術平均粗さ（Ｒａ）は５〜７０ｎｍであることが好ましい。   Furthermore, in the photoelectric conversion element according to the first embodiment of the present invention, it is preferable that the arithmetic average roughness (Ra) in a large number of fluffy portions is 5 to 70 nm.

このような算術平均粗さ（Ｒａ）は、例えばＣＢＤにおける成膜溶液中の凝集物の粒度分布を管理することで、所望の算術平均粗さ（Ｒａ）の毛羽状部５ａに制御することができる。   Such arithmetic average roughness (Ra) can be controlled to the fluff-like portion 5a having a desired arithmetic average roughness (Ra) by managing the particle size distribution of aggregates in the film-forming solution in CBD, for example. it can.

算術平均粗さ（Ｒａ）は、上部電極層７を成膜する前に半導体層５の表面をスキャン（１〜１００μｍの範囲）することで得られ、測定器としては片持梁式表面粗さ試験機（例えば日本真空社製のＤＥＫＴＡＫ等）を用いて測定することができるが、その他には、ＡＦＭ等での非接触な方法で測定して演算から求めてもよい。このような算術平均粗さ（Ｒａ）は、例えば毛羽状部５ａと上部電極層７との間で剥離させて、半導体層５の表面における毛羽状部５ａをスキャンすることで、測定することができる。   The arithmetic average roughness (Ra) is obtained by scanning the surface of the semiconductor layer 5 (in the range of 1 to 100 μm) before the upper electrode layer 7 is formed. Although it can be measured using a testing machine (for example, DEKTAK manufactured by Nippon Vacuum Co., Ltd.), it may be obtained by calculation by measuring by a non-contact method using AFM or the like. Such arithmetic average roughness (Ra) can be measured by, for example, peeling between the fluff portion 5a and the upper electrode layer 7 and scanning the fluff portion 5a on the surface of the semiconductor layer 5. it can.

これにより、上部電極層７をスパッタリング法で形成する際に、スパッタリング粒子のピンニング（打ち込み）を毛羽状部５ａで防いで、光吸収層４へのダメージをさらに低減することができる。   Thereby, when the upper electrode layer 7 is formed by the sputtering method, pinning (driving) of the sputtered particles can be prevented by the fluff-like portion 5a, and damage to the light absorption layer 4 can be further reduced.

＜第２実施形態に係る光電変換素子＞
第２実施形態として、半導体層が２層である場合について説明する。図１１に示されるように、本発明の第２実施形態は、下部電極層１３と、下部電極層１３上に設けられた、光電変換可能な化合物半導体を含む光吸収層１４と、光吸収層１４上に設けられた第１半導体層１５と、第１半導体層１５上に設けられた第２半導体層１６と、第２半導体層１６上に設けられた、第２半導体層１６よりも電気抵抗率が低い上部電極層１７とを有する光電変換素子であって、第１半導体層１５は、第２半導体層１６側の層領域に毛羽立ったような多数の第１毛羽状部１５ａを有する構造である。<Photoelectric Conversion Element According to Second Embodiment>
As a second embodiment, a case where there are two semiconductor layers will be described. As shown in FIG. 11, the second embodiment of the present invention includes a lower electrode layer 13, a light absorption layer 14 provided on the lower electrode layer 13 and containing a compound semiconductor capable of photoelectric conversion, and a light absorption layer. The first semiconductor layer 15 provided on the first semiconductor layer 15, the second semiconductor layer 16 provided on the first semiconductor layer 15, and the electric resistance higher than that of the second semiconductor layer 16 provided on the second semiconductor layer 16. The first semiconductor layer 15 has a structure having a large number of first fluff-like portions 15a that are fluffed in the layer region on the second semiconductor layer 16 side. is there.

ここで、第１半導体層１５は、第１実施形態における半導体層５と同様であるが、第２半導体層１６は、第１半導体層１５の上に設けられたｎ型の半導体層であり、例えば、第２半導体層１６はスパッタリング法、蒸着法などによって形成され、第１半導体層１５に対して酸化亜鉛（ｉ−ＺｎＯ）やＺｎＭｇＯなどを用いて構成されるもの等もある。このような第２半導体層１６によれば、上部電極層１７と光吸収層１４との間におけるリーク電流の発生が抑制され易くなる。   Here, the first semiconductor layer 15 is the same as the semiconductor layer 5 in the first embodiment, but the second semiconductor layer 16 is an n-type semiconductor layer provided on the first semiconductor layer 15. For example, the second semiconductor layer 16 may be formed by sputtering, vapor deposition, or the like, and may be configured using zinc oxide (i-ZnO), ZnMgO, or the like for the first semiconductor layer 15. According to such a second semiconductor layer 16, it is easy to suppress the occurrence of a leakage current between the upper electrode layer 17 and the light absorption layer 14.

これによって、第２半導体層１６をスパッタリング法で形成する際に、スパッタリング粒子のピンニング（打ち込み）を第１毛羽状部１５ａで防いで、光吸収層１４へのダメージを低減することができる。例えば図１５および図１６に示すように、第１半導体層１５の上に形成された第１毛羽状部１５ａにスパッタリング粒子が捕捉されるので、第１半導体層１５へのスパッタリング粒子によるダメージは少ない。   As a result, when the second semiconductor layer 16 is formed by the sputtering method, the first fluff-like portion 15a prevents the sputtered particles from being pinned, and damage to the light absorption layer 14 can be reduced. For example, as shown in FIGS. 15 and 16, since the sputtered particles are trapped by the first fluff-shaped portion 15 a formed on the first semiconductor layer 15, damage to the first semiconductor layer 15 by the sputtered particles is small. .

（第２実施形態に係る光電変換素子の第１例）
第２実施形態の第１例として、半導体層が２層で、空隙がある場合について説明する。本発明の第２実施形態の第１例は、層領域が、第１毛羽状部を空隙内に有する疎構造であることが好ましい。(First example of a photoelectric conversion element according to the second embodiment)
As a first example of the second embodiment, a case where there are two semiconductor layers and there is a gap will be described. In the first example of the second embodiment of the present invention, the layer region preferably has a sparse structure having the first fluff-like portion in the gap.

すなわち、図１８および図２０、図２１に示されるように、光吸収層１４と、光吸収層１４上に設けられた第１半導体層１５と、第１半導体層１５上に設けられた第２半導体層１６とを有しており、そして第１半導体層１５は、第２半導体層１６側の空隙１９内に多数の第１毛羽状部１５ａを有する疎構造となっている。   That is, as shown in FIGS. 18, 20, and 21, the light absorbing layer 14, the first semiconductor layer 15 provided on the light absorbing layer 14, and the second provided on the first semiconductor layer 15. The first semiconductor layer 15 has a sparse structure having a large number of first fluff-like portions 15a in the gap 19 on the second semiconductor layer 16 side.

これによって、光吸収層１４等へスパッタリング粒子が打ち込まれることによるダメージを低減し、光電変換効率を高めることができる。ここで、空隙１９が第１半導体層１５を占める割合は、光吸収層１４と第２半導体層１６との間の領域を厚さ方向で断面視して、７０〜９０％であることが、スパッタリング粒子によるピンニングを低減させ易い点で好ましい。   Thereby, damage caused by the sputtered particles being implanted into the light absorption layer 14 or the like can be reduced, and the photoelectric conversion efficiency can be increased. Here, the ratio of the gap 19 occupying the first semiconductor layer 15 is 70 to 90% when the region between the light absorption layer 14 and the second semiconductor layer 16 is viewed in cross section in the thickness direction. This is preferable in that pinning by sputtering particles can be easily reduced.

また、第２半導体層１６に存在する多数の電子を、第１半導体層１５に空隙１９を有する分だけ、光吸収層１４のホールから遠ざけることができるので、電子とホールとの再結合を低減することができる。   In addition, a large number of electrons existing in the second semiconductor layer 16 can be moved away from the hole of the light absorption layer 14 by the amount of the gap 19 in the first semiconductor layer 15, thereby reducing recombination of electrons and holes. can do.

（第２実施形態に係る光電変換素子の第２例）
第２実施形態の第２例は、半導体層が２層で、空隙がない場合について説明する。本発明の第２実施形態の第２例は、層領域が、第１毛羽状部を上部電極層内に入り込ませた構造であることが好ましい。(Second Example of Photoelectric Conversion Element According to Second Embodiment)
In the second example of the second embodiment, a case where there are two semiconductor layers and no voids will be described. In the second example of the second embodiment of the present invention, it is preferable that the layer region has a structure in which the first fluff portion enters the upper electrode layer.

すなわち、図１７および図１９に示されるように、層領域は、第１毛羽状部１５ａを上部電極層１６内に入り込ませた構造である。   That is, as shown in FIGS. 17 and 19, the layer region has a structure in which the first fluff-like portion 15 a enters the upper electrode layer 16.

これによって、光閉じ込め効果が向上して受光量が増えるとともに、第１半導体層１５と第２半導体層１６との界面での密着性が向上することによって、欠陥による抵抗の増大が低減されるので、光電変換効率が向上する。   As a result, the light confinement effect is improved and the amount of received light is increased, and the adhesion at the interface between the first semiconductor layer 15 and the second semiconductor layer 16 is improved, so that an increase in resistance due to defects is reduced. The photoelectric conversion efficiency is improved.

（第２実施形態に係る光電変換素子の変形例）
さらに本発明の第２実施形態の光電変換素子は、第１半導体層は硫黄元素および酸素元素を含み、第１半導体層に含まれる硫黄元素の原子％をＳ、酸素元素の原子％をＯとしたとき、Ｓ／（Ｓ＋Ｏ）が光吸収層側ほど大きいことが好ましい。(Modification of the photoelectric conversion element according to the second embodiment)
Furthermore, in the photoelectric conversion element according to the second embodiment of the present invention, the first semiconductor layer contains sulfur element and oxygen element, and the atomic% of the sulfur element contained in the first semiconductor layer is S, and the atomic% of the oxygen element is O. In this case, it is preferable that S / (S + O) is larger toward the light absorption layer.

さらに、第１羽状部１５ａにおいてＳ／（Ｓ＋Ｏ）が０．７〜０．９であることが好ましい。   Furthermore, it is preferable that S / (S + O) is 0.7 to 0.9 in the first wing portion 15a.

各原子％は第１半導体層１５の各部位においてＴＥＭのＥＤＳ分析で測定可能であり、第１半導体層１５における光吸収層１４との界面付近部分において、この範囲を満足することが好ましい。   Each atomic% can be measured in each part of the first semiconductor layer 15 by EDS analysis of TEM, and it is preferable that this range is satisfied in the vicinity of the interface with the light absorption layer 14 in the first semiconductor layer 15.

これにより、ＰＮ接合付近では酸素を少なく、硫黄を多くできるので、ｐｎ接合を良好に保つことができる。   Thereby, since oxygen can be reduced and sulfur can be increased in the vicinity of the PN junction, the pn junction can be maintained well.

さらに、本発明の第２実施形態の光電変換素子は、光吸収層がＩ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含み、第１半導体層がIII−Ｂ族元素およびVI−Ｂ族元素を含むことが好ましい。   Furthermore, in the photoelectric conversion element according to the second embodiment of the present invention, the light absorption layer includes a group IB element, a group III-B element, and a group VI-B element, and the first semiconductor layer includes a group III-B element and It is preferable that a VI-B group element is included.

これにより、第１半導体層１５の光電変換効率を最適にすることができる。   Thereby, the photoelectric conversion efficiency of the first semiconductor layer 15 can be optimized.

さらに、本発明の第２実施形態の光電変換素子は、第１半導体層はＩｎ２Ｓ３を含み、第２半導体層がＺｎＯを含むことが好ましい。Furthermore, in the photoelectric conversion element according to the second embodiment of the present invention, it is preferable that the first semiconductor layer contains In 2 S 3 and the second semiconductor layer contains ZnO.

これにより、第２半導体層１６の例えばＺｎＯのスパッタリング粒子が光吸収層１４へダメージを与えることを低減することができ、さらに、ＺｎＯのＺｎが第１半導体層１５を介して光吸収層１４に経年変化で拡散していき、ｐｎ接合を良好に行うことができる。   Thereby, it is possible to reduce, for example, ZnO sputtered particles of the second semiconductor layer 16 from damaging the light absorption layer 14, and ZnO Zn in the light absorption layer 14 via the first semiconductor layer 15. It diffuses with the passage of time, and the pn junction can be satisfactorily performed.

さらに、本発明の第２実施形態の光電変換素子は、多数の第１毛羽状部における算術平均粗さ（Ｒａ）が５〜７０ｎｍであることが好ましい。   Furthermore, it is preferable that the photoelectric conversion element of 2nd Embodiment of this invention is arithmetic mean roughness (Ra) in many 1st fluff-shaped parts 5-70 nm.

このような算術平均粗さ（Ｒａ）は、例えばＣＢＤにおける成膜溶液中の凝集物の粒度分布を管理することで、所望の算術平均粗さ（Ｒａ）の第１毛羽状部１５ａに制御することができる。   Such arithmetic average roughness (Ra) is controlled to the first fluff portion 15a having a desired arithmetic average roughness (Ra), for example, by managing the particle size distribution of aggregates in the film forming solution in CBD. be able to.

算術平均粗さ（Ｒａ）は、第２半導体層１６を成膜する前に第１半導体層１５の表面をスキャン（１〜１００μｍの範囲）することで得られ、測定器としては片持梁式表面粗さ試験機（例えば日本真空社製のＤＥＫＴＡＫ等）を用いて測定することができるが、その他には、ＡＦＭ等での非接触な方法で測定して演算から求めてもよい。このような算術平均粗さ（Ｒａ）は、例えば第１毛羽状部１５ａと第２半導体層１６との間で剥離させて、第１半導体層１５の表面における第１毛羽状部１５ａをスキャンすることで、算術平均粗さ（Ｒａ）を測定することができる。   The arithmetic average roughness (Ra) is obtained by scanning the surface of the first semiconductor layer 15 (in the range of 1 to 100 μm) before forming the second semiconductor layer 16. As a measuring instrument, a cantilever type is used. Although it can measure using a surface roughness tester (for example, DEKTAK etc. by Nippon Vacuum Co., Ltd.), it may be obtained by calculation by measuring by a non-contact method such as AFM. Such arithmetic average roughness (Ra) is, for example, peeled off between the first fluff-like portion 15a and the second semiconductor layer 16, and the first fluff-like portion 15a on the surface of the first semiconductor layer 15 is scanned. Thus, the arithmetic average roughness (Ra) can be measured.

これにより、第２半導体層１６をスパッタリング法で形成する際に、スパッタリング粒子のピンニング（打ち込み）を第１毛羽状部１５ａで防いで、光吸収層１４へのダメージをさらに低減することができる。   Thereby, when the second semiconductor layer 16 is formed by the sputtering method, the first fluff-like portion 15a prevents the sputtered particles from being pinned, and damage to the light absorption layer 14 can be further reduced.

＜光電変換装置＞
本実施形態は、光電変換素子を用いた光電変換装置を提供するものである。<Photoelectric conversion device>
The present embodiment provides a photoelectric conversion device using a photoelectric conversion element.

図１に示す例のように、光電変換装置１０は、上部電極層７、１７およびグリッド電極８（８ａは集電部、８ｂは接続部）が設けられた側の主面が受光面側となっており、それぞれの光電変換素子１、１１が直列あるいは並列接続されて光電変換装置１０となっている。   As in the example shown in FIG. 1, the photoelectric conversion device 10 includes a main surface on the side where the upper electrode layers 7 and 17 and the grid electrode 8 (8a is a current collecting portion and 8b is a connecting portion) are provided. The photoelectric conversion elements 1 and 11 are connected in series or in parallel to form a photoelectric conversion device 10.

上記した光電変換素子１、１１を光電変換装置１０に用いて、さらに高い光電変換効率を提供することが容易になる。   Using the photoelectric conversion elements 1 and 11 described above for the photoelectric conversion device 10 makes it easier to provide higher photoelectric conversion efficiency.

なお、本発明の光電変換装置１０は上記のような一実施形態に限られたものではない。   The photoelectric conversion device 10 of the present invention is not limited to the above-described embodiment.

＜光電変換素子の製造方法＞
以下において、光電変換素子の第１実施形態の製造方法、および第２実施形態の製造方法の説明をそれぞれ説明する。<Method for producing photoelectric conversion element>
In the following, the manufacturing method of the first embodiment of the photoelectric conversion element and the manufacturing method of the second embodiment will be described.

（第１実施形態の光電変換素子の第１例の製造方法）
Ｉ−III−VI族化合物半導体からなる光吸収層４（例えば、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含むＣＩＧＳ等）が塗布法を用いて形成され、さらに、半導体層５以降が形成される場合を例として説明する。(Manufacturing method of the 1st example of the photoelectric conversion element of 1st Embodiment)
A case where the light absorption layer 4 (for example, CIGS containing Cu, In, Ga, and Se) made of an I-III-VI group compound semiconductor is formed using a coating method, and the semiconductor layer 5 and subsequent layers are formed. This will be described as an example.

まず、図３のように、洗浄された基板２の略全面に、Ｍｏからなる下部電極層３がスパッタリング法で形成され、下部電極層３上にＩ−III−VI族化合物半導体からなる光吸収層４（例えば、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含むＣＩＧＳ等）が塗布法を用いて形成される。   First, as shown in FIG. 3, a lower electrode layer 3 made of Mo is formed on substantially the entire surface of the cleaned substrate 2 by sputtering, and light absorption made of an I-III-VI group compound semiconductor is formed on the lower electrode layer 3. The layer 4 (for example, CIGS including Cu, In, Ga, and Se) is formed using a coating method.

ここで、光吸収層４を形成するための溶液が下部電極層３の表面に塗布され、乾燥によって被膜が形成された後、この被膜が熱処理されることで光吸収層４が形成される。光吸収層４を形成するための溶液は、カルコゲン元素含有機化合物と塩基性有機溶剤とを含む溶媒に、Ｉ−Ｂ族金属およびIII−Ｂ族金属を直接溶解することで作製され、Ｉ−Ｂ族金属およびIII−Ｂ族金属の合計濃度が１０質量％以上の溶液とされる。なお、溶液の塗布にはスピンコーター、スクリーン印刷、ディッピング、スプレー、ダイコータ−など様々な方法の適用が可能である。カルコゲン元素含有有機化合物とは、カルコゲン元素を含む有機化合物である。カルコゲン元素としては、VI−Ｂ族元素のうちのＳ、Ｓｅ、Ｔｅをいう。カルコゲン元素含有有機化合物としては、例えば、チオール、スルフィド、セレノール、テルロール等が挙げられる。金属を混合溶媒に直接溶解させるというのは、単体金属または合金の地金を、直接、混合溶媒に混入し、溶解させることをいう。乾燥は、還元雰囲気下で行われることが望ましい。乾燥温度は、例えば５０〜３００℃である。熱処理は、酸化防止のために水素雰囲気や窒素雰囲気などの還元雰囲気下で行われることが望ましい。熱処理温度は、例えば４００〜６００℃である。   Here, after the solution for forming the light absorption layer 4 is applied to the surface of the lower electrode layer 3 and a film is formed by drying, the light absorption layer 4 is formed by heat-treating the film. The solution for forming the light absorption layer 4 is prepared by directly dissolving the group IB metal and the group III-B metal in a solvent containing a chalcogen element-containing compound and a basic organic solvent. The total concentration of the group B metal and the group III-B metal is 10% by mass or more. Various methods such as spin coater, screen printing, dipping, spraying, and die coater can be applied to the solution. The chalcogen element-containing organic compound is an organic compound containing a chalcogen element. As a chalcogen element, S, Se, and Te among VI-B group elements are said. Examples of the chalcogen element-containing organic compound include thiol, sulfide, selenol, tellurol and the like. To directly dissolve a metal in a mixed solvent means to dissolve a single metal or alloy ingot directly into the mixed solvent and dissolve it. Drying is desirably performed in a reducing atmosphere. The drying temperature is, for example, 50 to 300 ° C. The heat treatment is desirably performed in a reducing atmosphere such as a hydrogen atmosphere or a nitrogen atmosphere in order to prevent oxidation. The heat treatment temperature is, for example, 400 to 600 ° C.

光吸収層４が形成された後、半導体層５はＣＢＤ法（ケミカルバス成膜法）によって形成される（図４を参照）。   After the light absorption layer 4 is formed, the semiconductor layer 5 is formed by a CBD method (chemical bath film formation method) (see FIG. 4).

ここで本実施形態の製造方法としては、下部電極層３上に、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層４を形成する第１工程と、光吸収層４上に、III−Ｂ族元素およびVI−Ｂ族元素を含む半導体層５をＣＢＤ法で形成するとともに、ＣＢＤ法における成膜用溶液のＩｎの原子％Ｉｎと硫黄の原子％Ｓとが、Ｉｎ：Ｓ＝１：１０〜２０（好ましくは１６）となるように制御する第２工程とを有することが好ましい。   Here, as a manufacturing method of the present embodiment, a first step of forming a light absorption layer 4 containing a group IB element, a group III-B element, and a group VI-B element on the lower electrode layer 3, a light A semiconductor layer 5 containing a group III-B element and a group VI-B element is formed on the absorption layer 4 by the CBD method, and the atomic% In of the film-forming solution and the atomic% S of the sulfur in the CBD method However, it is preferable to have the 2nd process controlled to become In: S = 1: 10-20 (preferably 16).

そして、この第２工程では、半導体層５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量とを制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ以上５００ｎｍ未満、成膜用溶液の成膜温度を７０℃以上沸点未満、ｐＨ２．６以上２．８未満の範囲となるように管理する。   In this second step, during the epitaxial growth of the semiconductor layer 5, the circulation flow rate of the film-forming solution and the flow rate of the bubbling nitrogen are controlled so that the average particle size of the aggregates in the film-forming solution is 300 nm. The film formation temperature of the film formation solution is controlled to be in the range of 70 ° C. or higher and lower than the boiling point and pH 2.6 or higher and lower than 2.8.

そして、成膜用溶液中の凝集物の平均粒径を３μｍ以上、成膜用溶液をｐＨ２．８以上に切り替えることによって、エピタキシャル成長後に針状結晶同士を面内に垂直な方向へ成長させて、互いに融合しないようにさせることができ、これにより、毛羽状部５ａを得ることができる（図５を参照）。   Then, by switching the average particle size of the aggregates in the film-forming solution to 3 μm or more and the film-forming solution to pH 2.8 or more, the needle crystals are grown in the direction perpendicular to the plane after the epitaxial growth, It can be made not to mutually fuse | melt, Thereby, the fluff-like part 5a can be obtained (refer FIG. 5).

ここで、ｐＨは塩酸、酢酸、硝酸の少なくともいずれかの酸もしくはアンモニア水を添加することによって制御することができる。また、平均粒度は、成膜用溶液を遠心分離法で分粒することによって、粒度分布を管理することができる。   Here, the pH can be controlled by adding at least one of hydrochloric acid, acetic acid and nitric acid, or aqueous ammonia. The average particle size can be controlled by dividing the film-forming solution by centrifugal separation.

そして、上部電極層７をスパッタリング法で形成する際に、毛羽状部５ａによってスパッタリング粒子によるダメージを抑制することができる（図６を参照）。   And when forming the upper electrode layer 7 by sputtering method, the fluff-like part 5a can suppress the damage by sputtering particles (refer FIG. 6).

そして、上部電極層７をスパッタリング法で形成したことで、半導体層５と上部電極層７とで囲まれた空隙９を得ることができる（図７を参照）。   Then, by forming the upper electrode layer 7 by the sputtering method, a void 9 surrounded by the semiconductor layer 5 and the upper electrode layer 7 can be obtained (see FIG. 7).

上部電極層１７としては、錫を含んだ酸化インジウム（ＩＴＯ）などが、スパッタリング法、蒸着法で形成される（図７、図９および図１０を参照）。   As the upper electrode layer 17, indium oxide containing ITO (ITO) or the like is formed by a sputtering method or a vapor deposition method (see FIGS. 7, 9, and 10).

（第１実施形態の光電変換素子の第２例の製造方法）
ここでは、上記光電変換素子の第１実施形態の第１例の製造方法と相違する点についてのみ説明する。(Manufacturing method of the second example of the photoelectric conversion element of the first embodiment)
Here, only differences from the manufacturing method of the first example of the first embodiment of the photoelectric conversion element will be described.

光吸収層４上に形成される半導体層５の初期層は、密度が高い膜とする必要があり、これは光吸収層４を成膜する前の基板水分量（基板２の表面の湿度）で制御することができる。   The initial layer of the semiconductor layer 5 formed on the light absorption layer 4 needs to be a film having a high density, which is the amount of substrate moisture before the light absorption layer 4 is formed (humidity on the surface of the substrate 2). Can be controlled.

この基板水分量は、基板２等への光吸収層４の形成の工程において、例えばＣＢＤ成膜槽に温度調整した水を循環させた配管を巻きつけ、マスフローコントローラーにてこの水の流量を調節することで、ＣＢＤ成膜槽の温湿度を管理して、ＣＢＤ成膜溶液に浸漬される直前における基板水分量を制御することができる。   This substrate moisture amount is adjusted in the process of forming the light absorption layer 4 on the substrate 2 or the like by, for example, wrapping a temperature-adjusted water pipe around the CBD film formation tank and adjusting the flow rate of this water with a mass flow controller. By doing so, the temperature and humidity of the CBD film formation tank can be managed, and the substrate moisture amount immediately before being immersed in the CBD film formation solution can be controlled.

そして、基板水分量を制御することで、基板２の表面の水が水素と酸素とに分解して、光吸収層４へ導入される酸素量を制御することができる。   Then, by controlling the substrate moisture content, the water on the surface of the substrate 2 is decomposed into hydrogen and oxygen, and the amount of oxygen introduced into the light absorption layer 4 can be controlled.

光吸収層４への酸素量を制御すれば、光吸収層４の結晶格子サイズを制御することができ、光吸収層４上に成膜される半導体層５の結晶状態も制御できる。   If the amount of oxygen to the light absorption layer 4 is controlled, the crystal lattice size of the light absorption layer 4 can be controlled, and the crystal state of the semiconductor layer 5 formed on the light absorption layer 4 can also be controlled.

例えば、ＩｎＳの半導体層５では格子定数が光吸収層４より大きく、下地となる光吸収層４の格子定数が大きいとき、初期層において緻密な半導体層５を形成し易くなる。   For example, if the lattice constant of the InS semiconductor layer 5 is larger than that of the light absorption layer 4 and the lattice constant of the light absorption layer 4 serving as a base is large, the dense semiconductor layer 5 can be easily formed in the initial layer.

そして、密度が高い初期層を有する半導体層５の上に形成された毛羽状部５ａ、上部電極層７に入り込み易くするには、例えば、半導体層５の成膜後に一度エッチングをして、毛羽状部５ａの長さを短くしてから上部電極層７を成膜することで、スパッタリング粒子を充填させることができる。なお、初期層の密度を高くするのは、このエッチングに耐えるようにするためである。   In order to make it easier to enter the fluff-like portion 5a and the upper electrode layer 7 formed on the semiconductor layer 5 having the initial layer having a high density, for example, after the semiconductor layer 5 is formed, the fluff is once etched. The sputtering particles can be filled by forming the upper electrode layer 7 after shortening the length of the shape portion 5a. The reason for increasing the density of the initial layer is to withstand this etching.

例えば、図２４（ａ）は、ＩｎＳの成膜条件を塩化インジウム１−１０ｍＭ、チオアセトアミド２０−６０ｍＭ、塩酸１−１０ｍＭにて６０−７０℃、３０−６０分間で成膜した表面性状を示すものであり、図２４（ｂ）は、さらに塩酸２０−６０ｍＭ、２０−３０℃、５−１０分でエッチング処理した後に、上部電極層７を成膜した表面性状を示すものである。   For example, FIG. 24 (a) shows the surface properties of InS film formation under conditions of indium chloride 1-10 mM, thioacetamide 20-60 mM, and hydrochloric acid 1-10 mM at 60-70 ° C. for 30-60 minutes. FIG. 24B shows the surface properties of the upper electrode layer 7 formed after further etching treatment with hydrochloric acid 20-60 mM, 20-30 ° C., 5-10 minutes.

このように、エッチング前の図２４（ａ）では毛羽立ちがはっきり大きく見えるが、エッチング後に上部電極層７を形成した図２４（ｂ）では毛羽立ちが小さく（長さが短く）なっていることがわかる。   Thus, the fluff appears to be clearly large in FIG. 24A before the etching, but the fluff is small (short in length) in FIG. 24B in which the upper electrode layer 7 is formed after the etching. .

これによって、毛羽状部５ａに上部電極層７が入り込み易くなっていると考えられる。   Thereby, it is considered that the upper electrode layer 7 easily enters the fluff-like portion 5a.

（第２実施形態の光電変換素子の第１例の製造方法）
ここでは、光吸収層１４までの形成は、上記第１実施形態と同様である。(Manufacturing method of the 1st example of the photoelectric conversion element of 2nd Embodiment)
Here, the formation up to the light absorption layer 14 is the same as in the first embodiment.

光吸収層１４が形成された後、第１半導体層１５はＣＢＤ法（ケミカルバス成膜法）によって形成されるが、後工程で第２半導体層１６や上部電極層１７をスパッタリング法で形成する（図１３を参照）。   After the light absorption layer 14 is formed, the first semiconductor layer 15 is formed by a CBD method (chemical bath film formation method), and the second semiconductor layer 16 and the upper electrode layer 17 are formed by a sputtering method in a later step. (See FIG. 13).

ここで、本実施形態の製造方法としては、下部電極層１３上に、Ｉ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含む光吸収層１４を形成する第１工程と、光吸収層１４上に、III−Ｂ族元素およびVI−Ｂ族元素を含む第１半導体層１５をＣＢＤ法で形成するとともに、ＣＢＤ法における成膜用溶液のＩｎの原子％ＣＩｎと硫黄の原子％ＣＳとが、ＣＩｎ：ＣＳ＝１：１０〜２０（好ましくは１６）となるように制御する第２工程とを有することが好ましい。Here, as a manufacturing method of the present embodiment, a first step of forming a light absorption layer 14 containing a group IB element, a group III-B element, and a group VI-B element on the lower electrode layer 13; A first semiconductor layer 15 containing a group III-B element and a group VI-B element is formed on the light absorption layer 14 by the CBD method, and at the same time, the atomic% C In and sulfur of the film forming solution in the CBD method It is preferable to include a second step of controlling the atomic% C S so that C In : C S = 1: 10 to 20 (preferably 16).

そしてこの第２工程では、第１半導体層１５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量を制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ以上５００ｎｍ未満、成膜用溶液の成膜温度を７０℃以上沸点未満、ｐＨ２．６以上ｐＨ２．８未満の範囲となるように管理する。   In this second step, during the epitaxial growth of the first semiconductor layer 15, the circulation flow rate of the film forming solution and the flow rate of the bubbling nitrogen are controlled, and the average particle size of the aggregates in the film forming solution is set to 300 nm. The film formation temperature of the film formation solution is controlled to be in the range of 70 ° C. or higher and lower than the boiling point, pH 2.6 or higher and lower than pH 2.8.

そして、成膜用溶液中の凝集物の平均粒径を３μｍ以上、成膜用溶液をｐＨ２．８以上に切り替えることによって、エピタキシャル成長後に針状結晶同士を面内に垂直な方向へ成長させて、互いに融合しないようにさせることができ、これにより、毛羽状部１５ａを得ることができる（図１４を参照）。   Then, by switching the average particle size of the aggregates in the film-forming solution to 3 μm or more and the film-forming solution to pH 2.8 or more, the needle crystals are grown in the direction perpendicular to the plane after the epitaxial growth, It can be made not to mutually fuse | melt, Thereby, the fluff-like part 15a can be obtained (refer FIG. 14).

ここでｐＨは塩酸、酢酸、硝酸の少なくともいずれかの酸もしくはアンモニア水を添加することによって制御することができる。また、平均粒度は、成膜用溶液を遠心分離法で分粒することによって、粒度分布を管理することができる。   Here, the pH can be controlled by adding at least one of hydrochloric acid, acetic acid and nitric acid, or aqueous ammonia. The average particle size can be controlled by dividing the film-forming solution by centrifugal separation.

そして、第２半導体１６をスパッタリング法で形成する際に、毛羽状部１５ａによってスパッタリング粒子によるダメージを抑制することができる（図１５を参照）。   And when forming the 2nd semiconductor 16 with sputtering method, the damage by sputtering particle | grains can be suppressed by the fluff-like part 15a (refer FIG. 15).

そして、第２半導体１６をスパッタリング法で形成する際に、第１半導体層１５と第２半導体層１６とで囲まれた空隙１９を得ることができる（図１６を参照）。   And when forming the 2nd semiconductor 16 by sputtering method, the space | gap 19 enclosed by the 1st semiconductor layer 15 and the 2nd semiconductor layer 16 can be obtained (refer FIG. 16).

第２半導体層１６が形成された後、上部電極層１７として錫を含んだ酸化インジウム（ＩＴＯ）などが、スパッタリング法、蒸着法で形成される（図１８、図２０および図２１）。   After the second semiconductor layer 16 is formed, indium oxide (ITO) containing tin or the like is formed as the upper electrode layer 17 by a sputtering method or a vapor deposition method (FIGS. 18, 20, and 21).

そして、上部電極層１７が形成された後、グリッド電極１８が、Ａｇなどの金属粉を樹脂バインダーなどに分散させた導電性ペーストをパターン状に印刷し、これを乾燥固化することで形成される。   After the upper electrode layer 17 is formed, the grid electrode 18 is formed by printing a conductive paste in which a metal powder such as Ag is dispersed in a resin binder or the like, and drying and solidifying the pattern. .

（第２実施形態の光電変換素子の第２例の製造方法）
ここでは、上記光電変換素子の第２実施形態の第１例の製造方法と相違する点についてのみ説明する。(Manufacturing method of the second example of the photoelectric conversion element of the second embodiment)
Here, only differences from the manufacturing method of the first example of the second embodiment of the photoelectric conversion element will be described.

光吸収層１４上に形成される第１半導体層１５の初期層は、密度が高い膜とする必要があり、これは光吸収層１４を成膜する前の基板水分量（基板１２の表面の湿度）で制御することができる。   The initial layer of the first semiconductor layer 15 formed on the light absorption layer 14 needs to be a film having a high density, which is the amount of substrate moisture before the light absorption layer 14 is formed (on the surface of the substrate 12). Humidity).

この基板水分量は、基板１２等への光吸収層１４の形成の工程において、例えばＣＢＤ成膜槽に温度調整した水を循環させた配管を巻きつけ、マスフローコントローラーにてこの水の流量を調節することで、ＣＢＤ成膜槽の温湿度を管理して、ＣＢＤ成膜溶液に浸漬される直前における基板水分量を制御することができる。   This substrate moisture amount is adjusted in the process of forming the light absorption layer 14 on the substrate 12 or the like by, for example, wrapping a temperature-adjusted water pipe around the CBD film formation tank and adjusting the flow rate of this water with a mass flow controller. By doing so, the temperature and humidity of the CBD film formation tank can be managed, and the substrate moisture amount immediately before being immersed in the CBD film formation solution can be controlled.

そして、基板水分量を制御することで、基板１２の表面の水が水素と酸素とに分解して、光吸収層14へ導入される酸素量を制御することができる。   Then, by controlling the substrate water content, the water on the surface of the substrate 12 is decomposed into hydrogen and oxygen, and the amount of oxygen introduced into the light absorption layer 14 can be controlled.

光吸収層１４への酸素量を制御すれば、光吸収層１４の結晶格子サイズを制御することができ、光吸収層１４上に成膜される第１半導体層１５の結晶状態も制御できる。   By controlling the amount of oxygen to the light absorption layer 14, the crystal lattice size of the light absorption layer 14 can be controlled, and the crystal state of the first semiconductor layer 15 formed on the light absorption layer 14 can also be controlled.

例えば、ＩｎＳの第１半導体層１５では、格子定数が光吸収層１４より大きく、下地となる光吸収層１４の格子定数が大きいとき、初期層において緻密な第１半導体層１５を形成し易くなる。   For example, in the first semiconductor layer 15 of InS, when the lattice constant is larger than that of the light absorption layer 14 and the lattice constant of the light absorption layer 14 serving as a base is large, it is easy to form the dense first semiconductor layer 15 in the initial layer. .

そして、密度が高い初期層を有する第１半導体層１５の上に形成された毛羽状部１５ａが、第２半導体層１６に入り込み易くするには、例えば、第１半導体層１５の成膜後に一度エッチングをして、第１毛羽状部１５ａの長さを短くしてから、第２半導体層１６を成膜することで、スパッタリング粒子を充填させることができる。なお、初期層の密度を高くするのは、このエッチングに耐えるようにするためである。   In order to make it easier for the fluff-like portion 15a formed on the first semiconductor layer 15 having the high-density initial layer to enter the second semiconductor layer 16, for example, once after the first semiconductor layer 15 is formed, Etching is performed to reduce the length of the first fluff-like portion 15a, and then the second semiconductor layer 16 is formed, whereby the sputtered particles can be filled. The reason for increasing the density of the initial layer is to withstand this etching.

上記したように、エッチング前では図２４（ａ）と同様に毛羽立ちがはっきり大きくなるが、エッチング後に第２半導体層１６が形成されたものでは、図２４（ｂ）と同様に毛羽立ちが小さく（長さが短く）なる。   As described above, the fluff is clearly large before etching as in FIG. 24A, but the fluff is small (long) as in FIG. 24B when the second semiconductor layer 16 is formed after etching. Is shorter).

これによって、第１毛羽状部１５ａに第２半導体層１６が入り込み易くなっていると考えられる。   It is considered that this makes it easier for the second semiconductor layer 16 to enter the first fluff-like portion 15a.

（実施例１）
本実施例１は、半導体層が単層構造である場合に関するものである。Example 1
Example 1 relates to the case where the semiconductor layer has a single layer structure.

洗浄されたガラス基板２の略全面に、Ｍｏからなる下部電極層３をスパッタリング法で形成し、下部電極層３上に光吸収層４（Ｃｕ、Ｉｎ、ＧａおよびＳｅを含むＣＩＧＳ）を塗布法を用いて形成した。   A lower electrode layer 3 made of Mo is formed on substantially the entire surface of the cleaned glass substrate 2 by a sputtering method, and a light absorption layer 4 (CIGS containing Cu, In, Ga and Se) is applied on the lower electrode layer 3 Formed using.

光吸収層４を形成するための溶液の濃度は１０質量％とし、スピンコーターで塗布して、乾燥温度は５０℃で１時間、熱処理は窒素雰囲気下で４００℃で１時間とした。   The concentration of the solution for forming the light absorption layer 4 was 10% by mass, applied with a spin coater, the drying temperature was 50 ° C. for 1 hour, and the heat treatment was performed in a nitrogen atmosphere at 400 ° C. for 1 hour.

光吸収層４が形成された後、半導体層５はＣＢＤ法（ケミカルバス成膜法）によって形成し、後工程で上部電極層７をスパッタリング法で形成した。   After the light absorption layer 4 was formed, the semiconductor layer 5 was formed by a CBD method (chemical bath film formation method), and the upper electrode layer 7 was formed by a sputtering method in a later step.

そして、半導体層５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量を制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ、成膜用溶液の成膜温度を７０℃、ｐＨ２．６となるように管理した。そして、成膜用溶液中の凝集物の平均粒径を３μｍ、成膜用溶液をｐＨ２．８に切り替えることによって、エピタキシャル成長後に針状結晶を個別に成長させつつ、その成長過程で針状結晶を面内方向に成長させて融合させ、半導体層５全体としては１００ｎｍ厚とした。そして、上部電極層７側に毛羽状部５ａを成長させ、上部電極層７として酸化インジウム（ＩＴＯ）をスパッタリング法で形成した。   Then, during the epitaxial growth of the semiconductor layer 5, the circulation flow rate of the film-forming solution and the flow rate of the bubbling nitrogen are controlled so that the average particle size of the aggregates in the film-forming solution is 300 nm, and the film-forming solution is formed. The membrane temperature was controlled to 70 ° C. and pH 2.6. Then, by switching the average particle size of the aggregate in the film-forming solution to 3 μm and the film-forming solution to pH 2.8, the needle-like crystals are grown in the growth process while growing the needle-like crystals individually after the epitaxial growth. The semiconductor layer 5 as a whole was grown to a thickness of 100 nm by growing in the in-plane direction and fusing. Then, the fluff-like portion 5a was grown on the upper electrode layer 7 side, and indium oxide (ITO) was formed as the upper electrode layer 7 by a sputtering method.

比較例１として、半導体層５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量を制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ、成膜用溶液の成膜温度を７０℃、ｐＨ２．６となるように管理して、半導体層５全体としては１００ｎｍ厚とした。   As Comparative Example 1, during the epitaxial growth of the semiconductor layer 5, the circulation flow rate of the film formation solution and the flow rate of the bubbling nitrogen are controlled so that the average particle size of the aggregates in the film formation solution is 300 nm. The film formation temperature of the solution was controlled so as to be 70 ° C. and pH 2.6, and the entire semiconductor layer 5 was 100 nm thick.

その後に、上部電極層７として酸化インジウム（ＩＴＯ）をスパッタリング法で形成したことで、毛羽状部５ａを有さない試料１とした。   Thereafter, indium oxide (ITO) was formed as the upper electrode layer 7 by a sputtering method, whereby Sample 1 having no fluff-like portion 5a was obtained.

以下、結果を表１に示す。なお表面粗さは、毛羽状部５ａの成膜速度によって制御した。   The results are shown in Table 1. The surface roughness was controlled by the film formation rate of the fluff-like portion 5a.

ここで、表１における「空隙あり」とは、毛羽状部５ａにより形成された空隙９があるという意味であり、「空隙なし」とは、毛羽状部５ａによって形成された空隙９がないという意味である。   Here, “with a void” in Table 1 means that there is a void 9 formed by the fluff-shaped portion 5a, and “without a void” means that there is no void 9 formed by the fluff-shaped portion 5a. Meaning.

比較例である試料１では、上部電極層７をスパッタリング法で形成したとき、スパッタリング粒子のピンニング（打ち込み）によるダメージによって、半導体層５が壊れて光吸収層４とのｐｎ接合界面に欠陥が生じていたため、光電変換効率が低かった。   In the sample 1 as a comparative example, when the upper electrode layer 7 is formed by the sputtering method, the semiconductor layer 5 is broken due to damage caused by pinning (striking) of the sputtered particles, and a defect is generated at the pn junction interface with the light absorption layer 4. Therefore, the photoelectric conversion efficiency was low.

試料２〜６において、特に試料３〜５では良好な光電変換効率を示した。   In Samples 2-6, Samples 3-5 showed good photoelectric conversion efficiency.

また試料７〜１１において、特に試料８〜１０では良好な光電変換効率を示した。   In Samples 7 to 11, Samples 8 to 10 showed good photoelectric conversion efficiency.

なお、本実施例である試料２〜１１の断面をＴＥＭで観察したところ、毛羽状部５ａの影になる部分には上部電極層７が形成され難く、毛羽状部５ａの先端を基点として上部電極層７が形成されていた。   In addition, when the cross section of the samples 2-11 which are a present Example was observed with TEM, it is hard to form the upper electrode layer 7 in the part which becomes a shadow of the fluff-like part 5a, and it is an upper part from the front-end | tip of the fluff-like part 5a. The electrode layer 7 was formed.

（実施例２）
本実施例２は、半導体層が２層構造である場合に関するものである。(Example 2)
Example 2 relates to a case where the semiconductor layer has a two-layer structure.

光吸収層１４を形成するまでは実施例１と同様である。   The process is the same as in Example 1 until the light absorption layer 14 is formed.

そして、第１半導体層１５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量を制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ、成膜用溶液の成膜温度を７０℃、ｐＨ２．６となるように管理した。そして、成膜用溶液中の凝集物の平均粒径を３μｍ、成膜用溶液をｐＨ２．８に切り替えることによって、エピタキシャル成長後に針状結晶を個別に成長させつつ、その成長過程で針状結晶を面内方向に成長させて融合させ、第１半導体層１５全体としては１００ｎｍ厚とした。   Then, during the epitaxial growth of the first semiconductor layer 15, the circulation flow rate of the film formation solution and the flow rate of the bubbling nitrogen are controlled so that the average particle size of the aggregates in the film formation solution is 300 nm. The film forming temperature was controlled to 70 ° C. and pH 2.6. Then, by switching the average particle size of the aggregate in the film-forming solution to 3 μm and the film-forming solution to pH 2.8, the needle-like crystals are grown in the growth process while growing the needle-like crystals individually after the epitaxial growth. The first semiconductor layer 15 as a whole was grown to a thickness of 100 nm by growing in the in-plane direction and fusing.

そして、第２半導体層１６として高抵抗な酸化亜鉛（ｉ−ＺｎＯ）を、上部電極層１７として酸化インジウム（ＩＴＯ）をスパッタリング法で形成した。   Then, high resistance zinc oxide (i-ZnO) was formed as the second semiconductor layer 16 and indium oxide (ITO) was formed as the upper electrode layer 17 by sputtering.

比較例１として、第１半導体層１５のエピタキシャル成長中に、成膜用溶液の循環流量と、そのバブリング用窒素の流量とを制御し、成膜用溶液中の凝集物の平均粒径を３００ｎｍ、成膜用溶液の成膜温度を７０℃、ｐＨ２．６となるように管理して、第１半導体層１５全体としては１００ｎｍ厚とした。   As Comparative Example 1, during the epitaxial growth of the first semiconductor layer 15, the circulation flow rate of the film formation solution and the flow rate of the bubbling nitrogen are controlled, and the average particle size of the aggregates in the film formation solution is 300 nm. The film forming temperature of the film forming solution was controlled so as to be 70 ° C. and pH 2.6, and the first semiconductor layer 15 as a whole was 100 nm thick.

そして、第２半導体層１６として高抵抗な酸化亜鉛（ｉ―ＺｎＯ）を、上部電極層１７として酸化インジウム（ＩＴＯ）をスパッタリング法で形成したことで、多孔質層領域１５ａを有さない試料１とした。   Then, by forming high resistance zinc oxide (i-ZnO) as the second semiconductor layer 16 and indium oxide (ITO) as the upper electrode layer 17 by the sputtering method, the sample 1 that does not have the porous layer region 15a. It was.

比較例としては、第１毛羽状部１５ａおよび空隙１９を有さない第１半導体層１５上に、高抵抗な酸化亜鉛（ｉ−ＺｎＯ）を第２半導体層１６としてスパッタリング法で形成し、試料１２とした。    As a comparative example, a high-resistance zinc oxide (i-ZnO) is formed as a second semiconductor layer 16 on the first semiconductor layer 15 having no first fluff-like portion 15a and voids 19 by a sputtering method, and a sample It was set to 12.

以下、結果を表２に示す。なお、表面粗さは、第１毛羽状部１５ａの成膜速度によって制御した。   The results are shown in Table 2 below. The surface roughness was controlled by the film formation rate of the first fluff portion 15a.

ここで、表２における「空隙あり」とは、第１毛羽状部１５ａによって形成された空隙１９があるという意味であり、「空隙なし」とは、第１毛羽状部１５ａによって形成された空隙１９がないという意味である。   Here, “with a void” in Table 2 means that there is a void 19 formed by the first fluff-shaped portion 15a, and “without a void” means a void formed by the first fluff-shaped portion 15a. It means that there is no 19.

比較例である試料１２では、第２半導体層１６をスパッタリング法で形成したとき、スパッタリング粒子のピンニング（打ち込み）によるダメージによって、第１半導体層１５が壊れて光吸収層１４とのｐｎ接合界面に欠陥が生じていたため、光電変換効率が低かった。   In the sample 12 as a comparative example, when the second semiconductor layer 16 is formed by the sputtering method, the first semiconductor layer 15 is broken due to damage caused by pinning (implantation) of the sputtered particles, and the pn junction interface with the light absorption layer 14 is formed. Since a defect occurred, the photoelectric conversion efficiency was low.

試料１３〜１７において、特に試料１４〜１６では良好な光電変換効率を示した。   In Samples 13-17, Samples 14-16 showed good photoelectric conversion efficiency.

また試料１８〜２２において、特に試料１９〜２１では良好な光電変換効率を示した。   In Samples 18-22, Samples 19-21 showed good photoelectric conversion efficiency.

第１毛羽状部１５ａによる算術平均粗さ（Ｒａ）は５〜７０ｎｍである場合に、好適範囲であることがわかった。   It was found that the arithmetic average roughness (Ra) by the first fluff-like portion 15a is in the preferred range when it is 5 to 70 nm.

なお、本実施例である試料１３〜２２の断面をＴＥＭで観察したところ、第１毛羽状部１５ａの影になる部分には第２半導体層１６が形成され難く、第１毛羽状部１５ａの先端を基点として第２半導体層１６が形成されていた。   In addition, when the cross section of the samples 13-22 which are a present Example was observed with TEM, the 2nd semiconductor layer 16 is hard to be formed in the part which becomes a shadow of the 1st fluff-like part 15a, and the 1st fluff-like part 15a The second semiconductor layer 16 was formed starting from the tip.

（実施例３）
次に、第１実施形態の光電変換素子の第２例、および第２実施形態の光電変換素子の第２例として、光吸収層までは実施例１および実施例２と同様に作製し、後は以下のように作製して評価した。(Example 3)
Next, as a second example of the photoelectric conversion element of the first embodiment and a second example of the photoelectric conversion element of the second embodiment, the light absorption layer is manufactured in the same manner as in Example 1 and Example 2, and later Were prepared and evaluated as follows.

毛羽状部５ａを上部電極層７内に入り込ませた構造の試料を作製し、上記同様に評価した。ここで半導体層５は、ＩｎＳを成膜条件として塩化インジウム４ｍＭ、チオアセトアミド３７ｍＭ、塩酸８．５ｍＭにて６４℃、４５分間で成膜し、エッチング条件として塩酸４５ｍＭ２５℃、８分で処理し、上部電極層１７としては、錫を含んだ酸化インジウム（ＩＴＯ）をスパッタリング法で形成した（試料２３）。   A sample having a structure in which the fluff-like portion 5a was inserted into the upper electrode layer 7 was produced and evaluated in the same manner as described above. Here, the semiconductor layer 5 was formed by indium chloride 4 mM, thioacetamide 37 mM, and hydrochloric acid 8.5 mM at 64 ° C. for 45 minutes, and the etching conditions were hydrochloric acid 45 mM at 25 ° C. for 8 minutes. As the upper electrode layer 17, indium oxide (ITO) containing tin was formed by a sputtering method (Sample 23).

第１毛羽状部１５ａを第２半導体層１６内に入り込ませた構造の試料を作製し、上記同様に評価した。ここで第１半導体層１５は、ＩｎＳを成膜条件として塩化インジウム４ｍＭ、チオアセトアミド３７ｍＭ、塩酸８．５ｍＭにて６４℃、４５分間で成膜し、エッチング条件として塩酸４５ｍＭ２５℃、８分で処理し、上部電極層１７としては、錫を含んだ酸化インジウム（ＩＴＯ）をスパッタリング法で形成した（試料２４）。   A sample having a structure in which the first fluff-like portion 15a is inserted into the second semiconductor layer 16 was produced and evaluated in the same manner as described above. Here, the first semiconductor layer 15 is formed with InS as a film formation condition at 4 mM indium chloride, 37 mM thioacetamide, 8.5 mM hydrochloric acid at 64 ° C. for 45 minutes, and etched at 45 mM hydrochloric acid at 25 ° C. for 8 minutes. As the upper electrode layer 17, indium oxide (ITO) containing tin was formed by a sputtering method (sample 24).

結果を表３に示す。   The results are shown in Table 3.

表３において 試料２３および試料２４について、光電変換効率がそれぞれ向上しているのは、光閉じ込め効果によるものと考えられる。   In Table 3, the photoelectric conversion efficiencies of Sample 23 and Sample 24 are considered to be due to the light confinement effect.

１、１１：光電変換素子
２、１２：基板
３、１３：下部電極層
４、１４：光吸収層
５：半導体層
５ａ：毛羽状部
１５：第１半導体層
１５ａ：毛羽状部
１６：第２半導体層
７、１７：上部電極層
８：グリッド電極
９、１９：空隙
１０：光電変換装置DESCRIPTION OF SYMBOLS 1, 11: Photoelectric conversion element 2, 12: Board | substrate 3, 13: Lower electrode layer 4, 14: Light absorption layer 5: Semiconductor layer 5a: Fluff-like part 15: 1st semiconductor layer 15a: Fluff-like part 16: 2nd Semiconductor layers 7, 17: Upper electrode layer 8: Grid electrode 9, 19: Air gap 10: Photoelectric conversion device

Claims (13)

下部電極層と、該下部電極層上に設けられた、光電変換可能な化合物半導体を含む光吸収層と、該光吸収層上に設けられた半導体層と、該半導体層上に設けられた、該半導体層よりも電気抵抗率が低い上部電極層とを有する光電変換素子であって、
前記半導体層は、前記上部電極層側の層領域に、毛羽立ったような多数の毛羽状部を有する構造である光電変換素子。A lower electrode layer, a light absorption layer including a compound semiconductor capable of photoelectric conversion provided on the lower electrode layer, a semiconductor layer provided on the light absorption layer, and provided on the semiconductor layer; A photoelectric conversion element having an upper electrode layer having a lower electrical resistivity than the semiconductor layer,
The said semiconductor layer is a photoelectric conversion element which is a structure which has many fluff-like parts which became fluffy in the layer area | region by the side of the said upper electrode layer. 前記層領域は、前記毛羽状部を空隙内に有する疎構造である、請求項１に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the layer region has a sparse structure having the fluff-like portion in a gap. 前記層領域は、前記毛羽状部を前記上部電極層内に入り込ませた構造である、請求項１に記載の光電変換素子。   2. The photoelectric conversion element according to claim 1, wherein the layer region has a structure in which the fluff-like portion is inserted into the upper electrode layer. 前記半導体層は硫黄元素および酸素元素を含み、前記半導体層に含まれる硫黄元素の原子％をＳ、酸素元素の原子％をＯとしたとき、Ｓ／（Ｓ＋Ｏ）が前記光吸収層側ほど大きい、請求項１〜３のいずれかに記載の光電変換素子。   The semiconductor layer contains a sulfur element and an oxygen element, and S / (S + O) is larger toward the light absorption layer side when S is an atomic% of the sulfur element contained in the semiconductor layer and O is an atomic% of the oxygen element. The photoelectric conversion element according to claim 1. 前記光吸収層がＩ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含み、前記半導体層がIII−Ｂ族元素およびVI−Ｂ族元素を含む、請求項１〜４のいずれかに記載の光電変換素子。   The said light absorption layer contains an IB group element, an III-B group element, and a VI-B group element, The said semiconductor layer contains an III-B group element and a VI-B group element, Any one of Claims 1-4 The photoelectric conversion element of crab. 下部電極層と、該下部電極層上に設けられた、光電変換可能な化合物半導体を含む光吸収層と、該光吸収層上に設けられた第１半導体層と、該第１半導体層上に設けられた第２半導体層と、該第２半導体層上に設けられた、該第２半導体層よりも電気抵抗率が低い上部電極層とを有する光電変換素子であって、
前記第１半導体層は、前記第２半導体層側の層領域に、毛羽立ったような多数の第１毛羽状部を有する構造である光電変換素子。A lower electrode layer, a light absorption layer including a compound semiconductor capable of photoelectric conversion provided on the lower electrode layer, a first semiconductor layer provided on the light absorption layer, and the first semiconductor layer; A photoelectric conversion element having a second semiconductor layer provided and an upper electrode layer provided on the second semiconductor layer and having an electrical resistivity lower than that of the second semiconductor layer,
The said 1st semiconductor layer is a photoelectric conversion element which is a structure which has many 1st fluff-like parts which became fluffy in the layer area | region by the side of the said 2nd semiconductor layer. 前記層領域は、前記第１毛羽状部を空隙内に有する疎構造である、請求項６に記載の光電変換素子。   The photoelectric conversion element according to claim 6, wherein the layer region has a sparse structure having the first fluffy portion in a gap. 前記層領域は、前記第１毛羽状部を前記第２半導体層内に入り込ませた構造である、請求項６に記載の光電変換素子。   The photoelectric conversion element according to claim 6, wherein the layer region has a structure in which the first fluff-like portion is inserted into the second semiconductor layer. 前記第１半導体層は硫黄元素および酸素元素を含み、前記第１半導体層に含まれる硫黄元素の原子％をＳ、酸素元素の原子％をＯとしたとき、Ｓ／（Ｓ＋Ｏ）が前記光吸収層側ほど大きい、請求項６〜８のいずれかに記載の光電変換素子。   The first semiconductor layer contains a sulfur element and an oxygen element, and S / (S + O) is the light absorption when the atomic% of the sulfur element contained in the first semiconductor layer is S and the atomic% of the oxygen element is O. The photoelectric conversion element according to claim 6, wherein the photoelectric conversion element is larger toward the layer side. 前記光吸収層がＩ−Ｂ族元素、III−Ｂ族元素およびVI−Ｂ族元素を含み、前記第１半導体層がIII−Ｂ族元素およびVI−Ｂ族元素を含む、請求項６〜９のいずれかに記載の光電変換素子。   The light absorption layer includes a group I-B element, a group III-B element, and a group VI-B element, and the first semiconductor layer includes a group III-B element and a group VI-B element. The photoelectric conversion element in any one of. 前記第１半導体層はＩｎ２Ｓ３を含み、前記第２半導体層がＺｎＯを含む、請求項６〜１０のいずれかに記載の光電変換素子。The photoelectric conversion element according to claim 6, wherein the first semiconductor layer includes In 2 S 3 and the second semiconductor layer includes ZnO. 前記毛羽状部における算術平均粗さ（Ｒａ）は５〜７０ｎｍである、請求項１〜１１のいずれかに記載の光電変換素子。   The photoelectric conversion element according to any one of claims 1 to 11, wherein an arithmetic average roughness (Ra) in the fluff portion is 5 to 70 nm. 請求項１〜１２のいずれかに記載の光電変換素子を用いた光電変換装置。   The photoelectric conversion apparatus using the photoelectric conversion element in any one of Claims 1-12.
JP2013501159A 2011-02-25 2012-02-27 Photoelectric conversion element and photoelectric conversion device Pending JPWO2012115265A1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011040260 2011-02-25
JP2011040260 2011-02-25
JP2011164179 2011-07-27
JP2011164179 2011-07-27
PCT/JP2012/054765 WO2012115265A1 (en) 2011-02-25 2012-02-27 Photoelectric conversion element and photoelectric conversion device

Publications (1)

Publication Number Publication Date
JPWO2012115265A1 true JPWO2012115265A1 (en) 2014-07-07

Family

ID=46721032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501159A Pending JPWO2012115265A1 (en) 2011-02-25 2012-02-27 Photoelectric conversion element and photoelectric conversion device

Country Status (2)

Country Link
JP (1) JPWO2012115265A1 (en)
WO (1) WO2012115265A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5886622B2 (en) * 2011-05-30 2016-03-16 京セラ株式会社 Method and apparatus for manufacturing compound semiconductor film

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730379A (en) * 1980-07-31 1982-02-18 Agency Of Ind Science & Technol Thin film solar battery
JPH04348542A (en) * 1991-05-27 1992-12-03 Fuji Electric Corp Res & Dev Ltd Manufacture of cuinse2 thin-film solar battery
SE0301350D0 (en) * 2003-05-08 2003-05-08 Forskarpatent I Uppsala Ab A thin-film solar cell
JP2010287607A (en) * 2009-06-09 2010-12-24 Hitachi Ltd Tandem type thin film solar cell

Also Published As

Publication number Publication date
WO2012115265A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN101313411B (en) Solar battery and its fabrication method
CN1197172C (en) Solar energy cell
WO2007086521A1 (en) Solar cell and its manufacturing method
JP2009135316A (en) Photoelectric element and manufacturing method thereof
Hong et al. Atomic layer deposited zinc oxysulfide n-type buffer layers for Cu2ZnSn (S, Se) 4 thin film solar cells
KR20130044850A (en) Solar cell and method of fabricating the same
JP5362100B2 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
JPWO2011136249A1 (en) Photoelectric conversion element, photoelectric conversion device, and method of manufacturing photoelectric conversion element
WO2012086703A1 (en) Photoelectric conversion device
JP2003258278A (en) Photoelectric conversion device and manufacturing method thereof
CN104022179B (en) The solar cell for forming the method for the cushion of solar cell and being consequently formed
WO2012115265A1 (en) Photoelectric conversion element and photoelectric conversion device
JP5881717B2 (en) Solar cell and manufacturing method thereof
JP5741627B2 (en) Photoelectric element
CN108269867A (en) Compound solar cell and method for manufacturing light absorption layer
WO2012115267A1 (en) Photoelectric conversion element and photoelectric conversion device
JP2006080371A (en) Solar cell and its manufacturing method
CN208570640U (en) A kind of copper indium gallium selenium solar cell component
JP2012151432A (en) Photoelectric conversion element and photoelectric conversion device, and method of manufacturing photoelectric conversion element
KR20110060412A (en) Solar cell and method of fabircating the same
JP5641850B2 (en) Photoelectric conversion element and manufacturing method thereof
US20180240918A1 (en) Photovoltaic devices including a chalcogenide-containing photovoltaic light-absorber, and related methods of making
JP5980059B2 (en) Solar cell
JPWO2011118716A1 (en) Photoelectric conversion device
KR101684800B1 (en) Thin film formation method using plasma and solar cell