JPWO2011052320A1 - 炭化珪素基板の製造方法および炭化珪素基板 - Google Patents

炭化珪素基板の製造方法および炭化珪素基板 Download PDF

Info

Publication number
JPWO2011052320A1
JPWO2011052320A1 JP2011538306A JP2011538306A JPWO2011052320A1 JP WO2011052320 A1 JPWO2011052320 A1 JP WO2011052320A1 JP 2011538306 A JP2011538306 A JP 2011538306A JP 2011538306 A JP2011538306 A JP 2011538306A JP WO2011052320 A1 JPWO2011052320 A1 JP WO2011052320A1
Authority
JP
Japan
Prior art keywords
silicon carbide
sic
carbide substrate
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011538306A
Other languages
English (en)
Inventor
原田　真
真 原田
佐々木　信
信 佐々木
太郎 西口
太郎 西口
秀人 玉祖
秀人 玉祖
靖生 並川
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2011052320A1 publication Critical patent/JPWO2011052320A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

容易に大口径化することが可能な炭化珪素基板（１）の製造方法は、単結晶炭化珪素からなる複数のＳｉＣ基板（２０）を準備する工程と、当該複数のＳｉＣ基板（２０）が平面的に見て並べて配置されるように、複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程とを備えている。

Description

本発明は炭化珪素基板の製造方法および炭化珪素基板に関し、より特定的には、容易に大口径化することが可能な炭化珪素基板の製造方法および炭化珪素基板に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
一方、半導体装置を効率よく製造するためには、大口径の基板を用いることが有効である。そのため、単結晶炭化珪素からなる直径３インチまたは４インチの炭化珪素基板やその製造方法に関して種々の検討がなされ、たとえば昇華法を用いた炭化珪素基板の製造方法が提案されている（たとえば、米国特許出願公開第２００６／００７３７０７号明細書（特許文献１）、米国特許出願公開第２００７／０２０９５７７号明細書（特許文献２）および米国特許出願公開第２００６／００７５９５８号明細書（特許文献３）参照）。
米国特許出願公開第２００６／００７３７０７号明細書 米国特許出願公開第２００７／０２０９５７７号明細書 米国特許出願公開第２００６／００７５９５８号明細書
しかし、半導体装置の製造を一層効率化させる観点から、炭化珪素基板に対してはさらなる大口径化（４インチ以上）が求められている。ここで、昇華法によって大口径の炭化珪素基板を作製するためには、温度が均一な領域を広くする必要がある。しかし、昇華法における炭化珪素の成長温度は２０００℃以上と高く温度制御が難しいため、温度が均一な領域を広くすることは容易ではない。また、温度分布の十分な再現性を得ることも困難である。さらに、昇華法による炭化珪素基板の作製においては、炭化珪素の結晶成長の過程を確認することが難しく、外形上同条件で炭化珪素を結晶成長させた場合でも、得られた基板（結晶）の品質が異なるという問題も生じ得る。そのため、比較的大口径化が容易である昇華法を用いた場合でも、結晶性に優れた大口径（たとえば４インチ以上）の炭化珪素基板を作製することは容易ではないという問題があった。
そこで、本発明の目的は、結晶性に優れた大口径の炭化珪素基板の製造方法および炭化珪素基板を提供することである。
本発明に従った炭化珪素基板の製造方法は、単結晶炭化珪素からなる複数のＳｉＣ基板を準備する工程と、複数のＳｉＣ基板が平面的に見て並べて配置されるように、複数のＳｉＣ基板の端面同士を接続する工程とを備えている。
本発明の炭化珪素基板の製造方法においては、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て複数並べて配置されるように、ＳｉＣ基板の端面同士が接続される。上述のように、単結晶炭化珪素からなる基板は、高品質を維持しつつ大口径化することが困難である。これに対し、高品質化が容易な小口径の炭化珪素単結晶から採取したＳｉＣ基板を平面的に複数並べて端面同士を接続することにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な炭化珪素基板を得ることができる。
このように、本発明の炭化珪素基板の製造方法によれば、結晶性に優れた大口径の炭化珪素基板を製造することができる。なお、上記炭化珪素基板を用いた半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ基板は、平面的に見てマトリックス状に敷き詰められることが好ましい。また、上記本発明の炭化珪素基板においてＳｉＣ層の端面同士は直接接合されていてもよいし、中間層を介して接合されてもよい。中間層としては、半導体または導電体を採用することが好ましい。具体的には、たとえば炭素を含む接着剤が焼成されることにより形成され、炭素を含むことにより導電性を有する中間層、金属からなることにより導電性を有する中間層、炭化珪素からなる中間層などを採用することができる。金属からなる中間層が採用される場合、当該金属はシリサイドを形成することにより炭化珪素とオーミックコンタクト可能であることが好ましい。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板同士の隙間を充填する充填部を形成する工程をさらに備えていてもよい。
炭化珪素基板の表面は、研磨などにより平坦化して半導体装置の製造に用いられる場合が多い。しかし、複数のＳｉＣ基板を平面的に並べて配置した場合、ＳｉＣ基板同士を完全に密着させることは難しく、ＳｉＣ基板同士の間には隙間が形成される。このような炭化珪素基板の表面が研磨された場合、研磨粒子などの異物が当該隙間に侵入し、その後の洗浄処理においても完全に除去できない可能性がある。そして、ＳｉＣ基板同士の隙間に残存した異物は、炭化珪素基板を用いた半導体装置の製造に悪影響を及ぼすおそれがある。これに対し、充填部を形成する工程を実施することにより、上記異物による悪影響を抑制することができる。
なお、上記充填部は、たとえば炭化珪素からなっていてもよいし、二酸化珪素からなっていてもよい。炭化珪素からなる充填部は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）エピタキシャル法、昇華法、Ｓｉ融液を用いた液相成長などによって形成することができる。Ｓｉ融液を用いた液相成長は、たとえばカーボン坩堝内にＳｉ融液を保持した状態で当該融液とＳｉＣ基板とを接触させ、ＳｉＣ基板同士の間に形成された隙間内に融液からのＳｉと坩堝からの炭素とを供給することにより実施することができる。一方、二酸化珪素からなる充填部は、たとえばＣＶＤ法により形成することができる。
上記炭化珪素基板の製造方法においては、充填部を形成する工程では、不純物濃度が５×１０１８ｃｍ−３よりも大きい充填部が形成されてもよい。
これにより、充填部の抵抗率が低減され、充填部を形成することによる炭化珪素基板の抵抗率の上昇を抑制することができる。また、充填部は、ＳｉＣ基板の端面同士が接続された後に形成されるものであるため、充填部が欠陥を多く含む場合でもＳｉＣ基板の品質には影響しない。そのため、充填部の抵抗率を一層低減する観点から、充填部を形成する工程では、不純物濃度が２×１０１９ｃｍ−３を超える充填部が形成されてもよい。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程よりも後に、複数のＳｉＣ基板の主面を平坦化する工程をさらに備えていてもよい。
これにより、平坦性が確保されたＳｉＣ基板の主面上に、たとえば炭化珪素からなるエピタキシャル層を形成して半導体装置を製造する際、当該エピタキシャル層に高い結晶性を付与することができる。また、上記平坦化は、たとえば研磨処理により達成することができる。
上記炭化珪素基板の製造方法においては、端面同士が接続された複数のＳｉＣ基板の主面上に、単結晶炭化珪素からなるエピタキシャル成長層を形成する工程をさらに備えていてもよい。
これにより、上記炭化珪素基板上に、たとえば半導体装置においてバッファ層、あるいは活性層として利用可能なエピタキシャル成長層を備えた半導体基板を製造することができる。
上記炭化珪素基板の製造方法においては、上記複数のＳｉＣ基板を準備する工程において準備されるＳｉＣ基板の端面は、ＳｉＣ基板の主面に対して垂直であってもよいし、垂直でなくてもよい。より具体的には、たとえば上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、端面が劈開面である複数のＳｉＣ基板が準備されてもよい。
端面を劈開面とすることにより、ＳｉＣ基板を採取するに際して、ＳｉＣ基板の端面近傍へのダメージを抑制することができる。その結果、ＳｉＣ基板の端面付近の結晶性が維持される。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、端面が｛０００１｝面である複数のＳｉＣ基板が準備されてもよい。
｛０００１｝面を成長面とすることにより、高品質な単結晶炭化珪素のインゴットを効率よく作製することができる。また、単結晶炭化珪素は、｛０００１｝面において劈開させることができる。そのため、端面を｛０００１｝面とすることにより、高品質なＳｉＣ基板を効率よく準備することができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程においては、平面的に見て｛０００１｝面に対するオフ角が５０°以上６５°以下となっている主面が並ぶように、前記複数のＳｉＣ基板の端面同士が接続されてもよい。
六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
具体的には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）の作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の｛０００１｝面に対するオフ角が８°程度であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
これに対し、上記ＳｉＣ基板の端面同士を接続する工程において、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている主面が並ぶようにすることにより、製造される炭化珪素基板の主面の｛０００１｝面に対するオフ角が５０°以上６５°以下となるため、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程においては、複数のＳｉＣ基板の、平面的に見て並べて配置された主面のオフ方位と＜１−１００＞方向とのなす角が５°以下となるように、複数のＳｉＣ基板の端面同士が接続されてもよい。
＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程において、複数のＳｉＣ基板の、平面的に見て並べて配置された主面の＜１−１００＞方向における｛０３−３８｝面に対するオフ角が−３°以上５°以下となるように、複数のＳｉＣ基板の端面同士が接続されてもよい。
これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３−３８}に対するオフ角を−３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
また、「＜１−１００＞方向における{０３−３８}面に対するオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
なお、上記主面の面方位は、実質的に{０３−３８}であることがより好ましく、上記主面の面方位は{０３−３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３−３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３−３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３−３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程においては、複数のＳｉＣ基板の、平面的に見て並べて配置された主面のオフ方位と＜１１−２０＞方向とのなす角が５°以下となるように、複数のＳｉＣ基板の端面同士が接続されてもよい。
＜１１−２０＞方向は、上記＜１−１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、マイクロパイプ密度が１ｃｍ−２以下のＳｉＣ基板が準備されてもよい。
また、上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、転位密度が１×１０４ｃｍ−２以下のＳｉＣ基板が準備されてもよい。
また、上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、積層欠陥密度が０．１ｃｍ−１以下のＳｉＣ基板が準備されてもよい。
このように高品質なＳｉＣ基板を準備して炭化珪素基板を製造することにより、当該炭化珪素基板を用いて半導体装置を作製した場合の歩留まりを向上させることができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板を準備する工程では、不純物濃度が５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さいＳｉＣ基板が準備されてもよい。
ＳｉＣ基板の不純物濃度が５×１０１８ｃｍ−３以下の場合、当該ＳｉＣ基板の抵抗率が大きくなりすぎる。一方、不純物濃度が２×１０１９ｃｍ−３を超えると、ＳｉＣ基板における積層欠陥の抑制が困難となる。ＳｉＣ基板の不純物濃度を５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さくすることにより、ＳｉＣ基板の積層欠陥を抑制しつつ、抵抗率を低減することができる。
ここで、本願において不純物とは、炭化珪素基板を構成する炭化珪素に多数キャリアを生成させるために導入される不純物を意味する。そして、たとえば多数キャリアが電子である場合、すなわち上記不純物がｎ型不純物である場合、不純物としては窒素、リンなどを採用することができる。窒素に比べてリンは、同濃度であれば炭化珪素の抵抗率をより低減することができる。そのため、不純物としてリンを採用することにより、炭化珪素基板を用いて半導体装置を作製した場合における半導体装置のオン抵抗を低減することができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程では、複数のＳｉＣ基板の端面同士が接触する状態で複数のＳｉＣ基板を加熱することにより端面同士を接合してもよい。
これにより、中間層を挟んで接続する場合に比べて、炭化珪素基板において半導体装置の製造に使用可能な領域を大きくすることができる。
上記炭化珪素基板の製造方法においては、複数のＳｉＣ基板の端面同士を接続する工程では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において複数のＳｉＣ基板を加熱することにより端面同士を接続してもよい。
これにより、簡素な装置により上記接続を実施することが可能になるとともに比較的短時間で接続を実施するための雰囲気を得ることが可能となり、炭化珪素基板の製造コストを低減することができる。
本発明に従った炭化珪素基板は、単結晶炭化珪素からなり、平面的に見て並べて配置された複数のＳｉＣ層を備え、当該複数のＳｉＣ層は端面同士が接続されている。
本発明の炭化珪素基板においては、単結晶炭化珪素からなる複数のＳｉＣ層が平面的に見て複数並べて配置されるように、ＳｉＣ層の端面同士が接続されている。これにより、高品質化が容易な小口径の炭化珪素単結晶から採取したＳｉＣ基板（ＳｉＣ層）を有効に利用し、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な炭化珪素基板を得ることができる。
このように、本発明の炭化珪素基板によれば、結晶性に優れた大口径の炭化珪素基板を得ることができる。なお、上記炭化珪素基板を用いた半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ層は、平面的に見てマトリックス状に敷き詰められることが好ましい。
上記炭化珪素基板においては、ＳｉＣ層の不純物濃度は５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さくてもよい。
ＳｉＣ層の不純物濃度が５×１０１８ｃｍ−３以下の場合、当該ＳｉＣ層の抵抗率が大きくなりすぎる。一方、不純物濃度が２×１０１９ｃｍ−３を超えると、ＳｉＣ層における積層欠陥の抑制が困難となる。ＳｉＣ層の不純物濃度を５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さくすることにより、ＳｉＣ層の積層欠陥を抑制しつつ、抵抗率を低減することができる。
上記炭化珪素基板においては、上記複数のＳｉＣ層同士の隙間を充填する充填部をさらに備えていてもよい。
これにより、炭化珪素基板の表面が研磨された場合でも、ＳｉＣ層同士の隙間に研磨粒子などの異物が侵入することが抑制される。なお、上記充填部は、たとえば炭化珪素からなっていてもよいし、二酸化珪素からなっていてもよい。
上記炭化珪素基板においては、充填部の不純物濃度は５×１０１８ｃｍ−３よりも大きくすることができる。
これにより、充填部の抵抗率が低減され、充填部を形成することによる炭化珪素基板の抵抗率の上昇を抑制することができる。また、充填部は、ＳｉＣ基板（ＳｉＣ層）の端面同士を接続した後に形成することができるため、充填部が欠陥を多く含む場合でもＳｉＣ層の品質への影響を回避することができる。そのため、充填部の抵抗率を一層低減する観点から、充填部の不純物濃度は２×１０１９ｃｍ−３を超えていてもよい。
上記炭化珪素基板においては、単結晶炭化珪素からなり、端面同士が接続された複数のＳｉＣ層の主面上に配置されたエピタキシャル成長層をさらに備えていてもよい。
これにより、上記炭化珪素基板上に、たとえば半導体装置においてバッファ層、あるいは活性層として利用可能なエピタキシャル成長層を備えた半導体基板を提供することができる。このとき、ＳｉＣ層には高品質なインゴットから採取されたものを採用することができるため、ＳｉＣ基板上には高品質なエピタキシャル成長層を形成することができる。
上記複数のＳｉＣ層の端面は、ＳｉＣ層の主面に対して垂直であってもよいし、垂直でなくてもよい。より具体的には、たとえば上記炭化珪素基板においては、複数のＳｉＣ層の端面は劈開面であってもよい。
端面を劈開面とすることにより、ＳｉＣ層（ＳｉＣ基板）を採取するに際して、ＳｉＣ層の端面近傍へのダメージを抑制することができる。その結果、ＳｉＣ層の端面付近の結晶性が維持される。
上記炭化珪素基板においては、上記複数のＳｉＣ層の端面は｛０００１｝面であってもよい。
｛０００１｝面を成長面とすることにより、高品質な単結晶炭化珪素のインゴットを効率よく作製することができる。また、単結晶炭化珪素は、｛０００１｝面において劈開させることができる。そのため、端面を｛０００１｝面とすることにより、高品質なＳｉＣ層を効率よく得ることができる。
上記炭化珪素基板においては、平面的に見て｛０００１｝面に対するオフ角が５０°以上６５°以下となっている主面が並ぶように、複数のＳｉＣ層の端面同士が接続されていてもよい。
このように、本発明の炭化珪素基板において、ＳｉＣ層の主面の、｛０００１｝面に対するオフ角を５０°以上６５°以下とすることにより、たとえば炭化珪素基板を用いてＭＯＳＦＥＴを作製する場合において、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
上記炭化珪素基板においては、複数のＳｉＣ層の、平面的に見て並べて配置された主面のオフ方位と＜１−１００＞方向とのなす角が５°以下となるように、複数のＳｉＣ層の端面同士が接続されていてもよい。
＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板においては、複数のＳｉＣ層の、平面的に見て並べて配置された主面の＜１−１００＞方向における｛０３−３８｝面に対するオフ角が−３°以上５°以下となるように、複数のＳｉＣ層の端面同士が接続されていてもよい。
これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、「＜１−１００＞方向における{０３−３８}面に対するオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
また、上記主面の面方位は、実質的に{０３−３８}であることがより好ましく、上記主面の面方位は{０３−３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３−３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３−３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３−３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記炭化珪素基板においては、複数のＳｉＣ層の、平面的に見て並べて配置された主面のオフ方位と＜１１−２０＞方向とのなす角が５°以下となるように、複数のＳｉＣ層の端面同士が接続されていてもよい。
＜１１−２０＞方向は、上記＜１−１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板においては、ＳｉＣ層のマイクロパイプ密度は１ｃｍ−２以下であってもよい。また、上記炭化珪素基板においては、ＳｉＣ層の転位密度は１×１０４ｃｍ−２以下であってもよい。また、上記炭化珪素基板においては、ＳｉＣ層の積層欠陥密度は０．１ｃｍ−１以下であってもよい。
このように高品質なＳｉＣ層を採用することにより、炭化珪素基板を用いて半導体装置を作製した場合の歩留まりを向上させることができる。
上記炭化珪素基板においては、隣接する複数のＳｉＣ層の端面同士は直接接合されていてもよい。
これにより、中間層を挟んで接続する場合に比べて、炭化珪素基板において半導体装置の製造に使用可能な領域を大きくすることができる。
以上の説明から明らかなように、本発明の炭化珪素基板の製造方法および炭化珪素基板によれば、結晶性に優れた大口径の炭化珪素基板の製造方法および炭化珪素基板を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の構造を示す概略平面図である。 エピタキシャル成長層が形成された炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態２における炭化珪素基板の構造を示す概略断面図である。 実施の形態２における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の構造を示す概略断面図である。 実施の形態３における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態４における炭化珪素基板の構造を示す概略断面図である。 実施の形態４における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態５における炭化珪素基板の構造を示す概略断面図である。 実施の形態５における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
まず、図１および図２を参照して、本発明の一実施の形態である実施の形態１について説明する。なお、図１は、図２の線分Ｉ−Ｉに沿う断面図に相当する。図１を参照して、本実施の形態における炭化珪素基板１は、単結晶炭化珪素からなり、平面的に見て並べて配置された複数のＳｉＣ層２０を備えており、当該複数のＳｉＣ層２０は、端面２０Ｂ同士が接続されている。
本実施の形態の炭化珪素基板１においては、単結晶炭化珪素からなる複数のＳｉＣ層２０が平面的に見て複数並べて配置されるように、ＳｉＣ層２０の端面２０Ｂ同士が接続されている。そのため、炭化珪素基板１は、高品質化が容易な小口径の炭化珪素単結晶から採取したＳｉＣ基板（ＳｉＣ層）を有効に利用し、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な炭化珪素基板となっている。
さらに、図１および図２を参照して、炭化珪素基板１においては、上記複数のＳｉＣ層２０は、平面的に見てマトリックス状に敷き詰められて配置されている。より具体的には、上記複数のＳｉＣ層２０のうち互いに隣り合うＳｉＣ層２０同士は、その端面２０Ｂが互いに接触して配置されている。別の観点から説明すると、隣接する複数のＳｉＣ層２０の端面２０Ｂ同士は直接接合されている。これにより、中間層を挟んで接続する場合に比べて、炭化珪素基板１において半導体装置の製造に使用可能な領域が大きくなっている。そして、このような大口径の炭化珪素基板１を用いることにより、半導体装置の製造プロセスを効率化することができる。また、炭化珪素基板１においては、ＳｉＣ層２０の端面２０Ｂは、主面２０Ａに対して垂直となっている。これにより、ＳｉＣ層２０をマトリックス状に敷き詰めて配置することが容易となっている。
さらに、図３に示すように、当該ＳｉＣ層２０の主面２０Ａ上に単結晶炭化珪素からなるエピタキシャル成長層３０を形成し、バッファ層や活性層として利用することが可能なエピタキシャル成長層を備えた炭化珪素基板２を作製することができる。
ここで、ＳｉＣ層２０に含まれる不純物は窒素またはリンとすることができる。特に、不純物としてリンを採用することにより、同じ不純物濃度であっても窒素を採用する場合に比べて炭化珪素基板１の抵抗率を低減することができる。
また、上記炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。このような炭化珪素基板１を用いてＭＯＳＦＥＴを作製することにより、チャネル領域における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを得ることができる。一方、製造の容易性を考慮して、ＳｉＣ層２０の主面２０Ａは、｛０００１｝面であってもよい。
また、ＳｉＣ層２０の主面２０Ａのオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
さらに、上記炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａの、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下とすることが好ましい。これにより、炭化珪素基板１を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
一方、上記炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａのオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。
＜１１−２０＞も、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
また、ＳｉＣ層２０の不純物濃度は５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さいことが望ましい。これにより、ＳｉＣ層２０の積層欠陥を抑制しつつ、抵抗率を低減することができる。
さらに、ＳｉＣ層２０のマイクロパイプ密度は１ｃｍ−２以下とすることが好ましい。また、ＳｉＣ層２０の転位密度は１×１０４ｃｍ−２以下とすることが好ましい。また、ＳｉＣ層２０の積層欠陥密度は０．１ｃｍ−１以下とすることが好ましい。このような高品質なＳｉＣ層２０を採用することにより、炭化珪素基板１を用いて半導体装置を作製した場合の歩留まりを向上させることができる。
次に、上記炭化珪素基板１の製造方法の一例について説明する。図４を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図１および図２を参照して、単結晶炭化珪素から構成され、ＳｉＣ層２０となるべき複数のＳｉＣ基板２０が準備される。このとき、ＳｉＣ基板２０の主面は、この製造方法により得られるＳｉＣ層２０の主面２０Ａとなることから（図１参照）、所望の主面２０Ａの面方位に合わせて、ＳｉＣ基板２０の主面の面方位を選択する。ここでは、たとえば主面２０Ａが｛０３−３８｝面であるＳｉＣ基板２０が準備される。また、ＳｉＣ基板２０としては、たとえば不純物濃度が５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さい基板が採用される。
次に、工程（Ｓ２０）として、接触配置工程が実施される。この工程（Ｓ２０）では、図１および図２を参照して、工程（Ｓ１０）において準備された複数のＳｉＣ基板２０を平面的に見て並べるとともに、隣り合う端面２０Ｂ同士が接触するように配置する。
次に、工程（Ｓ３０）として、接合工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２０）において隣り合う端面２０Ｂ同士が接触するように配置されたＳｉＣ基板２０が加熱されることにより、隣り合うＳｉＣ基板２０同士が接合される。この加熱は、減圧下（たとえば真空中）において実施することができる。以上のプロセスにより、実施の形態１における炭化珪素基板１が完成する。
さらに、以下の工程を実施することにより、炭化珪素基板１上にエピタキシャル成長層を形成し、上記炭化珪素基板２を作製してもよい。すなわち、工程（Ｓ１０）〜（Ｓ３０）が実施されて作製された炭化珪素基板１に対して、工程（Ｓ４０）として、表面平坦化工程が実施される。この工程（Ｓ４０）では、たとえばＳｉＣ基板２０の主面２０Ａが研磨されることにより平坦化される。これにより、ＳｉＣ基板２０の主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。
さらに、工程（Ｓ５０）として、エピタキシャル成長工程が実施される。この工程（Ｓ５０）では、図１および図３を参照して、ＳｉＣ層２０上にエピタキシャル成長層３０が形成される。これにより、半導体装置のバッファ層や活性層として利用可能なエピタキシャル成長層３０を備えた炭化珪素基板２が完成する。
ここで、工程（Ｓ２０）において隣り合うＳｉＣ基板２０同士の間に形成される隙間は１００μｍ以下となっていることが好ましい。ＳｉＣ基板２０同士の間には、その端面２０Ｂの平坦性が高い場合でも、わずかな隙間が形成される。そして、この隙間が１００μｍを超えると、ＳｉＣ基板２０同士の接合状態が不均一となるおそれがある。ＳｉＣ基板２０同士間に形成される隙間を１００μｍ以下とすることにより、ＳｉＣ基板２０同士の均一な接合をより確実に達成することができる。
また、上記工程（Ｓ３０）においては、炭化珪素の昇華温度以上の温度域にＳｉＣ基板２０が加熱されることが好ましい。これにより、ＳｉＣ基板２０同士をより確実に接合することができる。
さらに、工程（Ｓ３０）におけるＳｉＣ基板２０の加熱温度は１８００℃以上２５００℃以下であることが好ましい。加熱温度が１８００℃よりも低い場合、ＳｉＣ基板２０同士の接合に長時間を要し、炭化珪素基板１の製造効率が低下する。一方、加熱温度が２５００℃を超えると、ＳｉＣ基板２０の表面が荒れ、作製される炭化珪素基板１における結晶欠陥の発生が多くなるおそれがある。炭化珪素基板１における欠陥の発生を一層抑制しつつ製造効率を向上させるためには、工程（Ｓ３０）におけるＳｉＣ基板２０の加熱温度は１９００℃以上２１００℃以下であることが好ましい。また、工程（Ｓ３０）における加熱時の雰囲気の圧力は、１０−５Ｐａ以上１０６Ｐａとすることにより、簡素な装置により上記接合を実施することができる。さらに、この工程（Ｓ３０）では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記複数のＳｉＣ基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板１の製造コストを低減することができる。また、工程（Ｓ３０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、当該雰囲気は、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。また、この工程（Ｓ３０）では、大気雰囲気を減圧することにより得られた雰囲気中において上記複数のＳｉＣ基板２０が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
さらに、上記実施の形態においては、工程（Ｓ１０）において主面２０Ａが｛０３−３８｝面であるＳｉＣ基板２０が準備され、工程（Ｓ２０）および（Ｓ３０）において、当該｛０３−３８｝面である主面２０Ａが並べて配置される、すなわち｛０３−３８｝面である主面２０Ａが単一の平面内に並ぶように配置される場合（主面２０Ａのオフ方位が＜１−１００＞方向である場合）について説明したが、これに代えて、主面２０Ａのオフ方位はたとえば＜１１−２０＞方向となっていてもよい。
また、工程（Ｓ１０）において準備されるＳｉＣ基板２０のマイクロパイプ密度は１ｃｍ−２以下であることが好ましい。また、工程（Ｓ１０）において準備されるＳｉＣ基板２０の転位密度は１×１０４ｃｍ−２以下であることが好ましい。また、工程（Ｓ１０）において準備されるＳｉＣ基板２０の積層欠陥密度は０．１ｃｍ−１以下であることが好ましい。このように高品質なＳｉＣ基板２０を準備して炭化珪素基板１を製造することにより、当該炭化珪素基板１を用いて半導体装置を作製した場合の歩留まりを向上させることができる。
さらに、工程（Ｓ１０）において準備されるＳｉＣ基板２０の不純物濃度は５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さいことが好ましい。これにより、ＳｉＣ基板２０の積層欠陥を抑制しつつ、抵抗率を低減することができる。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。図５および図１を参照して、実施の形態２における炭化珪素基板１は、実施の形態１における炭化珪素基板１と基本的には同様の構造を有し、同様の効果を奏する。しかし、実施の形態２における炭化珪素基板１は、ＳｉＣ層２０同士の隙間を充填する充填部が形成されている点において実施の形態１とは異なっている。
図５を参照して、実施の形態２における炭化珪素基板２は、複数のＳｉＣ層２０同士の隙間を充填する充填部６０をさらに備えている。この充填部６０は、たとえば炭化珪素からなっていてもよいし、二酸化珪素からなっていてもよい。また、充填部６０としては珪素（Ｓｉ）からなるものや、樹脂からなるものを採用してもよい。Ｓｉからなる充填部６０は、たとえばＳｉＣ層２０同士の隙間に溶融状態のＳｉを導入することにより形成することができる。樹脂からなる中間層は、たとえばＳｉＣ層２０同士の隙間に溶融状態の樹脂を流し込み、その後適切な硬化処理を実施することにより当該樹脂を硬化させて形成することができる。樹脂としては、アクリル樹脂、ウレタン樹脂、ポリプロピレン、ポリスチレン、ポリ塩化ビニル、レジスト、ＳｉＣ含有樹脂などを採用することができる。これにより、実施の形態２における炭化珪素基板１は、表面が研磨された場合でも、ＳｉＣ層２０同士の隙間に研磨粒子などの異物が侵入することが抑制されている。
なお、充填部６０の不純物濃度は５×１０１８ｃｍ−３よりも大きいことが望ましい。これにより、充填部６０の抵抗率が低減され、充填部６０を形成することによる炭化珪素基板１の抵抗率の上昇を抑制することができる。
次に、実施の形態２における炭化珪素基板の製造方法について説明する。図６を参照して、実施の形態における炭化珪素基板の製造方法では、まず工程（Ｓ１０）〜（Ｓ３０）が実施の形態１の場合と同様に実施される。これにより、図７に示すように、ＳｉＣ基板２０同士が端面２０Ｂにおいて接合される。
次に、工程（Ｓ３１）として隙間充填工程が実施される。この工程（Ｓ３１）では、互いに接合された複数のＳｉＣ基板２０同士の隙間を充填する充填部が形成される。具体的には、図７および図５を参照して、たとえばＣＶＤエピタキシャル法により炭化珪素を成長させることにより、ＳｉＣ基板２０同士の隙間を充填する充填部６０が形成される。なお、充填部６０の形成方法は、ＣＶＤエピタキシャル法に限られず、たとえば昇華法や液相成長法などを採用してもよい。液相成長は、たとえばカーボン坩堝内にＳｉ融液を保持した状態で当該融液とＳｉＣ基板２０とを接触させ、融液からＳｉを、坩堝から炭素を供給することにより実施することができる。また、充填部６０は必ずしも炭化珪素からなっている必要は無く、たとえば二酸化珪素からなっていてもよい。二酸化珪素からなる充填部６０は、たとえばＣＶＤ法により形成することができる。
次に、工程（Ｓ４０）として表面平坦化工程が実施の形態１の場合と同様に実施される。このとき、ＳｉＣ基板２０の主面２０Ａ上に形成された充填部６０は、当該研磨により除去される。また、充填部６０が形成されていることにより、ＳｉＣ層２０同士の隙間に研磨粒子などの異物が侵入することが抑制される。以上の手順により、図５に示す実施の形態２における炭化珪素基板１が完成する。さらに、実施の形態１の場合と同様に工程（Ｓ７０）を実施することにより、エピタキシャル成長層を備えた炭化珪素基板を製造することもできる。
（実施の形態３）
次に、本発明のさらに他の実施の形態である実施の形態３について説明する。図８および図１を参照して、実施の形態３における炭化珪素基板１は、実施の形態１における炭化珪素基板１と基本的には同様の構造を有し、同様の効果を奏する。しかし、実施の形態３における炭化珪素基板１は、ＳｉＣ層２０の形状において実施の形態１とは異なっている。
図８を参照して、実施の形態３におけるＳｉＣ層２０の端面２０Ｂは、主面２０Ａに対して垂直になっていない。そして、実施の形態３におけるＳｉＣ層２０の端面２０Ｂは劈開面である。より具体的には、実施の形態３におけるＳｉＣ層２０の端面２０Ｂは｛０００１｝面となっている。
次に、実施の形態３における炭化珪素基板１の製造方法について説明する。実施の形態３における炭化珪素基板１は、基本的には実施の形態１と同様に製造することができる。しかし、実施の形態３における炭化珪素基板の製造方法は、工程（Ｓ１０）において準備されるＳｉＣ基板２０の形状において、実施の形態１とは異なっており、これに起因して実施の形態１とは異なった製造方法を採用することができる。
すなわち、図９を参照して、工程（Ｓ１０）として実施される基板準備工程では、実施の形態３におけるＳｉＣ層２０の形状に対応したＳｉＣ基板２０が準備される。具体的には、工程（Ｓ１０）において準備されるＳｉＣ基板２０の端面２０Ｂは、劈開面である｛０００１｝面となっている。これにより、ＳｉＣ基板２０を採取するに際して、ＳｉＣ基板２０の端面近傍へのダメージを抑制することができる。その結果、ＳｉＣ基板２０の端面付近の結晶性が維持される。
次に、図９を参照して、工程（Ｓ２１）として近接配置工程が実施される。この工程（Ｓ２１）では、図１０を参照して、互いに対向するように配置された第１ヒータ８１および第２ヒータ８２により、隣り合うＳｉＣ層２０（図８参照）となるべきＳｉＣ基板２０が交互に保持される。このとき、第１ヒータ８１により保持されるＳｉＣ基板２０と第２ヒータ８２により保持されるＳｉＣ基板２０との間隔の適正な値は、後述する工程（Ｓ３２）における加熱時の昇華ガスの平均自由行程に関係していると考えられる。具体的には、上記間隔の平均値は、後述する工程（Ｓ３２）における加熱時の昇華ガスの平均自由行程よりも小さくなるように設定することができる。たとえば圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数〜数十ｃｍ程度であり、よって現実的には上記間隔を数ｃｍ以下とすることが好ましい。より具体的には、第１ヒータ８１により保持されるＳｉＣ基板２０と第２ヒータ８２により保持されるＳｉＣ基板２０とは、１μｍ以上１ｃｍ以下の間隔をおいて互いにその端面が対向するように近接して配置される。上記間隔の平均値は１ｃｍ以下とされることが好ましく、１ｍｍ以下とされることがより好ましい。一方、上記間隔の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。なお、上記昇華ガスは、固体炭化珪素が昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ２ＣおよびＳｉＣ２を含む。また、第１ヒータ８１は、第２ヒータ８２に対して上側（鉛直方向において上方）に配置される。
次に、工程（Ｓ３２）として昇華工程が実施される。この工程（Ｓ３２）では、第１ヒータ８１によってＳｉＣ基板２０が所定の第１の温度まで加熱される。また、第２ヒータ８２によってＳｉＣ基板２０が所定の第２の温度まで加熱される。このとき、たとえば第２ヒータ８２によって保持されたＳｉＣ基板２０が第２の温度まで加熱されることによって、第２ヒータ８２によって保持されたＳｉＣ基板２０の表面からＳｉＣが昇華する。一方、第１の温度は第２の温度よりも低く設定される。具体的には、たとえば第１の温度は第２の温度よりも１℃以上１００℃以下程度低く設定される。第１の温度は、たとえば１８００°以上２５００℃以下である。これにより、第２ヒータ８２によって保持されたＳｉＣ基板２０から昇華して気体となったＳｉＣは、第１ヒータ８１によって保持されたＳｉＣ基板２０の表面に到達して固体となる。そして、この状態を維持することにより、図８に示すように隣接するＳｉＣ基板（ＳｉＣ層）２０が端面２０Ｂにおいて接続された状態となり、実施の形態３における炭化珪素基板１が完成する。さらに、実施の形態１の場合と同様に工程（Ｓ４０）および（Ｓ５０）が実施され、エピタキシャル成長層が形成された炭化珪素基板を作製することもできる。
なお、上記実施製造方法では、第１ヒータ８１によって保持されたＳｉＣ基板２０と第２ヒータ８２によって保持されたＳｉＣ基板２０とが工程（Ｓ２１）において間隔をおいて配置される場合について説明したが、間隔をおくことなく接触するように配置されてもよい。この場合でも、第１ヒータ８１によって保持されたＳｉＣ基板２０と第２ヒータ８２によって保持されたＳｉＣ基板２０との間には隙間が形成され、当該隙間においてＳｉＣが昇華することにより、実施の形態３における炭化珪素基板１を製造することができる。
（実施の形態４）
次に、本発明のさらに他の実施の形態である実施の形態４について説明する。図１１および図１を参照して、実施の形態４における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態４における炭化珪素基板１は、隣り合うＳｉＣ層同士の間に中間層としてのアモルファスＳｉＣ層が形成されている点において、実施の形態１の場合とは異なっている。
すなわち、図１１を参照して、実施の形態４における炭化珪素基板１においては、隣り合うＳｉＣ層２０同士の間に、少なくともその一部が非晶質ＳｉＣからなる中間層としてのアモルファスＳｉＣ層４０が形成されている。そして、隣り合うＳｉＣ層２０同士は、このアモルファスＳｉＣ層４０により接続されている。このアモルファスＳｉＣ層４０の存在により、隣り合うＳｉＣ層２０同士が接続された炭化珪素基板１を容易に作製することができる。ここで、隣り合うＳｉＣ層２０同士の間隔、すなわち中間層（アモルファスＳｉＣ層４０）の厚みは１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましい。
次に、実施の形態４における炭化珪素基板１の製造方法について説明する。図１２を参照して、実施の形態４における炭化珪素基板１の製造方法では、まず、工程（Ｓ１０）として基板準備工程が実施の形態１の場合と同様に実施され、複数のＳｉＣ基板２０が準備される。
次に、工程（Ｓ１１）としてＳｉ層形成工程が実施される。この工程（Ｓ１１）では、図１３を参照して、工程（Ｓ１０）において準備されたＳｉＣ基板２０の端面２０Ｂ上に、たとえば厚み１００ｎｍ程度のＳｉ層４１が形成される。このＳｉ層４１の形成は、たとえばスパッタリング法により実施することができる。
次に、工程（Ｓ２０）として接触配置工程が実施される。この工程（Ｓ２０）では、隣り合うＳｉＣ基板２０同士が工程（Ｓ１１）においてその間に形成されたＳｉ層４１に互いに接触するように、実施の形態１の場合と同様にマトリックス状に敷き詰められるように配置される。
次に、工程（Ｓ３３）として加熱工程が実施される。この工程（Ｓ３３）では、その間に形成されたＳｉ層４１に互いに接触するように配置されたＳｉＣ基板２０が、たとえば圧力１×１０３Ｐａの水素ガスとプロパンガスとの混合ガス雰囲気中で、１５００℃程度に加熱され、３時間程度保持される。これにより、上記Ｓｉ層４１に、主にＳｉＣ基板２０からの拡散によって炭素が供給され、図１１に示すようにアモルファスＳｉＣ層４０が形成される。以上のプロセスにより、実施の形態４における炭化珪素基板１を製造することができる。さらに、実施の形態１の場合と同様に工程（Ｓ４０）および（Ｓ５０）を実施することにより、エピタキシャル成長層を備えた炭化珪素基板を作製してもよい。
（実施の形態５）
次に、本発明のさらに他の実施の形態である実施の形態５について説明する。図１４を参照して、実施の形態５における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態５における炭化珪素基板１は、隣り合うＳｉＣ層２０同士の間に中間層７０が形成されている点において、実施の形態１の場合とは異なっている。
より具体的には、中間層７０は、炭素を含むことにより導電体となっている。ここで、この中間層７０は、たとえば黒鉛粒子と難黒鉛化炭素とを含むものを採用することができる。また、中間層７０は、黒鉛粒子および難黒鉛化炭素を含む炭素の複合構造を有することが好ましい。
すなわち、実施の形態５における炭化珪素基板１においては、隣り合うＳｉＣ層２０同士の間に、炭素を含むことにより導電体となっている中間層７０が配置されている。そして、隣り合うＳｉＣ層２０同士は、この中間層７０により接続されている。この中間層７０の存在により、隣り合うＳｉＣ層２０同士が端面２０Ｂにおいて接続された炭化珪素基板１を容易に作製することができる。
次に、実施の形態５における炭化珪素基板１の製造方法について説明する。図１５を参照して、実施の形態５における炭化珪素基板１の製造方法では、まず、工程（Ｓ１０）が実施の形態１の場合と同様に実施される。
次に、工程（Ｓ１２）として接着剤塗布工程が実施される。この工程（Ｓ１２）では、図１６を参照して、たとえばＳｉＣ基板２０の端面２０Ｂ上にカーボン接着剤が塗布されることにより、前駆体層７１が形成される。カーボン接着剤として、たとえば樹脂と、黒鉛微粒子と、溶剤とからなるものを採用することができる。ここで、樹脂としては、加熱されることにより難黒鉛化炭素となる樹脂、たとえばフェノール樹脂などを採用することができる。また、溶剤としては、たとえばフェノール、ホルムアルデヒド、エタノールなどを採用することができる。さらに、カーボン接着剤の塗布量は、１０ｍｇ／ｃｍ２以上４０ｍｇ／ｃｍ２以下とすることが好ましく、２０ｍｇ／ｃｍ２以上３０ｍｇ／ｃｍ２以下とすることがより好ましい。また、塗布されるカーボン接着剤の厚みは１００μｍ以下とすることが好ましく、５０μｍ以下とすることがより好ましい。
次に、工程（Ｓ２０）として、接触配置工程が実施される。この工程（Ｓ２０）では、図１６を参照して、隣り合うＳｉＣ基板２０同士が工程（Ｓ１２）においてその間に形成された前駆体層７１に互いに接触するように、実施の形態１の場合と同様にマトリックス状に敷き詰められるように配置される。
次に、工程（Ｓ３４）として、プリベーク工程が実施される。この工程（Ｓ３４）では、その間に形成された前駆体層７１に互いに接触するように配置されたＳｉＣ基板２０が加熱されることにより、前駆体層７１を構成するカーボン接着剤から溶剤成分が除去される。具体的には、ＳｉＣ基板２０を、溶剤成分の沸点を超える温度域まで徐々に加熱する。この加熱は、できるだけ時間をかけて実施されることにより、接着剤からの脱ガスが進行し、接着の強度を向上させることができる。
次に、工程（Ｓ３５）として、焼成工程が実施される。この工程（Ｓ３５）では、工程（Ｓ３４）において加熱されて前駆体層７１がプリベークされたＳｉＣ基板２０が高温、好ましくは９００℃以上１１００℃以下、たとえば１０００℃に加熱され、好ましくは１０分以上１０時間以下、たとえば１時間保持されることにより前駆体層７１が焼成される。焼成時の雰囲気としては、アルゴンなどの不活性ガス雰囲気が採用され、雰囲気の圧力はたとえば大気圧とすることができる。これにより、前駆体層７１が導電体である炭素からなる中間層７０となる。以上のプロセスにより、実施の形態５における炭化珪素基板１を製造することができる。さらに、実施の形態１の場合と同様に工程（Ｓ４０）および（Ｓ５０）を実施することにより、エピタキシャル成長層を備えた炭化珪素基板を作製してもよい。
なお、上記実施の形態４および５においては、中間層としてアモルファスＳｉＣを含むものや炭素を含むものを例示したが、中間層はこれに限られず、たとえばこれらに代えて金属からなる中間層を採用することもできる。この場合、当該金属としてはシリサイドを形成することにより炭化珪素とオーミックコンタクト可能な金属、たとえばニッケルなどが採用されることが好ましい。
（実施の形態６）
次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態６として説明する。図１７を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１〜５において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。そして、上記実施の形態１〜５の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ層２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の濃度はたとえば５×１０１７ｃｍ−３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ−３という値を用いることができる。
この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１〜５において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。ここで、上述のように、本発明の炭化珪素基板は結晶性に優れた大口径の炭化珪素基板となっている。そのため、半導体装置１０１は、基板１０２上にエピタキシャル層として形成されるバッファ層１２１および耐圧保持層１２２において結晶性に優れるとともに、製造コストが抑制された半導体装置となっている。
次に、図１８〜図２２を参照して、図１７に示した半導体装置１０１の製造方法を説明する。図１８を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３−３８）面が主面となった炭化珪素からなる基板１０２（図１９参照）を準備する。この基板１０２としては、上記実施の形態１〜５において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
また、この基板１０２（図１９参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、図１８に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ層２０上（図１、図５、図８、図１１、図１４参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の濃度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。そして、このバッファ層１２１上に、図１９に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ−３といった値を用いることができる。
次に、図１８に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図２０に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図２０に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
次に、図１８に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図２１に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
その後、図１８に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
次に、図１８に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図２２に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１１上に上部ソース電極１２７（図１７参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図１７参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図１７参照）を形成する。このようにして、図１７に示す半導体装置１０１を得ることができる。つまり、半導体装置１０１は、炭化珪素基板１のＳｉＣ層２０上にエピタキシャル層および電極を形成することにより作製される。
なお、上記実施の形態６においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態６においては、（０３−３８）面を主面とする炭化珪素基板上に活性層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
上記実施の形態６において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板上に活性層としてのエピタキシャル層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル層上に形成された電極とを備えている。つまり、本発明の半導体装置は、単結晶炭化珪素からなり、平面的に見て並べて配置された複数のＳｉＣ層と、ＳｉＣ層上に形成されたエピタキシャル成長層と、当該エピタキシャル層上に形成された電極とを備え、上記複数のＳｉＣ層の端面同士は接続されている。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板の製造方法および炭化珪素基板は、高い結晶性と大口径化との両立が求められる炭化珪素基板の製造方法および炭化珪素基板に、特に有利に適用され得る。
１，２ 炭化珪素基板、２０ ＳｉＣ層（ＳｉＣ基板）、２０Ａ 主面、２０Ｂ 端面、３０ エピタキシャル成長層、４０ アモルファスＳｉＣ層、４１ Ｓｉ層、６０ 充填部、７０ 中間層、７１ 前駆体層、８１ 第１ヒータ、８２ 第２ヒータ、１０１ 半導体装置、１０２ 基板、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ 耐圧保持層、１２３ ｐ領域、１２４ ｎ＋領域、１２５ ｐ＋領域、１２６ 酸化膜、１２７ 上部ソース電極。

Claims (21)

  1. 単結晶炭化珪素からなる複数のＳｉＣ基板（２０）を準備する工程と、
    前記複数のＳｉＣ基板（２０）が平面的に見て並べて配置されるように、前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程とを備えた、炭化珪素基板（１）の製造方法。
  2. 前記複数のＳｉＣ基板（２０）同士の隙間を充填する充填部（６０）を形成する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  3. 前記充填部（６０）を形成する工程では、不純物濃度が５×１０１８ｃｍ−３よりも大きい前記充填部（６０）が形成される、請求の範囲第２項に記載の炭化珪素基板（１）の製造方法。
  4. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程よりも後に、前記複数のＳｉＣ基板（２０）の主面（２０Ａ）を平坦化する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  5. 端面（２０Ｂ）同士が接続された前記複数のＳｉＣ基板（２０）の主面（２０Ａ）上に、単結晶炭化珪素からなるエピタキシャル成長層（３０）を形成する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  6. 前記複数のＳｉＣ基板（２０）を準備する工程では、端面（２０Ｂ）が劈開面である複数のＳｉＣ基板（２０）が準備される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  7. 前記複数のＳｉＣ基板（２０）を準備する工程では、端面（２０Ｂ）が｛０００１｝面である複数のＳｉＣ基板（２０）が準備される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  8. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程においては、平面的に見て｛０００１｝面に対するオフ角が５０°以上６５°以下となっている主面（２０Ａ）が並ぶように、前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士が接続される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  9. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程においては、前記複数のＳｉＣ基板（２０）の、平面的に見て並べて配置された主面（２０Ａ）のオフ方位と＜１−１００＞方向とのなす角が５°以下となるように、前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士が接続される、請求の範囲第８項に記載の炭化珪素基板（１）の製造方法。
  10. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程においては、前記複数のＳｉＣ基板（２０）の、平面的に見て並べて配置された主面（２０Ａ）の＜１−１００＞方向における｛０３−３８｝面に対するオフ角が−３°以上５°以下となるように、前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士が接続される、請求の範囲第９項に記載の炭化珪素基板（１）の製造方法。
  11. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程では、前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士が接触する状態で前記複数のＳｉＣ基板（２０）を加熱することにより前記端面（２０Ｂ）同士を接合する、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  12. 前記複数のＳｉＣ基板（２０）の端面（２０Ｂ）同士を接続する工程では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において前記複数のＳｉＣ基板（２０）を加熱することにより前記端面（２０Ｂ）同士を接続する、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  13. 単結晶炭化珪素からなり、平面的に見て並べて配置された複数のＳｉＣ層（２０）を備え、
    前記複数のＳｉＣ層（２０）は端面（２０Ｂ）同士が接続されている、炭化珪素基板（１）。
  14. 前記複数のＳｉＣ層（２０）同士の隙間を充填する充填部（６０）をさらに備えた、請求の範囲第１３項に記載の炭化珪素基板（１）。
  15. 単結晶炭化珪素からなり、端面（２０Ｂ）同士が接続された前記複数のＳｉＣ層（２０）の主面（２０Ａ）上に配置されたエピタキシャル成長層（３０）をさらに備えた、請求の範囲第１３項に記載の炭化珪素基板（１）。
  16. 前記複数のＳｉＣ層（２０）の端面（２０Ｂ）は劈開面である、請求の範囲第１３項に記載の炭化珪素基板（１）。
  17. 前記複数のＳｉＣ層（２０）の端面（２０Ｂ）は｛０００１｝面である、請求の範囲第１３項に記載の炭化珪素基板（１）。
  18. 平面的に見て｛０００１｝面に対するオフ角が５０°以上６５°以下となっている主面（２０Ａ）が並ぶように、前記複数のＳｉＣ層（２０）の端面（２０Ｂ）同士が接続されている、請求の範囲第１３項に記載の炭化珪素基板（１）。
  19. 前記複数のＳｉＣ層（２０）の、平面的に見て並べて配置された主面（２０Ａ）のオフ方位と＜１−１００＞方向とのなす角が５°以下となるように、前記複数のＳｉＣ層（２０）の端面（２０Ｂ）同士が接続されている、請求の範囲第１８項に記載の炭化珪素基板（１）。
  20. 前記複数のＳｉＣ層（２０）の、平面的に見て並べて配置された主面（２０Ａ）の＜１−１００＞方向における｛０３−３８｝面に対するオフ角が−３°以上５°以下となるように、前記複数のＳｉＣ層（２０）の端面（２０Ｂ）同士が接続されている、請求の範囲第１９項に記載の炭化珪素基板（１）。
  21. 隣接する前記複数のＳｉＣ層（２０）の端面（２０Ｂ）同士は直接接合されている、請求の範囲第１３項に記載の炭化珪素基板（１）。
JP2011538306A 2009-10-30 2010-09-27 炭化珪素基板の製造方法および炭化珪素基板 Withdrawn JPWO2011052320A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009250478 2009-10-30
JP2009250478 2009-10-30
PCT/JP2010/066703 WO2011052320A1 (ja) 2009-10-30 2010-09-27 炭化珪素基板の製造方法および炭化珪素基板

Publications (1)

Publication Number Publication Date
JPWO2011052320A1 true JPWO2011052320A1 (ja) 2013-03-14

Family

ID=43921748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538306A Withdrawn JPWO2011052320A1 (ja) 2009-10-30 2010-09-27 炭化珪素基板の製造方法および炭化珪素基板

Country Status (7)

Country Link
US (1) US20120032191A1 (ja)
JP (1) JPWO2011052320A1 (ja)
KR (1) KR20120022964A (ja)
CN (1) CN102449734A (ja)
CA (1) CA2759852A1 (ja)
TW (1) TW201123268A (ja)
WO (1) WO2011052320A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JPWO2013073216A1 (ja) * 2011-11-14 2015-04-02 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
CN105525351A (zh) * 2015-12-24 2016-04-27 中国科学院上海硅酸盐研究所 一种高效SiC晶体扩径方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN106625204B (zh) * 2017-01-06 2019-05-24 东莞市天域半导体科技有限公司 一种大尺寸SiC晶片的背面处理方法
US20190036102A1 (en) 2017-07-31 2019-01-31 Honda Motor Co., Ltd. Continuous production of binder and collector-less self-standing electrodes for li-ion batteries by using carbon nanotubes as an additive
JP2023524962A (ja) * 2020-05-06 2023-06-14 眉山博雅新材料股▲ふん▼有限公司 結晶の製造装置及び成長方法
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP4061700B2 (ja) * 1998-03-19 2008-03-19 株式会社デンソー 単結晶の製造方法
JP2884085B1 (ja) * 1998-04-13 1999-04-19 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP3487254B2 (ja) * 2000-03-10 2004-01-13 日新電機株式会社 単結晶ＳｉＣ及びその製造方法
US7294324B2 (en) 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2007329418A (ja) * 2006-06-09 2007-12-20 Rohm Co Ltd 窒化物半導体発光素子
US8138504B2 (en) * 2006-11-10 2012-03-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板
JPWO2009104299A1 (ja) * 2008-02-22 2011-06-16 住友電気工業株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN102449734A (zh) 2012-05-09
CA2759852A1 (en) 2011-05-05
US20120032191A1 (en) 2012-02-09
KR20120022964A (ko) 2012-03-12
TW201123268A (en) 2011-07-01
WO2011052320A1 (ja) 2011-05-05

Similar Documents

Publication Publication Date Title
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011077797A1 (ja) 炭化珪素基板
JPWO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
JP2011071195A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203