JPWO2009060914A1 - エピタキシャルウェーハ - Google Patents
エピタキシャルウェーハ Download PDFInfo
- Publication number
- JPWO2009060914A1 JPWO2009060914A1 JP2009540087A JP2009540087A JPWO2009060914A1 JP WO2009060914 A1 JPWO2009060914 A1 JP WO2009060914A1 JP 2009540087 A JP2009540087 A JP 2009540087A JP 2009540087 A JP2009540087 A JP 2009540087A JP WO2009060914 A1 JPWO2009060914 A1 JP WO2009060914A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial
- scratches
- back surface
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/12—Substrate holders or susceptors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
裏面と面取り面との境界領域の傷によるデバイス工程でのパーティクルをなくせるエピタキシャルウェーハを提供する。裏面と面取り面との境界領域に傷が少ないので、デバイス工程でのエッチング液浸漬時、傷から生じたパーティクルも低減する。その結果、デバイスの歩留まりが高まる。
Description
この発明はエピタキシャルウェーハ、詳しくは円形のサセプタを使用し、気相エピタキシャル法によって、ウェーハ表面にエピタキシャル膜が成長されたエピタキシャルウェーハに関する。
近年のウェーハの大口径化に伴い、シリコンウェーハの表面にエピタキシャル膜を成長させる気相エピタキシャル成長装置としては、枚葉式のものが多用されている。枚葉式の装置では、まず通路状の反応炉(チャンバ)内に設置されたサセプタにシリコンウェーハを載置する。その後、反応炉の外に設けられたヒータによりシリコンウェーハを加熱しながら、反応炉を通過する各種のソースガス(原料ガス、反応ガス)と反応させる。これにより、ウェーハ表面にエピタキシャル膜が成長する。
サセプタとしては、平面視して円形で、ウェーハが1枚載置されるものが多用されている。これは、大口径ウェーハ、たとえば直径が300mmの円形のシリコンウェーハを均一に加熱し、ウェーハ表面全体にソースガスを供給し、均一なエピタキシャル膜を成長させるためである。このサセプタの中央部の上面には、表裏面を水平にしたシリコンウェーハを納める凹形状のウェーハ収納部が形成されている。最近、サセプタによるシリコンウェーハの支持位置は、シリコンウェーハの裏面のうち、面取り面との境界領域とするのが一般的である(たとえば特許文献1)。ウェーハ支持位置を境界領域とする方法としては、ウェーハ収納部の底板の中央部を均一に薄肉化し、底板の外周部に段差を形成するか、ウェーハ収納部の底板の中央部を円形に切欠し、底板をリング形状とする方法が考えられる。
なお、境界領域とは、シリコンウェーハの裏面のうち、面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域である。
サセプタとしては、平面視して円形で、ウェーハが1枚載置されるものが多用されている。これは、大口径ウェーハ、たとえば直径が300mmの円形のシリコンウェーハを均一に加熱し、ウェーハ表面全体にソースガスを供給し、均一なエピタキシャル膜を成長させるためである。このサセプタの中央部の上面には、表裏面を水平にしたシリコンウェーハを納める凹形状のウェーハ収納部が形成されている。最近、サセプタによるシリコンウェーハの支持位置は、シリコンウェーハの裏面のうち、面取り面との境界領域とするのが一般的である(たとえば特許文献1)。ウェーハ支持位置を境界領域とする方法としては、ウェーハ収納部の底板の中央部を均一に薄肉化し、底板の外周部に段差を形成するか、ウェーハ収納部の底板の中央部を円形に切欠し、底板をリング形状とする方法が考えられる。
なお、境界領域とは、シリコンウェーハの裏面のうち、面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域である。
従来、サセプタの表面の素材としては、炭化珪素(SiC)が採用されていた。そのため、シリコンウェーハに比べれば、サセプタの方が高硬度(SiC=2200〜2500HV、Si=1050HV、[ビッカース硬度])となっている。しかも、サセプタの熱膨張係数はSiCが4.8×10−6/kと、シリコンの熱膨張係数の2.5×10−6/kに比べて大きい。これにより、炉内が高温となるエピタキシャル成長時には、ウェーハ裏面の境界領域と、ウェーハ収納部の底板の外周部の内周上縁とが擦れ合う。その際、サセプタより軟らかいシリコンウェーハには、前記境界領域に傷が発生していた。
この傷とは、ちょうど指頭の爪の生え際に発生するササクレに似た溝状のもの(ササクレ傷)である。傷の平面形状としては線状のもの、点状のもの等があり、断面形状としてはV字型凹部等がある。
この傷とは、ちょうど指頭の爪の生え際に発生するササクレに似た溝状のもの(ササクレ傷)である。傷の平面形状としては線状のもの、点状のもの等があり、断面形状としてはV字型凹部等がある。
しかしながら、デバイス工程の微細化に伴い、シリコンウェーハの裏面において面取り面とウェーハ裏面との境界領域に傷が存在すれば、以下の不都合が生じていた。
すなわち、デバイス工程でシリコンウェーハをエッチング液等に浸漬した際、パーティクルが傷の部分から発生する。このパーティクルがウェーハの表面(デバイス形成面)に付着する結果、デバイスプロセスで歩留まりが低下するという問題が生じていた。
すなわち、デバイス工程でシリコンウェーハをエッチング液等に浸漬した際、パーティクルが傷の部分から発生する。このパーティクルがウェーハの表面(デバイス形成面)に付着する結果、デバイスプロセスで歩留まりが低下するという問題が生じていた。
そこで、この発明は、この傷を原因としたデバイス工程でのパーティクルの発生をなくすことができるエピタキシャルウェーハを提供することを目的としている。
請求項1に記載の発明は、半導体ウェーハの表面に、気相エピタキシャル法によってエピタキシャル膜が成長されたエピタキシャルウェーハにおいて、前記半導体ウェーハの裏面のうち、面取り面との境界領域における深さ0.5μm以上、長さ1μm以上の傷が5個以下であることを特徴とするエピタキシャルウェーハである。
請求項1に記載の発明によれば、半導体ウェーハの裏面のうち、面取り面との境界領域における深さ0.5μm以上、長さ1μm以上の傷を5個以下とする。そのため、その後のデバイス工程で、エッチング液等の処理液中にエピタキシャルウェーハを浸漬した際、仮に傷があってそこからパーティクルが発生した場合でも、全てのパーティクルがエッチング液等に溶失しやすい。もちろん、境界領域に傷がない場合には、境界領域からパーティクルは発生しない。その結果、パーティクルがウェーハ裏面側から表面側に回り込んでウェーハ表面に付着することがない。よって、デバイスの歩留まりを高めることができる。
半導体ウェーハとしては、単結晶シリコンウェーハ、多結晶シリコンウェーハ等を採用することができる。
シリコンウェーハの口径は任意である。例えば、150mm、200mmあるいは300mm以上を採用することができる。
エピタキシャル膜の素材は、ウェーハと同じシリコン(単結晶シリコン、多結晶シリコン)を採用することができる。または、ウェーハと異なる例えばガリウム・ヒ素等でもよい。
エピタキシャル膜の厚さは、例えばバイポーラデバイス用やパワーデバイス用で数μm〜150μm、MOSデバイス用では10μm以下である。
シリコンウェーハの口径は任意である。例えば、150mm、200mmあるいは300mm以上を採用することができる。
エピタキシャル膜の素材は、ウェーハと同じシリコン(単結晶シリコン、多結晶シリコン)を採用することができる。または、ウェーハと異なる例えばガリウム・ヒ素等でもよい。
エピタキシャル膜の厚さは、例えばバイポーラデバイス用やパワーデバイス用で数μm〜150μm、MOSデバイス用では10μm以下である。
気相エピタキシャル法としては、例えば常圧気相エピタキシャル法、減圧気相エピタキシャル法、有機金属気相エピタキシャル法等を採用することができる。気相エピタキシャル法では、例えばエピタキシャルウェーハを横置き状態(表裏面が水平な状態)でウェーハ収納部に収納する、平面視して円形で、ウェーハが1枚載置できるサセプタが使用される。ウェーハ収納時は、サセプタのウェーハ収納部の外周部の内周上縁が、エピタキシャルウェーハの裏面のうち、面取り面との境界領域に当接(線接触)し、この環状の当接ラインがウェーハの支持ラインとなる。
ここでいう半導体ウェーハの裏面で、その面取り面との境界領域とは、半導体ウェーハの裏面(平坦面)とその面取り面(湾曲面)との境界線を中心として、ウェーハ半径方向へ内外1mm、合計2mm程度の幅を有する帯状の領域である。
ここでいう半導体ウェーハの裏面で、その面取り面との境界領域とは、半導体ウェーハの裏面(平坦面)とその面取り面(湾曲面)との境界線を中心として、ウェーハ半径方向へ内外1mm、合計2mm程度の幅を有する帯状の領域である。
サセプタの表面の素材としては、例えば、炭化珪素を採用することができる。サセプタの表面の素材としては、半導体ウェーハと異なる素材を採用した方がよい。これは、エピタキシャル成長時の加熱により、半導体ウェーハとサセプタとが溶融し、一体的に貼り付かないようにするためである。半導体ウェーハとサセプタとを別素材にすることで、熱膨張率は互いに異なる。
ここでいう傷とは、ちょうど指頭の爪の生え際に発生するササクレに似た溝状のもの(ササクレ傷)である。傷の平面形状としては線状のもの、点状なもの等があり、断面形状としてはV字型凹部等がある。
傷のサイズが深さ0.5μm未満、長さ1μm未満であれば、デバイス工程でのエッチング液浸漬時、パーティクルが傷の部分から発生した場合でも、パーティクルの個数が少ないのでパーティクルがエッチング液によって溶失する。その結果、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着するおそれがない。よって、この傷を原因としたデバイスの歩留まりの低下のおそれがない。
なお、ウェーハ裏面での発生頻度が高い傷(ササクレ傷)のサイズは、深さ0.5〜5μm、長さ5〜100μmである。
傷の個数が5個を超えれば、デバイスの製造工程中にウェーハ表面に付着するパーティクルの個数が増加し、デバイス製造の歩留が低下する。傷の好ましい個数は3個以下である。この範囲であれば、デバイスの製造工程中にウェーハ表面に付着するパーティクルの個数が減少し、デバイス歩留の低下が防止できる。
傷のサイズが深さ0.5μm未満、長さ1μm未満であれば、デバイス工程でのエッチング液浸漬時、パーティクルが傷の部分から発生した場合でも、パーティクルの個数が少ないのでパーティクルがエッチング液によって溶失する。その結果、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着するおそれがない。よって、この傷を原因としたデバイスの歩留まりの低下のおそれがない。
なお、ウェーハ裏面での発生頻度が高い傷(ササクレ傷)のサイズは、深さ0.5〜5μm、長さ5〜100μmである。
傷の個数が5個を超えれば、デバイスの製造工程中にウェーハ表面に付着するパーティクルの個数が増加し、デバイス製造の歩留が低下する。傷の好ましい個数は3個以下である。この範囲であれば、デバイスの製造工程中にウェーハ表面に付着するパーティクルの個数が減少し、デバイス歩留の低下が防止できる。
請求項2に記載の発明は、前記傷は、指頭の爪の生え際に発生するササクレに似た溝状の傷である請求項1に記載のエピタキシャルウェーハである。
請求項3に記載の発明は、前記境界領域は、前記シリコンウェーハの裏面のうち、前記面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域である請求項1または請求項2に記載のエピタキシャルウェーハである。
境界領域が、シリコンウェーハの裏面のうち、面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域を超えれば、面取り面との境界線を中心としてウェーハ半径方向の外側に向かって1mm以上の領域に存在する傷から発生したパーティクルが、デバイスの製造工程中にウェーハ表面上に付着してデバイス製造の歩留が低下する。
境界領域が、シリコンウェーハの裏面のうち、面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域を超えれば、面取り面との境界線を中心としてウェーハ半径方向の外側に向かって1mm以上の領域に存在する傷から発生したパーティクルが、デバイスの製造工程中にウェーハ表面上に付着してデバイス製造の歩留が低下する。
請求項1に記載の発明によれば、半導体ウェーハの裏面のうち、面取り面との境界領域における深さ0.5μm以上、長さ1μm以上の傷は、5個以下である。そのため、その後のデバイス工程でパーティクルが傷の部分から発生した場合でも、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着し、不良デバイスの発生原因となることがない。その結果、デバイスの歩留まりを高めることができる。
10 エピタキシャルウェーハ、
11 シリコンウェーハ(半導体ウェーハ)、
12 エピタキシャル膜、
a 境界領域、
b 傷。
11 シリコンウェーハ(半導体ウェーハ)、
12 エピタキシャル膜、
a 境界領域、
b 傷。
以下、この発明の実施例を具体的に説明する。
図1において、10はこの発明の実施例1に係るエピタキシャルウェーハである。このエピタキシャルウェーハ10は、シリコンウェーハ(半導体ウェーハ)11の裏面のうち、面取り面との境界領域aに傷(深さが0.5μm以上、長さが1μm以上の切れ込み傷)bが存在しないウェーハである(図2)。言い換えれば、シリコンウェーハ11の裏面のうち、面取り面との境界領域aに存在する傷bのサイズが、深さ0.5μm未満、長さ1μm未満に抑えられたウェーハである。
ここでいう境界領域aとは、シリコンウェーハ11の裏面(平坦面)と面取り面(湾曲面)とが交わることで形成される真円状の境界線を中心として、ウェーハ半径方向の内側へ0.1mm、外側へ0.1mmのリング帯状の領域である。
図3に傷bを示す。
ここでいう境界領域aとは、シリコンウェーハ11の裏面(平坦面)と面取り面(湾曲面)とが交わることで形成される真円状の境界線を中心として、ウェーハ半径方向の内側へ0.1mm、外側へ0.1mmのリング帯状の領域である。
図3に傷bを示す。
以下、このエピタキシャルウェーハ10を詳細に説明する。
図1に示すように、シリコンウェーハ11は、坩堝内のボロンが所定量ドープされたシリコンの融液から、CZ法により単結晶シリコンインゴットを引き上げ後、インゴットをワイヤソーにより多数枚のウェーハにスライスし、各ウェーハに対して順に、面取り装置による面取り、ラッピング装置によるラッピング、エッチング装置によるエッチング、研磨装置による研磨を施して作製される。
次いで、シリコンウェーハ11の表面には、気相エピタキシャル法によりエピタキシャル膜12が成長される。その後、エピタキシャル膜12を両面研磨装置により両面同時研磨する。これにより、ウェーハの裏面のうち、面取り面との境界領域aに傷bが所定個数(5個)以下しか存在しないエピタキシャルウェーハが作製される。なお、傷bの他の除去方法としては、例えばウェーハ裏面のエッチング、図2に示すようにサセプタ13のウェーハ収納部14の底板(ウェーハ支持板)15の半径方向の長さを大きくし、エピタキシャルウェーハ10の支持位置を、ウェーハ中央部に変更すること等が考えられる。
図1に示すように、シリコンウェーハ11は、坩堝内のボロンが所定量ドープされたシリコンの融液から、CZ法により単結晶シリコンインゴットを引き上げ後、インゴットをワイヤソーにより多数枚のウェーハにスライスし、各ウェーハに対して順に、面取り装置による面取り、ラッピング装置によるラッピング、エッチング装置によるエッチング、研磨装置による研磨を施して作製される。
次いで、シリコンウェーハ11の表面には、気相エピタキシャル法によりエピタキシャル膜12が成長される。その後、エピタキシャル膜12を両面研磨装置により両面同時研磨する。これにより、ウェーハの裏面のうち、面取り面との境界領域aに傷bが所定個数(5個)以下しか存在しないエピタキシャルウェーハが作製される。なお、傷bの他の除去方法としては、例えばウェーハ裏面のエッチング、図2に示すようにサセプタ13のウェーハ収納部14の底板(ウェーハ支持板)15の半径方向の長さを大きくし、エピタキシャルウェーハ10の支持位置を、ウェーハ中央部に変更すること等が考えられる。
以下、図2を参照して、気相エピタキシャル成長装置を用いたエピタキシャル成長工程を具体的に説明する。
図2に示すように、気相エピタキシャル成長装置は、上下にヒータが配設されたチャンバ(図示せず)の中央部に、平面視して円形のサセプタ13が水平配置されたものである。サセプタ13の表面の素材は炭化珪素(ビッカース硬度2300HV)である。サセプタ13の表面の中央部には、シリコンウェーハ11を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部14が形成されている。ウェーハ収納部14の底板15は、その中央部が円形に薄肉化されている。これにより、底板15には、その外周部15aの内周上縁15bを境界ラインとして段差が形成される。ウェーハ収納部14は、周壁14aと、平面視して環状の外周部(段差部)15aと、底板(ザグリの底壁面)15とから区画されている。
また、チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス(H2ガス)と所定のソースガス(SiHCl3ガス)とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバの他側部には、両ガスの排気口が形成されている。
図2に示すように、気相エピタキシャル成長装置は、上下にヒータが配設されたチャンバ(図示せず)の中央部に、平面視して円形のサセプタ13が水平配置されたものである。サセプタ13の表面の素材は炭化珪素(ビッカース硬度2300HV)である。サセプタ13の表面の中央部には、シリコンウェーハ11を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部14が形成されている。ウェーハ収納部14の底板15は、その中央部が円形に薄肉化されている。これにより、底板15には、その外周部15aの内周上縁15bを境界ラインとして段差が形成される。ウェーハ収納部14は、周壁14aと、平面視して環状の外周部(段差部)15aと、底板(ザグリの底壁面)15とから区画されている。
また、チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス(H2ガス)と所定のソースガス(SiHCl3ガス)とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバの他側部には、両ガスの排気口が形成されている。
エピタキシャル成長時には、まず、エピタキシャルウェーハ10をサセプタ13のウェーハ収納部14に、ウェーハ表裏面を水平にして載置する。このとき、底板15の外周部15aの内周上縁15bが、エピタキシャルウェーハ10の裏面のうち、面取り面との境界領域aに当接する。この当接は、エピタキシャルウェーハ10の全周にわたる。
次に、両ガス供給口からキャリアガス、ソースガスをそれぞれチャンバ内に流すとともにヒータにより加熱し、炉内温度を1100〜1200℃に保持する。これにより、シリコンウェーハ11の表面上にエピタキシャル膜12が成長される。
シリコンウェーハ11の熱膨張率とサセプタ13の熱膨張率とは異なる。そのため、エピタキシャル成長の加熱時には、シリコンウェーハ11の裏面の境界領域aが、底板15の外周部15aの内周上縁15bに対して擦れる。このとき、サセプタ13の表面の素材の硬度はシリコンウェーハ11より硬い2300HVである。そのため、ウェーハ外周部の裏側において、面取り面とウェーハ裏面との境界領域aに、従来の製造方法によって製造されたエピタキシャルウェーハ(以下、従来品)と同程度の傷bが発生する。この傷bのサイズは、深さ0.5〜20μm、長さ1〜500μmである。
次に、両ガス供給口からキャリアガス、ソースガスをそれぞれチャンバ内に流すとともにヒータにより加熱し、炉内温度を1100〜1200℃に保持する。これにより、シリコンウェーハ11の表面上にエピタキシャル膜12が成長される。
シリコンウェーハ11の熱膨張率とサセプタ13の熱膨張率とは異なる。そのため、エピタキシャル成長の加熱時には、シリコンウェーハ11の裏面の境界領域aが、底板15の外周部15aの内周上縁15bに対して擦れる。このとき、サセプタ13の表面の素材の硬度はシリコンウェーハ11より硬い2300HVである。そのため、ウェーハ外周部の裏側において、面取り面とウェーハ裏面との境界領域aに、従来の製造方法によって製造されたエピタキシャルウェーハ(以下、従来品)と同程度の傷bが発生する。この傷bのサイズは、深さ0.5〜20μm、長さ1〜500μmである。
次いで、エピタキシャルウェーハ10を両面研磨装置により両面同時研磨する。研磨レートは、ウェーハ表面(エピタキシャル膜12の表面)よりウェーハ裏面を大きくする。これは、ウェーハ表面用の研磨布の素材に比べてウェーハ裏面用の研磨布の素材を軟質化することで実現される。この特殊な両面研磨により、ウェーハ表面が0.3μm研磨されて鏡面仕上げされ、かつウェーハ裏面は、0.5μm研磨されて、面取り面との境界領域aに傷bが5個以下しか存在しないエピタキシャルウェーハ10が作製される。傷bは、深さ0.5μm未満、長さ1μm未満のサイズであれば問題はない。これは、デバイス工程でのエッチング液浸漬時にパーティクルが傷bから発生しても、パーティクルの個数が少ないので、パーティクルが全てエッチング液により溶失するためである。その結果、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着するおそれがほとんどない。
得られたエピタキシャルウェーハ10は、例えばデバイスメーカーに出荷される。ここで、エピタキシャル膜12の表面にデバイスが形成される。
このデバイス工程で、エッチング液等の処理液中にエピタキシャルウェーハ10を浸漬した場合には、仮にサセプタ13の支持を原因とした傷bからパーティクルが発生しても、従来品の場合に比べて、パーティクルのサイズが小さくて個数も少ない。そのため、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着し、不良デバイスの発生原因となることがない。その結果、デバイスの歩留まりを高めることができる。
このデバイス工程で、エッチング液等の処理液中にエピタキシャルウェーハ10を浸漬した場合には、仮にサセプタ13の支持を原因とした傷bからパーティクルが発生しても、従来品の場合に比べて、パーティクルのサイズが小さくて個数も少ない。そのため、パーティクルがウェーハ表面側に回り込んでウェーハ表面に付着し、不良デバイスの発生原因となることがない。その結果、デバイスの歩留まりを高めることができる。
ここで、実際に実施例1により作製されたエピタキシャルウェーハ(以下、本発明品)と、従来品のエピタキシャルウェーハとにおける、傷の発生数を測定する試験の結果を報告する。測定値は、実施例1のエピタキシャルウェーハ、従来品のエピタキシャルウェーハを、それぞれ25枚ずつ試験した平均値である。
ウェーハ裏面および端面検査装置(Raytex社製)により、各エピタキシャルウェーハの裏面のうち、面取り面との境界領域に存在する傷の数をカウントした(最小測定サイズ;0.2μm)。その結果、本発明品の深さ0.5μm未満、長さ1μm未満のサイズの傷の数は5個、深さ0.5μm以上、長さ1μm以上のサイズの傷の数は0個、従来品の深さ0.5μm未満、長さ1μm未満のサイズの傷の数は20個、深さ0.5μm以上、長さ1μm以上のサイズの傷の数は40個で、その違いは明らかであった。
ウェーハ裏面および端面検査装置(Raytex社製)により、各エピタキシャルウェーハの裏面のうち、面取り面との境界領域に存在する傷の数をカウントした(最小測定サイズ;0.2μm)。その結果、本発明品の深さ0.5μm未満、長さ1μm未満のサイズの傷の数は5個、深さ0.5μm以上、長さ1μm以上のサイズの傷の数は0個、従来品の深さ0.5μm未満、長さ1μm未満のサイズの傷の数は20個、深さ0.5μm以上、長さ1μm以上のサイズの傷の数は40個で、その違いは明らかであった。
この発明は、MOS製品、ロジック製品などを製造する基板となるエピタキシャルウェーハとして有用である。
Claims (3)
- 半導体ウェーハの表面に、気相エピタキシャル法によってエピタキシャル膜が成長されたエピタキシャルウェーハにおいて、
前記半導体ウェーハの裏面のうち、面取り面との境界領域における深さ0.5μm以上、長さ1μm以上の傷が5個以下であることを特徴とするエピタキシャルウェーハ。 - 前記傷は、指頭の爪の生え際に発生するササクレに似た溝状の傷である請求項1に記載のエピタキシャルウェーハ。
- 前記境界領域は、前記シリコンウェーハの裏面のうち、前記面取り面との境界線を中心としたウェーハ半径方向の内外1mm未満の領域である請求項1または請求項2に記載のエピタキシャルウェーハ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291340 | 2007-11-08 | ||
JP2007291340 | 2007-11-08 | ||
PCT/JP2008/070237 WO2009060914A1 (ja) | 2007-11-08 | 2008-11-06 | エピタキシャルウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009060914A1 true JPWO2009060914A1 (ja) | 2011-03-24 |
Family
ID=40625801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009540087A Withdrawn JPWO2009060914A1 (ja) | 2007-11-08 | 2008-11-06 | エピタキシャルウェーハ |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100237470A1 (ja) |
JP (1) | JPWO2009060914A1 (ja) |
TW (1) | TW200933706A (ja) |
WO (1) | WO2009060914A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
JP5666983B2 (ja) * | 2011-05-09 | 2015-02-12 | 信越化学工業株式会社 | シリコン芯線ホルダおよび多結晶シリコンの製造方法 |
JP6035982B2 (ja) * | 2012-08-09 | 2016-11-30 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
WO2014081424A1 (en) * | 2012-11-21 | 2014-05-30 | Ev Group Inc. | Accommodating device for accommodation and mounting of a wafer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3384899B2 (ja) * | 1995-01-06 | 2003-03-10 | 東芝機械株式会社 | 気相成長方法 |
JPH10223640A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | 半導体基板およびその製造方法 |
KR100753740B1 (ko) * | 2003-12-11 | 2007-08-31 | 가부시키가이샤 섬코 | 에피택셜 웨이퍼 및 그 제조 방법 |
JP2007204286A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | エピタキシャルウェーハの製造方法 |
JP5444607B2 (ja) * | 2007-10-31 | 2014-03-19 | 株式会社Sumco | エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法 |
US7816765B2 (en) * | 2008-06-05 | 2010-10-19 | Sumco Corporation | Silicon epitaxial wafer and the production method thereof |
JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Sumco | エピタキシャルウェーハおよびその製造方法 |
JP2010141272A (ja) * | 2008-12-15 | 2010-06-24 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
-
2008
- 2008-11-06 US US12/740,426 patent/US20100237470A1/en not_active Abandoned
- 2008-11-06 WO PCT/JP2008/070237 patent/WO2009060914A1/ja active Application Filing
- 2008-11-06 JP JP2009540087A patent/JPWO2009060914A1/ja not_active Withdrawn
- 2008-11-07 TW TW097142973A patent/TW200933706A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20100237470A1 (en) | 2010-09-23 |
TW200933706A (en) | 2009-08-01 |
WO2009060914A1 (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4348542B2 (ja) | 石英治具及び半導体製造装置 | |
JP5370850B2 (ja) | エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ | |
US8486835B2 (en) | Czochralski growth of randomly oriented polysilicon and use of randomly oriented polysilicon dummy wafers | |
US20050016470A1 (en) | Susceptor and deposition apparatus including the same | |
JP4661982B2 (ja) | エピタキシャル成長用サセプタ | |
JP5232719B2 (ja) | エピタキシャル被覆された半導体ウェハの製造方法 | |
JP2010016183A (ja) | 気相成長装置、エピタキシャルウェーハの製造方法 | |
JP5347288B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPWO2009060914A1 (ja) | エピタキシャルウェーハ | |
JP2005056984A (ja) | 気相成長装置及び気相成長方法 | |
JP5493863B2 (ja) | エピタキシャルウェーハの製造方法 | |
US20160340799A1 (en) | Epitaxy reactor and susceptor system for improved epitaxial wafer flatness | |
JP5495920B2 (ja) | シリコンウェーハの熱処理方法 | |
JP5321980B2 (ja) | 気相成長用サセプタ | |
JP5517354B2 (ja) | シリコンウェーハの熱処理方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JP7205455B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2010027881A (ja) | エピタキシャルウェーハの製造方法。 | |
JP2010021441A (ja) | エピタキシャル基板ウェーハ | |
JP4350438B2 (ja) | 半導体熱処理用部材 | |
JP2010027880A (ja) | エピタキシャルウェーハの製造方法。 | |
TW202342836A (zh) | 在複數個基板上形成磊晶堆疊之方法及非暫態電腦可讀取媒體 | |
JP2009272465A (ja) | シリコンウェーハ及びエピタキシャル基板の製造方法。 | |
KR20210113383A (ko) | 성막 방법 및 성막 장치 | |
JP2004349488A (ja) | ウェーハ支持体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120626 |