JPWO2008108503A1 - インパルスイミュニティ評価装置 - Google Patents
インパルスイミュニティ評価装置 Download PDFInfo
- Publication number
- JPWO2008108503A1 JPWO2008108503A1 JP2009502645A JP2009502645A JPWO2008108503A1 JP WO2008108503 A1 JPWO2008108503 A1 JP WO2008108503A1 JP 2009502645 A JP2009502645 A JP 2009502645A JP 2009502645 A JP2009502645 A JP 2009502645A JP WO2008108503 A1 JPWO2008108503 A1 JP WO2008108503A1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistance
- resistor
- wiring
- evaluation apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Description
インパルスに対するイミュニティ試験としては非特許文献1(IEC61000−4−2((静電気放電の国際スタンダード))に記載された静電気放電試験が一般的である。
特許文献1(特許第3613269号(イミュニティ評価の既知特許))には、イミュニティ評価の既知の技術が開示されている。
一般に、関連技術による印加方法では、電子回路に印加される波形は、振動波形になっている場合が多く、実際に電子回路に印加される電圧が規定できないため、便宜的に印加の際の電圧源の設定電圧で規定している場合が多い。つまり、たとえば静電気試験で電源に対して+4kVに耐えた機器であるとしても、実際の電子回路に+4kV印加されたわけではなく、高々電源電圧の数倍程度の電圧しか加わっておらず、且つ、電源電圧に対して正方向にも負方向にも振れる波形が印加されている(図1)。
インパルス発生源としては、前述のキャパシタにチャージしておいて電子回路に印加する方式のほか、矩形波が発生できる装置としてノイズシミュレータや任意波形発生器等も知られている。また、半導体の保護素子の評価に用いるTLP(Transmission Line Pulse)の発生装置も知られている(特許文献2(特開2006−038542号公報(TLP発生装置を用いた保護素子試験の例))参照)。
本発明は、電子回路のイミュニティを、電源線、グランド線、信号線など、どの線でも区別無く、正負それぞれの方向の矩形波を印加し電子回路のイミュニティを評価できるインパルスイミュニティ評価装置を提供するものである。
矩形波発生装置から発生される矩形波の波高値、パルス幅及び立ち上がり時間を可変し、設定された矩形波を電子回路に印加した際の誤動作の有無を評価することを特徴とするインパルスイミュニティ評価装置が得られる。
更に本発明によれば、評価対象の電子回路と、そこから導出する第1の配線と、第1の配線上に直列に挿入された印加プローブ部を構成する印加抵抗と、矩形波を発生する矩形波発生装置と、矩形波発生装置から発生する矩形波を伝送する伝送線路と、伝送線路と印加抵抗とを接続する整合抵抗とを有し、
印加抵抗が矩形波発生装置の出力インピーダンスよりも十分に低く、
伝送線路の特性インピーダンスが矩形波発生装置の出力インピーダンスに実質的に等しく、且つ、印加プローブ部の印加抵抗値+整合抵抗値が伝送線路の特性インピーダンスに実質的に等しいことを特徴とするインパルスイミュニティ評価装置が得られる。
図2は本発明の実施の形態(構成1)を説明する図である。
図3は本発明の実施の形態(構成2)を説明する図である。
図4は本発明の実施の形態(構成3)を説明する図である。
図5は本発明の実施の形態(構成4)を説明する図である。
図6は本発明の実施の形態(構成5)を説明する図である。
図7は本発明の実施の形態(構成6)を説明する図である。
図8は本発明の実施の形態(構成7)を説明する図である。
図9は本発明の実施の形態(構成8)を説明する図である。
図10は本発明の実施の形態(構成8)を説明する図である。
図11は本発明の実施の形態(構成9)を説明する図である。
図12は本発明の実施の形態(構成10)を説明する図である。
図13は本発明の実施の形態(構成11)を説明する図である。
図14は本発明の実施の形態(構成12)を説明する図である。
図15は本発明の実施の形態(構成13)を説明する図である。
図16は本発明の実施の形態(構成14)を説明する図である。
図17は本発明の実施の形態(構成15)を説明する図である。
図18は本発明の実施の形態(構成16)を説明する図である。
図19は本発明の一実施例を示す図である。
図20は本発明による矩形波印加の波形の一例を示す図である。
図21は本発明の実施の形態を説明する図である。
図22は本発明の実施の形態を説明する図である。
図23は本発明の実施の形態を説明する図である。
図24は本発明の実施の形態を説明する図である。
図25は本発明の実施の形態を説明する図である。
図26は本発明の実施の形態を説明する図である。
図27は本発明の実施の形態を説明する図である。
2 電子回路
3 印加抵抗
4 整合抵抗
5 伝送線路
6 キャパシタ
7 同軸線路
8 TLP発生装置
9 モニタ機能
10 誤動作監視機能
11 コネクタ接続
12 コネクタ接続2
13 キャパシタ2
[発明の特徴]
本発明の実施の形態の特徴は、矩形波を電子回路に印加できることにある。ノイズシミュレータや任意波形発生装置で矩形波が生成できる。矩形波は同軸線路等の伝送線路を用いることで、波形の乱れを最小限に抑えてターゲットの電子回路に印加できる。また、電源線、グランド線、信号線などの区別無く、いずれの配線へも矩形波の印加が可能な点にある。
[構成]
即ち、本発明の実施の形態によるインパルスイミュニティ評価装置の構成1〜構成16は以下のとおりである。
(構成1) 評価対象の電子回路2と、そこから導出する配線1(100)と、配線1(100)上に直列に挿入された印加プローブ部(300)を構成する印加抵抗3と、印加抵抗3に矩形波を印加する矩形波発生装置1とを有し、
矩形波発生装置1から発生される矩形波の波高値、パルス幅及び立ち上がり時間を可変し、設定された矩形波を電子回路2に印加した際の誤動作の有無を評価することを特徴とする、図2に示されたインパルスイミュニティ評価装置。
(構成2) 評価対象の電子回路2と、そこから導出する配線1(100)と、配線1(100)上に直列に挿入された印加プローブ部(300)を構成する印加抵抗3と、矩形波を発生する矩形波発生装置1と、矩形波発生装置1から発生する矩形波を伝送する伝送線路5と、伝送線路5と印加抵抗3とを接続する整合抵抗4とを有し、
印加抵抗3が矩形波発生装置1の出力インピーダンスよりも十分に低く、
伝送線路5の特性インピーダンスが矩形波発生装置1の出力インピーダンスに実質的に等しく、且つ、印加プローブ部(300)の印加抵抗値+整合抵抗値が伝送線路5の特性インピーダンスに実質的に等しいことを特徴とする、図3に示されたインパルスイミュニティ評価装置。
(構成3) 上記構成1又は上記構成2記載のインパルスイミュニティ評価装置であって、
評価対象の電子回路2から、配線1(100)に加え、配線2(200)が導出し、
その印加プローブ部(300)が、配線1(100)に直列に入る印加抵抗3と、配線1(100)と配線2(200)の間を端子P1−P3間で接続するキャパシタ6で構成され、配線1(100)へのキャパシタ6の接続位置が、印加抵抗3の電子回路2から遠い側の端子P1に接続されているか、
または、印加プローブ部(300)が、配線1(100)に直列に入る印加抵抗3と、
配線1(100)と配線2(200)の間を端子P1−P3間で接続し、その一端が印加抵抗3の電子回路から遠い側の端子P1に接続されているキャパシタ6と、
矩形波発生装置1と印加抵抗3、または、伝送線路5と印加抵抗3との間に端子P4−P2間で接続される整合抵抗4で構成され、
且つ、同軸線路の内導体及び外導体が抵抗の両端に接続されていることを特徴とする、図4に示されたインパルスイミュニティ評価装置。
(構成4) 上記構成2又は上記構成3記載のインパルスイミュニティ評価装置であって、
伝送線路5が同軸線路7であり、その同軸線路7の中心導体の端に整合抵抗4のみが接続されており、且つ、整合抵抗4の他端P2と外導体の端P1が、それぞれ、評価対象の電子回路2の印加抵抗3の両端P1’、P2’に、コネクタ接続(対向する端子P1及びP1’を接続、P2及びP2’を接続)になっていることを特徴とする、図5に示されたインパルスイミュニティ評価装置。
(構成5) 上記構成2又は上記構成3記載のインパルスイミュニティ評価装置であって、
伝送線路5が同軸線路7であり、
その同軸線路7の中心導体の端に整合抵抗4の一端が接続され、且つ
整合抵抗4の他端が印加抵抗3の一端P2と接続され、
印加抵抗3の他端P1が同軸線路7の外導体に接続されており、
印加される電子回路2の配線1(100)を切断しその両端をP1’,P2’とし、
印加抵抗3の両端P1,P2と対向する配線1(100)の2ピンの端子P1’、P2’がコネクタ接続(対向する端子P1及びP1’が接続、P2及びP2’が接続)になっている
ことを特徴とする、図6に示されたインパルスイミュニティ評価装置。
(構成6) 上記構成2又は上記構成3記載のインパルスイミュニティ評価装置であって、
伝送線路5が同軸線路7であり、
その同軸線路7の中心導体の端に整合抵抗4の一端が接続され、且つ
整合抵抗4の他端P2が印加抵抗3の一端と接続され、
印加抵抗3の他端P1は同軸線路7の外導体と接続され、且つ
キャパシタ6の一端をP1に接続し、他端をP3とし、
一方、印加される電子回路2から出る配線1(100)を切断し、
その両端のうち、電子回路2に近い側をP2’、他方をP1’とし、
電子回路2から出る配線の途中に端子P3’を設け、
そして、同軸線路7側の端子P1,P2,P3と対向する配線1(100)及び配線2(200)の端子P1’、P2’、P3’がコネクタ接続(対向する端子P1及びP1’が接続、P2及びP2’が接続、P3及びP3’が接続)になっている
ことを特徴とする、図7に示されたインパルスイミュニティ評価装置。
(構成7) 上記構成1〜上記構成6のいずれかに記載のインパルスイミュニティ評価装置であって、
配線1(100)および配線2(200)の間であって、かつ印加抵抗3やキャパシタ6もしくはP2’、P3’と電子回路2の間に、
印加波形をモニタするモニタ機能9を有し、
かつ、電子回路2の誤動作を監視する誤動作監視機能10を有する
ことを特徴とする、図8に示されたインパルスイミュニティ評価装置。
(構成8) 上記構成7記載のインパルスイミュニティ評価装置であって、
誤動作監視機能10が印加電圧設定および印加のタイミング、印加時のモニタ機能9、および電子回路2の誤動作を監視する機能(図10)を有する
ことを特徴とする、図9に示されたインパルスイミュニティ評価装置。
(構成9) 上記構成1〜構成8のいずれかに記載のインパルスイミュニティ評価装置であって、
矩形波発生装置1が同軸線路7に溜めた電荷を印加するTLP(Transmission Line Pulse)発生装置8であることを特徴とする、図11に示されたインパルスイミュニティ評価装置。
(構成10) 上記構成9記載のインパルスイミュニティ評価装置であって、
TLP発生装置8に接続される同軸線路7上に立ち上がり時間を補正するフィルタが挿入されていることを特徴とする、図12に示されたインパルスイミュニティ評価装置。
(構成11) 上記構成5記載のインパルスイミュニティ評価装置であって、
印加抵抗3が環状のディスク抵抗であり、
整合抵抗4がチップ抵抗または柱状の抵抗であり、
コネクタが同軸コネクタ11であり、
同軸線路7の内導体の先端に整合抵抗4の一端子が接続され、
整合抵抗4の他の端子P2が、ディスク抵抗3の中心側の端子に接続されており、
ディスク抵抗3の外周側P1が同軸線路7の外導体に接続されており、
印加抵抗3の中心側P2が同軸コネクタ11の中心導体、
印加抵抗3の外周側P1が、同軸コネクタ11の外導体側
に接続されていることを特徴とする、図13に示されたインパルスイミュニティ評価装置。
(構成12) 上記構成5記載のインパルスイミュニティ評価装置であって、
印加抵抗3が環状のディスク抵抗であり、
整合抵抗4がチップ抵抗または柱状の抵抗であり、
コネクタ11が同軸コネクタ11であり、
同軸線路の内導体の先端に整合抵抗4の一端子が接続され、
整合抵抗4の他の端子P2が、同軸コネクタ11の内導体に接続され、
同軸線路の外導体が同軸コネクタ11の外導体に接続され、
また、
配線1(100)上に直列にディスク抵抗3が配されており、
ディスク抵抗3の中心側の端子P2’が、受け側の同軸コネクタ11の中心導体に接続され、
ディスク抵抗3の外周側P1’が同軸コネクタ11の外導体に接続されていることを特徴とする、図14に示されたインパルスイミュニティ評価装置。
(構成13) 上記構成1〜上記構成6及び上記構成11及び上記構成12のいずれかに記載のインパルスイミュニティ評価装置であって、
印加抵抗3が環状のディスク抵抗の代わりに、
チップ抵抗をその一端子を内側になるよう複数個放射状にならべ、
内側同士、外側同士を円状に接続されていることを特徴とする、図15に示されたインパルスイミュニティ評価装置。
(構成14) 上記構成1〜上記構成6及び上記構成11〜構成13のいずれかに記載のインパルスイミュニティ評価装置であって、
印加プローブ部(300)に第2の同軸コネクタ2(12)を有し、
印加抵抗3の端子P2と同軸コネクタ2(12)の内導体、
印加端子3の端子P1と同軸コネクタ2(12)の外導体
が接続されていることを特徴とする、図16に示されたインパルスイミュニティ評価装置。
(構成15) 上記構成1〜上記構成6及び上記構成11、上記構成12、上記構成14のいずれかに記載のインパルスイミュニティ評価装置であって、
印加抵抗3の端子P2にキャパシタ2(13)を接続し、
キャパシタ2(13)の他端は同軸コネクタ2(12)の内導体に接続、
かつ、印加抵抗3の端子P1に複数のキャパシタ3(14)を円筒状に等間隔に接続し、
それぞれキャパシタ3(14)の他端を同軸コネクタ2(12)の外導体に接続したことを特徴とする、図17に示されたインパルスイミュニティ評価装置。
(構成16) 上記構成7又は上記構成8記載のインパルスイミュニティ評価装置であって、
配線1(100)及び配線2(200)間のP4、P5とモニタ機能を接続する同軸線路7であって、
その同軸線路7の途中の構造が、
内導体同士をキャパシタ2(13)で最短接続し、且つ、
外導体同士を円筒状に等間隔に配された複数のキャパシタ3(14)で最短接続した
ことを特徴とする、図18に示されたインパルスイミュニティ評価装置。
[原理]
即ち、本発明の実施の形態は、上述の特徴を実現する為に、電子回路の印加する配線1(100)に直列に、回路の動作を乱さない程度の抵抗(0.05〜50Ω程度)を挿入し、その印加抵抗の両端に矩形波発生装置の出力を接続する(図2)。ここで言う矩形波は、現実的には台形波のことで(立ち上がり時間が0秒は現実的にはあり得ないので)、台形の上底が0となった場合は三角波になるものとする。台形波は一般には波高値の他、パルス幅や立ち上がり時間(立ち下がり時間)等のパラメータを使って表される。パルス幅はパルスの半値幅をとる場合もあるが、本発明の説明の中では図2に示すように立ち上がり時間と、台形の上底に相当するフラットな領域を合わせた時間とする。
印加抵抗の極近傍で矩形波発生装置により生成される矩形波を印加する場合、矩形波発生装置の出力インピーダンスが理想的にゼロΩの場合は、図2のような評価系により矩形波の印加が可能である。
しかしながら、実際に矩形波発生装置の出力インピーダンスがゼロΩではなく、例えば50Ω等の場合、できるだけ波形を乱さないで矩形波を印加するためには、同じ特性インピーダンスを備えた同軸線路等の伝送線路を用いて矩形波発生装置と印加抵抗を接続する必要があり、印加抵抗も特性インピーダンスと同じ値を持つ必要がある。
ところが、印加抵抗は例えば50Ωだと、最大10mA程度の電子回路の場合、最大で0.5V程度の電圧降下が発生するため低電圧の電源電圧で動作する電子回路の場合の評価には向かない。そこで、電子回路の動作に影響が少ない低抵抗(0.1〜1Ω程度)の印加抵抗を用いる必要がある。この条件で、伝送線路の特性インピーダンスと整合させる為に、本インパルスイミュニティ評価装置では、印加抵抗+整合抵抗=伝送線路の特性インピーダンスとなるような値を用いる(図3)。
ここまで、特定の配線1本に対して、矩形波を印加する場合について示した。
次に、印加する配線1(100)に対して、印加した矩形波のリターンとなる配線2(200)を仮定した場合(図4)について考える。配線1(100)と配線2(200)は印加抵抗からみて電子回路の反対側で接続されていれば、電子回路→配線1→印加抵抗→配線1→配線2→電子回路という閉じた回路が形成でき、閉じた回路内に矩形波を印加できる。しかしながら、配線1(100)と配線2(200)を直接接続すると電子回路が正常に動作しない場合がある。特に、配線1(100)、配線2(200)を電源、グランドとした場合、両者を直流的に直接接続することはできない。そこで、矩形波が十分に伝播し、且つ直流をカットする為に、キャパシタ6を挿入する(図4)。
ノイズを対象とする電子回路に印加する手法について示した。
整合抵抗及び印加抵抗を評価対象の電子回路が搭載された評価基板上に設ける(図4及び図5)場合、TLP等の高電圧発生装置で発生した高電圧パルスをコネクタを介して基板に印加する為、コネクタも内部で放電しにくい高電圧対応のコネクタが必要とされる。また、評価基板側の整合抵抗や印加抵抗のパターンにも考慮が必要である。即ち、放射状に広がる向きにチップ抵抗を並列に並べる、もしくは、環状、円盤型のディスク抵抗を用いることによって、高周波特性を改善する必要がある。
実際の評価の場面では、ノイズを印加して評価すべき配線が複数の場合がある。それに対して、それぞれ、矩形波発生装置を複数準備するのは効率的でない、そこで、1つの矩形波発生装置で複数の配線に印加できるようにコネクタ構造を用いる。ただし、その構成は安定性と安全性を考慮して次のような構成をとる。
伝送線路即ち同軸線路の先端部に、プローブ部を設け、印加抵抗をプローブ側に備える(図5)。もしくは印加抵抗と他線からのリターン用であるキャパシタを共にプローブ側に備える(図6)。配線1(100)とプローブ部の接続はコネクタ構造とし、配線1(100)に印加しない場合は、短絡させるためのコネクタを接続しておく。本構造を用いるメリットは、印加抵抗がプローブ側に備えられていることで、矩形波発生装置に高電圧源を内蔵するTLP発生装置(後で示す)、を用いた場合などでも、プローブの未接続時に不要な電荷がケーブルにたまってしまい、ケーブルに触れた瞬間に感電するといった心配が少ない。また、万が一、TLP発生装置のスイッチを誤ってONにしてしまった場合などでも同様の事故の心配が少ない。また、第二の理由としては、どの配線へも同じ印加抵抗、もしくは、整合するための整合抵抗との組み合わせも同じものを用いることができるので、配線側に作りこんでおく場合に比べばらつきが少なく安定した印加が可能になる。尚、図5、図6では、キャパシタは必須ではない。
次に、イミュニティ評価の構成要素と、評価アルゴリズムを示す。
図7に、発生装置と印加部を上記のものを用い評価を行う際に必要な構成要素として、評価対象の電子回路に印加された電圧をモニタするモニタ機能、また、電子回路が誤動作したかどうかを監視する誤動作監視機能を備えたものを示す。
さらに、図8に誤動作監視機能のブロックに、イミュニティ評価全体を監視する役目を持たしたものを示す。図9においては、誤動作監視機能が、矩形波発生装置の印加電圧設定と印加のタイミングを制御する。これと同時に、モニタ機能で、配線間に印加された電圧をモニタし、矩形波を印加した結果、電子回路に誤動作が発生したかどうかをチェックする。この際に用いるイミュニティ評価のアルゴリズムは、図10に示すように、印加電圧をV0から徐々にΔVずつ高くし、初めて誤動作が観測されたときの印加抵抗の両端電圧、もしくは、電圧モニタで得られる配線1−配線2間の電圧を、この条件におけるイミュニティとする。
本発明によるイミュニティ評価を行う場合、矩形波発生装置としては、任意波形発生装置では、誤動作を起こさせるに十分なノイズが印加できない場合がある。例えば、一般の任意波形発生装置は、半導体回路で構成されている場合が多く、立ち上がり時間が1ns程度のものでは、電圧振幅が高々±10数V程度のものが一般的である。先に示したように、この印加系で矩形波を印加するためには、たとえば、出力インピーダンス50Ωで、50Ωの伝送線路を使って1Ωの印加抵抗と49Ωの整合抵抗を用いた場合、印加電圧は、電圧源の1/(50+50)になる。したがって、矩形波発生装置で生成された10Vの波高値の矩形波が、電子回路の配線に印加される際は0.1Vの波高値の矩形波となって印加される。実際の電子回路で1.5Vから3Vの電源電圧で動作している場合は、0.1Vの波高値の矩形波では、誤動作を与えるのに十分でない場合が多い。実際に印加される電圧を電子回路の動作電圧の2倍程度必要と仮定すると、たとえば、3.3Vの電源電圧で動作する電子回路に7V弱の電圧を印加する場合、700V近くの高電圧源が必要であり、このような高電圧源で、且つ、立ち上がりが1ns程度を実現するために、TLP(Transmission Line Pulse)方式の矩形波発生装置を用いる。これは、図11に示すように、同軸線路に高電圧の電荷を貯めておき、同じ特性インピーダンスの同軸線路で整合終端となる抵抗に印加する方式で、容易に波高値が数kV、立ち上がり時間が1ns以下、の矩形波を実現できる。パルス幅は、スイッチSWより高圧電源側にある同軸線路の電気長でコントロールされる。
さらに、図12に示すように立ち上がり特性をコントロールする為のフィルタを同軸線路内に装荷することで、立ち上がりを鈍らせる方向の制御が可能となる。
印加プローブ部(300)の具体的な形状としては、先ず、図21〜図25に示すように電子回路との搭載されている評価基板上の配線1(100)に整合抵抗及び印加抵抗を設置する際(図2〜図5)は、印加プローブ部は、単なるコネクタでよい。評価基板側では、パルス波形の印加用の同軸線路を評価基板に接続するコネクタ部にできるだけ近い位置に、チップ抵抗ならば、放射状に広がる向きに複数のチップ抵抗を並列に接続する、もしくは、整合抵抗、及び印加抵抗を環状もしくは円盤型のディスク抵抗で構成する。
図6〜図7のように印加抵抗が評価基板にコネクタ接続するプローブ部の内部に納められる場合は、同軸線路の先端にこの構造、即ち整合抵抗と印加抵抗を作り込まなければ成らない。そこで、図13に示すように、同軸線路の内導体7inに円筒形、もしくはチップ抵抗を接続し、さらにその先に環状のディスク抵抗の中心側の端子P2に接続、また、同軸線路の外導体7outをディスク抵抗の外周側の端子P1に接続する。ディスク抵抗の直径と同軸線路の外導体7outの直径がほぼ等しく、整合抵抗+印加抵抗=ケーブルの特性インピーダンスとなった場合に、印加プローブ部(300)での反射を最小限に抑え、ノイズ成分の少ない矩形波を印加することができる。
一方、図14に示すように評価基板SB側にディスク抵抗を配置する場合、先に述べたチップ抵抗を配線1(100)に配置する代わりに、印加プローブ部(300)の同軸コネクタの、評価基板SB側の受け側の直下にディスク抵抗を配置することもできる。
ディスク抵抗DRの代わりに図15のように、放射状にチップ抵抗CRを並べ、内側同士、外側同士をはんだ付けSDにより電気的に接続することもできる。
本方式では印加のための印加プローブ部(300)から、印加電圧をモニタする為の同軸コネクタを接続することができる。図16に示すように、ディスク抵抗、もしくは放射状に配した抵抗の内側の端子を同軸コネクタ2の内導体側、外周側を同軸コネクタ2の外導体に接続し、同軸コネクタ2をモニタ用のコネクタとする。この同軸コネクタ2からオシロスコープなどに接続して、印加抵抗に印加される矩形波をモニタすることができる。
図17は図16と同様ディスク抵抗もしくは放射状に配した抵抗の内側端子をキャパシタ2を通して、モニタ用同軸線路の内導体側に接続する。また、外導体もキャパシタ3を通してモニタ用同軸線路の外導体側に接続する。内導体側、外導体側共にキャパシタを介して接続される為、測定器とTLP発生装置、また、評価基板SBのグランドを分離することができ、またDC成分の漏れに対するオシロスコープの入力保護になる。
同様に図18に、図8、図10及び図11に記載されている配線1及び2間のP4、P5とモニタ機能を接続する同軸線路についても、グランド分離とDCカットの目的で、同軸の途中に内導体とグランド側にキャパシタ2及びキャパシタ3を挿入する。特にグランド側は1つのチップキャパシタで構成するのではなく、図18に示すように同軸全体に複数のキャパシタを均一に並べた形で配する。
[効果]
本発明の実施の形態によるインパルスイミュニティ装置を用いることで、LSIに減衰振動波形ではなく矩形波(台形波)の印加が可能になる。また、本発明による矩形波印加は、電源、信号線だけでなく、グランド線にも行うことが可能になる。
また、TLP発生装置を矩形波発生装置に用いることにより、通常の数Vの電源電圧で動作している電子回路に対して、十分に誤動作させられる程度の振幅をもつ矩形波の印加が可能になる。LSIに矩形波を印加することで、従来のような振動波形の印加では分からなかった実質的な回路のイミュニティを評価できるだけでなく、誤動作要因の分析が可能になり、イミュニティ改善に役立てることができる。
TLP発生装置で生成される矩形波の立ち上がり時間としては、一般的に1ns以下が容易に実現されるので、逆に、立ち上がり時間を伸ばす方向の調整が必要な場合があり、フィルタFLを用いて、2ns〜100ns場合によってはそれ以上の立ち上がり時間を実現する。
印加プローブ部(300)は、整合抵抗49Ω+印加抵抗1Ωで実現しており、TLP発生装置及び同軸線路の特性インピーダンス50Ωと合わせている。一般的に50Ωの特性インピーダンスをもつ同軸線路が用いられているため、
整合抵抗値=特性インピーダンス値−印加抵抗値
で整合抵抗の値を決めているが、50Ωよりも小さな特性インピーダンス、例えば、印加抵抗と同じ1Ωの特性インピーダンスの同軸線路でTLP発生装置及び同軸線路を構成すれば、整合抵抗は要らない。
印加プローブ部(300)は、評価基板上に整合抵抗と印加抵抗を構成する場合は、TLP発生装置から出力されるパルスを同軸ケーブルと同軸用コネクタを通して評価基板上に導く。評価基板のコネクタの近傍に図21〜図25に示すように、チップ抵抗ならば、放射状に広がる向きに複数のチップ抵抗を並列に接続する、もしくは、整合抵抗、及び印加抵抗を環状もしくは円盤型のディスク抵抗で構成する。
図21では、大きさの違う、環状のディスク抵抗で内側に整合抵抗の例えば49Ωを表面に、外側に印加抵抗の例えば1Ωを裏面に配したものである。裏面には、ディスク抵抗の内側端子がVIAで表面の整合抵抗の外側端子に接続されている。一方裏面ディスクの外側は、元来、配線1(100)の延長上の配線であり、例えば、LSIの電源ピンやグランドピンに接続される配線の場合は、それぞれ、電源、グランドに接続される。評価基板SBに電源層、グランド層があれば、それぞれの層に印加抵抗のディスク抵抗を設置するのが好ましい。
図22では外側のディスク抵抗(印加抵抗)に切り欠きを設けて、整合抵抗の端子を直接LSIから引き出された配線1(100)に接続している。このような構成の場合は、図21のような2層に跨らず、表面だけでパターンが引けるので、VIA等による付加的なインダクタンスの増加を抑えることができ、より印加波形の品質が向上する。図21〜図22では、コネクタを評価基板SBの表面に取り付ける図を示しているが、ディスク抵抗の厚みが大きい場合は、コネクタを裏面から通してもよい。
図23も図21と同じディスク抵抗を2枚用いて印加抵抗と整合抵抗を形成したものであるが、ディスク抵抗が同サイズである場合に図23のように、第3層目に評価対象の電子回路のLSIを設置している。多層基板の層構成をうまく利用して、LSIからの配線1(100)が、できるだけ層またぎを起さないように注意する必要がある。
図24はディスク抵抗の代わりにチップ抵抗を放射状に設置したものである。特性向上の為になるべく蜜に敷設することが望ましい。またトータルで例えば整合抵抗が49Ω,印加抵抗が1Ωになるように並列接続の合成抵抗を合わせておく必要があるが、特性向上の為には、抵抗値の等しいものを等分して配置することが望ましい。
図25は図24の変形として、中央付近の整合抵抗が実質的に1つでまかなう場合の構成図であるが、図24の例に比べれば、若干、特性が劣化する可能性がある。
図26は上記、印加抵抗と同じ特性インピーダンスの同軸線路でTLP発生装置及び同軸線路を構成した場合の図で、整合抵抗が要らないため、印加抵抗のみを放射状に配して内側の電極を一部引き出して配線1(100)に接続している。電極の引き出しを避ける為には図27のように層を分ければよい。図27では表面に同軸線路の芯線側が引き出されて配線1(100)に接続している。裏面はここではチップ抵抗を放射状に配して合成抵抗が1Ωになるようにしているが、図示しないが環状のディスク抵抗で置き換えてもよいのは言うまでもない。図26で表面で薄い一部切り欠きのある環状の抵抗を構成すれば、コネクタを表層に装着でき、特性のよい印加ができる。
尚、図21〜図27では、それぞれ、構成の特徴を示す為に便宜上コネクタの足を長く描いているが、できるだけ短いほうがよいのは言うまでもない。
同軸コネクタの内部に整合抵抗、または、印加抵抗を設置する場合、次のようにする。即ち、整合抵抗は小型のチップ抵抗を同軸線路の内導体、即ち、内導体の延長上に装荷し、その先のディスク抵抗の内側電極と接続する。同軸線路の外導体側即ちシールド側は、同軸コネクタの外導体側に接続する。できるだけ、整合抵抗側での反射が起きないように、おのおのの素子を最短で接続し、且つ、外導体側を均一に接続する必要がある。ディスク抵抗が使えない値の場合は、チップ抵抗を図15のように放射状に均一に並べることにより、印加抵抗での反射特性に偏りの無いようにしている。ここでは印加抵抗は1Ωであり、ディスク抵抗を用いた。印加抵抗0.2Ωの場合は1Ωのチップ抵抗を5つ放射状に接続して用いた。
評価対象に複数の電子回路がある場合、整合抵抗と印加抵抗が印加プローブ側にあることにより、どの測定箇所へも同じ電圧を印加することができる。印加抵抗が評価基板上にある構成を用いる場合には、印加抵抗ごとの抵抗値のバラつきに注意する必要がある。TLP発生装置側での電圧が同じであっても、整合抵抗と印加抵抗の比によって印加される電圧が異なる場合があるので、抵抗比を予め揃えておく等の工夫が必要である。
図19では、整合抵抗と印加抵抗を印加プローブ部(300)に納めており、配線1(100)と配線2(200)の間に挿入されるキャパシタ(ここでは0.1μF)は評価基板上に配置した。
電子回路は、具体的にはLSI等であり、例えばここでは電源電圧3.3Vのlogic系のLSIを用い配線1(100)、配線2(200)はそれぞれ電源(V)、グランド(GND)に相当する。LSIは常に、出力ポートにHighとLowを1秒おきに繰り返すような設定になっており、誤動作監視機能により、出力ポートの異常動作を監視している。印加する地点はLSIの電源、グランドピンの近傍が好ましく、また、前述の電源―グランド間のキャパシタは印加する地点の直近の電源側(LSIと反対方向)に接続される。
誤動作監視機能は、出力ポートの異常動作の監視の他、TLP発生装置の電圧設定、及び印加のタイミングを自動で設定する。TLP発生装置の電源の初期電圧V0=0.1kVから電圧増分ΔV=0.01kVずつ増加させ、そのときの異常動作の有無を確認する。このように徐々に印加電圧を増加させ、誤動作が観測された時点の印加電圧をイミュニティ電圧七する。一般的に、印加側のTLPの電源電圧をイミュニティ電圧として扱う場合が多いが、実際にLSIの電源―グランド間に印加されている電圧をモニタ機能により測定し、誤動作したときの、モニタ機能(オシロスコープの波高値出力機能)による出力される矩形波の波高値をイミュニティとすることもできる。ここでは、後者をイミュニティとする。
モニタ機能は、電源(V)―グランド(GND)間の電圧の他、印加抵抗の両端電圧(実際に配線1(100)に印加される電圧)等、2つの測定系をモニタすることができる。この場合、モニタ機能であるオシロ側で、2つの測定系を直流的に分離する為、容量による結合を行う。その際、図17、図18で示される構成を用いることで、特性インピーダンスの乱れを最小限にとどめることができる。
以上、本発明のイミュニティ評価装置を用いることで、LSI等の電子回路に矩形波を印加することができる。一例を図20に示す。TLP発生装置の電源電圧は1kV,パルス幅は15ns。上段が、印加抵抗の両端の電圧、下段が評価対象のLSIの電源―GND間(V−G間)電圧の波形である。V−G間電圧としては、印加電圧より、多少立ち上がり時間が多くなっているが、振動波形にならず、矩形波(台形波)が印加できていることが分かる。印加電圧を負方向に印加すれば、負方向矩形波が印加できる。
また、TLP発生装置を矩形波発生装置に用いることにより、通常の数Vの電源電圧で動作している電子回路に対して、十分に誤動作させられる程度の振幅をもつ矩形波の印加が可能になった。
このように、これまでの印加法による振動波形の印加で、正方向で誤動作したのか、負方向で誤動作したのか、判別できなかった場合でも、本発明によって、正方向、負方向のみの矩形波を印加できることにより、誤動作のレベルを正確に知ることができ、誤動作解析、そして、回路対策の方針を立てる上で重要な知見が得られる。
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2007年3月6日に出願された、日本出願特願2007−055153を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (18)
- 評価対象の電子回路と、そこから導出する第1の配線と、第1の配線上に直列に挿入された印加プローブ部を構成する印加抵抗と、印加抵抗に矩形波を印加する矩形波発生装置とを有し、
矩形波発生装置から発生される矩形波の波高値、パルス幅及び立ち上がり時間を可変し、設定された矩形波を電子回路に印加した際の誤動作の有無を評価することを特徴とするインパルスイミュニティ評価装置。 - 評価対象の電子回路と、そこから導出する第1の配線と、第1の配線上に直列に挿入された印加プローブ部を構成する印加抵抗と、矩形波を発生する矩形波発生装置と、矩形波発生装置から発生する矩形波を伝送する伝送線路と、伝送線路と印加抵抗とを接続する整合抵抗とを有し、
印加抵抗が矩形波発生装置の出力インピーダンスよりも十分に低く、
伝送線路の特性インピーダンスが矩形波発生装置の出力インピーダンスに実質的に等しく、且つ、印加プローブ部の印加抵抗値+整合抵抗値が伝送線路の特性インピーダンスに実質的に等しいことを特徴とするインパルスイミュニティ評価装置。 - 請求項1又は2記載のインパルスイミュニティ評価装置であって、
評価対象の電子回路から、第1の配線に加え、第2の配線が導出し、
その印加プローブ部が、第1の配線に直列に入る印加抵抗と、第1の配線と第2の配線の間をP1端子及びP3端子間で接続するキャパシタで構成され、第1の配線へのキャパシタの接続位置が、印加抵抗の電子回路から遠い側のP1端子に接続されているか、
または、印加プローブ部が、第1の配線に直列に入る印加抵抗と、
第1の配線と第2の配線の間をP1端子及びP3端子間で接続し、その一端が印加抵抗の電子回路から遠い側のP1端子に接続されているキャパシタと、
矩形波発生装置と印加抵抗、または、伝送線路と印加抵抗との間にP4端子及びP2端子間で接続される整合抵抗で構成されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項2又は3記載のインパルスイミュニティ評価装置であって、
伝送線路が同軸線路であり、その同軸線路の中心導体の端に整合抵抗のみが接続されており、且つ、整合抵抗の他端のP2端子と外導体の端のP1端子が、それぞれ、評価対象の電子回路の印加抵抗の両端のP2’端子及びP1’端子に、コネクタ接続になっていることを特徴とするインパルスイミュニティ評価装置。 - 請求項2又は3記載のインパルスイミュニティ評価装置であって、
伝送線路が同軸線路であり、
その同軸線路の中心導体の端に整合抵抗の一端が接続され、且つ
整合抵抗の他端が印加抵抗の一端のP2端子と接続され、
印加抵抗の他端のP1端子が同軸線路の外導体に接続されており、
印加される電子回路の第1の配線を切断しその両端をP1’端子及びP2’端子とし、
印加抵抗の両端のP1端子及びP2端子と対向する第1の配線のP1’端子及びP2’端子がコネクタ接続になっている
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項2又は3記載のインパルスイミュニティ評価装置であって、
伝送線路が同軸線路であり、
その同軸線路の中心導体の端に整合抵抗の一端が接続され、且つ
整合抵抗の他端のP2端子が印加抵抗の一端と接続され、
印加抵抗の他端のP1端子は同軸線路の外導体と接続され、且つ
キャパシタの一端をP1端子に接続し、他端をP3端子とし、
一方、印加される電子回路のから出る第1の配線を切断し、
その両端のうち、電子回路に近い側をP2’端子、他方をP1’端子とし、
電子回路から出る配線の途中にP3’端子を設け、
そして、同軸線路側のP1端子,P2端子,P3端子と対向する第1の配線及び第2の配線の端子P1’端子、P2’端子、P3’端子がコネクタ接続になっている
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項1乃至6のいずれかに記載のインパルスイミュニティ評価装置であって、
第1の配線および第2の配線の間であって、かつ印加抵抗或いはキャパシタもしくはP2’端子及びP3’端子と電子回路の間に、
印加波形をモニタするモニタ機能を有し、
かつ、電子回路の誤動作を監視する誤動作監視機能を有する
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項7記載のインパルスイミュニティ評価装置であって、
誤動作監視機能が印加電圧設定および印加のタイミング、印加時のモニタ機能、および電子回路の誤動作を監視する機能を有する
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項1乃至8のいずれかに記載のインパルスイミュニティ評価装置であって、
矩形波発生装置が同軸線路に溜めた電荷を印加するTLP(Transmission Line Pulse)発生装置であることを特徴とするインパルスイミュニティ評価装置。 - 請求項9記載のインパルスイミュニティ評価装置であって、
TLP発生装置に接続される同軸線路上に立ち上がり時間を補正するフィルタが挿入されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項5記載のインパルスイミュニティ評価装置であって、
印加抵抗が環状のディスク抵抗であり、
整合抵抗がチップ抵抗または柱状の抵抗であり、
コネクタが同軸コネクタであり、
同軸線路の内導体の先端に整合抵抗の一端子が接続され、
整合抵抗の他端子のP2端子が、ディスク抵抗の中心側の端子に接続されており、
ディスク抵抗の外周側P1端子が同軸線路の外導体に接続されており、
印加抵抗の中心側P2端子が同軸コネクタの中心導体、
印加抵抗の外周側P1端子が、同軸コネクタの外導体側
に接続されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項5記載のインパルスイミュニティ評価装置であって、
印加抵抗が環状のディスク抵抗であり、
整合抵抗がチップ抵抗または柱状の抵抗であり、
コネクタが同軸コネクタであり、
同軸線路の内導体の先端に整合抵抗の一端子が接続され、
整合抵抗の他端子のP2端子が、同軸コネクタの内導体に接続され、
同軸線路の外導体が同軸コネクタの外導体に接続され、
また、
第1の配線上に直列にディスク抵抗が配されており、
ディスク抵抗の中心側のP2’端子が、受け側の同軸コネクタの中心導体に接続され、
ディスク抵抗の外周側P1’端子が同軸コネクタの外導体に接続されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項1乃至6及び請求項11及び12のいずれかに記載のインパルスイミュニティ評価装置であって、
印加抵抗が環状のディスク抵抗の代わりに、
チップ抵抗をその一端子を内側になるよう複数個放射状にならべ、
内側同士、外側同士を円状に接続されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項1乃至6及び請求項11乃至13のいずれかに記載のインパルスイミュニティ評価装置であって、
印加プローブ部に第2の同軸コネクタを有し、
印加抵抗のP2端子と第2の同軸コネクタの内導体、
印加端子のP1端子と同軸コネクタ2の外導体
が接続されていることを特徴とするインパルスイミュニティ評価装置。 - 請求項1乃至6及び請求項11、12、14のいずれかに記載のインパルスイミュニティ評価装置であって、
印加抵抗のP2端子に第2のキャパシタを接続し、
第2のキャパシタの他端は第2の同軸コネクタの内導体に接続し、
かつ、印加抵抗のP1端子に複数の第3のキャパシタを円筒状に等間隔に接続し、
それぞれ第3のキャパシタの他端を第2の同軸コネクタの外導体に接続したことを特徴とするインパルスイミュニティ評価装置。 - 請求項7又は8記載のインパルスイミュニティ評価装置であって、
第1及び第2の配線のP4端子及びP5端子とモニタ機能を接続する同軸線路であって、
その同軸線路の途中の構造が、
内導体同士を第2のキャパシタで最短接続し、且つ、
外導体同士を円筒状に等間隔に配された複数の第3のキャパシタで最短接続した
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項2又は3記載のインパルスイミュニティ評価装置であって、
伝送線路が同軸線路であり、同軸コネクタによって、評価対象の電子回路の搭載された基板に接続され、
印加抵抗及び整合抵抗の少なくとも一方が、環状のディスク抵抗、または、それと等価の抵抗をもつ、放射状に配された
複数のチップ抵抗の内側の端子と外側の端子をそれぞれ配線で接続したものであり、
評価対象の電子回路の配線に印加抵抗が直列に接続され、
その一端が整合抵抗の一端子に接続され、整合抵抗の他の端子と
印加抵抗の他の端子が基板側の同軸コネクタの端子に接続されている
ことを特徴とするインパルスイミュニティ評価装置。 - 請求項1記載のインパルスイミュニティ評価装置であって、
伝送線路が同軸線路であり、同軸コネクタによって、評価対象の電子回路の搭載された基板に接続され、
印加抵抗が、環状のディスク抵抗、または、それと等価の抵抗をもつ、放射状に配された
複数のチップ抵抗の内側の端子と外側の端子をそれぞれ配線で接続したものであり、
評価対象の電子回路の配線に印加抵抗が直列に接続され、
その両端が同軸コネクタの各端子に接続されている
ことを特徴とするインパルスイミュニティ評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009502645A JP5177902B2 (ja) | 2007-03-06 | 2008-03-06 | インパルスイミュニティ評価装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055153 | 2007-03-06 | ||
JP2007055153 | 2007-03-06 | ||
JP2009502645A JP5177902B2 (ja) | 2007-03-06 | 2008-03-06 | インパルスイミュニティ評価装置 |
PCT/JP2008/054558 WO2008108503A1 (ja) | 2007-03-06 | 2008-03-06 | インパルスイミュニティ評価装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008108503A1 true JPWO2008108503A1 (ja) | 2010-06-17 |
JP5177902B2 JP5177902B2 (ja) | 2013-04-10 |
Family
ID=39738365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009502645A Expired - Fee Related JP5177902B2 (ja) | 2007-03-06 | 2008-03-06 | インパルスイミュニティ評価装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8410791B2 (ja) |
EP (1) | EP2120059A4 (ja) |
JP (1) | JP5177902B2 (ja) |
CN (1) | CN101622546B (ja) |
WO (1) | WO2008108503A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010044488A1 (ja) * | 2008-10-15 | 2012-03-15 | 日本電気株式会社 | 同期型インパルスイミュニティ評価装置 |
US8884630B2 (en) * | 2009-07-24 | 2014-11-11 | Hewlett-Packard Development Company, L.P. | Active pin connection monitoring system and method |
JP2012237556A (ja) * | 2009-10-21 | 2012-12-06 | Hanwa Denshi Kogyo Kk | 複数個の各テスト回路を対象とする誤動作検出装置及び当該装置を使用した誤動作検出方法 |
JP5446996B2 (ja) * | 2010-02-26 | 2014-03-19 | 株式会社村田製作所 | プローブ |
CN102645598B (zh) * | 2012-04-25 | 2014-10-29 | 云南电力试验研究院(集团)有限公司电力研究院 | 电子设备未能通过静电放电抗扰度试验的调整方法 |
CN105093087A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | Esd特性测试*** |
CN105093004A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 抗静电保护测试***电路 |
JP6303817B2 (ja) * | 2014-05-28 | 2018-04-04 | 富士ゼロックス株式会社 | ノイズ耐性評価装置、ノイズ耐性評価方法及びプログラム |
CN110376466B (zh) * | 2019-07-23 | 2022-04-19 | 国网内蒙古东部电力有限公司电力科学研究院 | 一种阻尼振荡波产生电路、方法及阻尼振荡发生器 |
CN111130507B (zh) * | 2019-12-23 | 2021-08-10 | 北京大学 | 产生符合iec61000-4-2标准双峰波形的电路 |
JP7025046B2 (ja) * | 2020-01-28 | 2022-02-24 | Necプラットフォームズ株式会社 | 試験システム、試験方法、及びプログラム |
CN111487489A (zh) * | 2020-03-26 | 2020-08-04 | 珠海格力电器股份有限公司 | 一种芯片抗干扰度的评估方法及装置 |
KR20220039442A (ko) | 2020-09-22 | 2022-03-29 | 삼성전자주식회사 | Esd 테스트 방법 및 이를 수행하는 esd 테스트 시스템 |
CN117233584B (zh) * | 2023-11-16 | 2024-02-06 | 苏州锴威特半导体股份有限公司 | 共模瞬态抗扰度测试电路、方法、测试装置和存储装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100759A (ja) | 1981-12-11 | 1983-06-15 | Hitachi Ltd | 半導体スイツチの雑音耐量測定方法及び装置 |
JPS62182674A (ja) | 1986-02-06 | 1987-08-11 | Fujitsu Ten Ltd | サ−ボ回路の特性測定回路 |
JPH02113176U (ja) | 1989-02-25 | 1990-09-11 | ||
JPH04372204A (ja) | 1991-06-20 | 1992-12-25 | Murata Mfg Co Ltd | 同軸無反射終端器 |
CN2195763Y (zh) * | 1993-11-20 | 1995-04-26 | 北京市伏安电气公司 | 抗干扰局部放电检测仪 |
US5519327A (en) * | 1994-06-10 | 1996-05-21 | Vlsi Technology, Inc. | Pulse circuit using a transmission line |
JP4329087B2 (ja) | 1999-01-12 | 2009-09-09 | 東京電子交易株式会社 | 半導体デバイスの静電破壊試験方法と装置 |
US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
JP2000329818A (ja) | 1999-05-21 | 2000-11-30 | Read Rite Smi Kk | 電子素子のesd耐性評価方法、esd耐性試験装置並びにesd耐性評価装置 |
US6618230B2 (en) * | 2001-07-23 | 2003-09-09 | Macronix International Co., Ltd. | Electrostatic discharge cell of integrated circuit |
JP2003050262A (ja) | 2001-08-08 | 2003-02-21 | Hitachi Ltd | 高周波icソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法 |
JP3613269B2 (ja) | 2002-08-28 | 2005-01-26 | 日本電気株式会社 | ノイズイミュニティ評価装置及びノイズイミュニティ評価方法 |
JP2004309153A (ja) * | 2003-04-02 | 2004-11-04 | Advantest Corp | ノイズ試験装置 |
JP4630594B2 (ja) | 2004-07-26 | 2011-02-09 | 阪和電子工業株式会社 | 静電気放電耐性特性の測定方法並びに静電気破壊試験方法及びこれらの方法を実現するパルス電圧印加回路 |
JP4469682B2 (ja) | 2004-08-19 | 2010-05-26 | 阪和電子工業株式会社 | 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置 |
JP4673164B2 (ja) | 2005-08-26 | 2011-04-20 | キヤノン株式会社 | 液体吐出ヘッドおよび記録装置 |
FR2904116B1 (fr) * | 2006-07-18 | 2008-09-12 | Commissariat Energie Atomique | Procede et dispositif d'analyse de reseaux de cables electriques. |
-
2008
- 2008-03-06 CN CN2008800071264A patent/CN101622546B/zh not_active Expired - Fee Related
- 2008-03-06 WO PCT/JP2008/054558 patent/WO2008108503A1/ja active Application Filing
- 2008-03-06 EP EP08721973.9A patent/EP2120059A4/en not_active Withdrawn
- 2008-03-06 US US12/530,168 patent/US8410791B2/en not_active Expired - Fee Related
- 2008-03-06 JP JP2009502645A patent/JP5177902B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100090710A1 (en) | 2010-04-15 |
EP2120059A1 (en) | 2009-11-18 |
CN101622546A (zh) | 2010-01-06 |
CN101622546B (zh) | 2012-07-18 |
JP5177902B2 (ja) | 2013-04-10 |
EP2120059A4 (en) | 2014-01-08 |
WO2008108503A1 (ja) | 2008-09-12 |
US8410791B2 (en) | 2013-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5177902B2 (ja) | インパルスイミュニティ評価装置 | |
US10359461B2 (en) | Integrated circuit protection during high-current ESD testing | |
US8981790B2 (en) | Electronic device and noise current measuring method | |
TWI512300B (zh) | Cantilever high frequency probe card | |
KR101293381B1 (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
TWI564571B (zh) | Cantilever high frequency probe card | |
EP2589970A2 (en) | DC-AC probe card topology | |
TW201502518A (zh) | 具回授測試功能之探針模組 | |
WO2022244246A1 (ja) | Icのノイズ耐量検出装置、icのノイズ耐量検出方法、およびicの内部インピーダンス測定方法 | |
US20180299498A1 (en) | Human body model electrostatic discharge testing system and methods | |
US11374402B2 (en) | Protection circuit for oscilloscope measurement channel | |
CN108631287B (zh) | 用于示波器测量通道的保护电路 | |
JP2012217310A (ja) | サージ電圧制限装置 | |
JP5446996B2 (ja) | プローブ | |
Tamminen et al. | Charged cable—system ESD event | |
JP2007218779A (ja) | 半導体テスター用テストボード | |
Ungru et al. | Functional analysis of an integrated communication interface during ESD | |
Musolino et al. | Investigation on the susceptibility of microcontrollers to EFT interference | |
Glaesser et al. | ESD test at component level | |
TW202248661A (zh) | 檢測裝置及檢測模組 | |
Salisbury et al. | Reducing EOS current in hot bar process in manufacturing of fiber optics components | |
JPH10190392A (ja) | 高周波フィルタ | |
JP2019132645A (ja) | 出力回路、信号処理装置、検出装置 | |
JP2018124194A (ja) | 波形測定装置 | |
TW201313080A (zh) | 電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
LAPS | Cancellation because of no payment of annual fees |