JPWO2008004297A1 - キャパシタを含む半導体装置及びその製造方法 - Google Patents
キャパシタを含む半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2008004297A1 JPWO2008004297A1 JP2008523575A JP2008523575A JPWO2008004297A1 JP WO2008004297 A1 JPWO2008004297 A1 JP WO2008004297A1 JP 2008523575 A JP2008523575 A JP 2008523575A JP 2008523575 A JP2008523575 A JP 2008523575A JP WO2008004297 A1 JPWO2008004297 A1 JP WO2008004297A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhesion
- conductive
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜を貫通するビアホール内に充填された導電プラグと、
平面視において前記導電プラグを内包するように、前記層間絶縁膜の上に形成された導電性の結晶性向上膜と、
前記結晶性向上膜の上に配置され、前記結晶性向上膜とは異なる導電材料で形成された密着膜と、
前記密着膜の上に配置され、前記密着膜とは異なる導電材料で形成された酸素バリア膜と、
前記酸素バリア膜の上に形成され、下部電極、誘電体膜、及び上部電極がこの順番に積層されたキャパシタと
を有し、前記結晶性向上膜は、面心立方構造を有する導電材料が(111)配向した膜、または六方最密構造を有する導電材料が(002)配向した膜であり、前記密着膜は、前記結晶性向上膜と前記酸素バリア膜との密着性を高める半導体装置が提供される。
(a)半導体基板上に層間絶縁膜を形成する工程と、
(b)前記層間絶縁膜を貫通するビアホールを形成し、該ビアホール内に導電プラグを充填する工程と、
(c)前記導電プラグの上面上、及び前記層間絶縁膜の上面上に、結晶性向上膜を形成する工程と、
(d)前記結晶性向上導電膜の上に密着膜を形成する工程と、
(e)前記密着膜の上に酸素バリア膜を形成する工程と、
(f)前記酸素バリア膜の上に下部電極層、誘電体層、及び上部電極層を順番に積層する工程と、
(g)前記導電プラグが配置された領域に前記結晶性向上膜が残るように、該結晶性向上膜から前記上部電極層までの各層をパターニングする工程と
を有し、前記結晶性向上膜は、面心立方構造を有する導電材料が(111)配向した膜、または六方最密構造を有する導電材料が(002)配向した膜であり、前記密着膜は、前記結晶性向上膜と前記酸素バリア膜との密着性を高める半導体装置の製造方法が提供される。
Microelectronics Corporation製のSSW2000を使用する。また、層間絶縁膜22の上に密着膜やW膜が残らないように、ややオーバ研磨を行う。このため、導電プラグ25の上面が、その周囲の層間絶縁膜22の上面よりも低くなり、窪み25aが発生する。この窪み25aの深さは、例えば20nm〜50nmであり、典型的には約50nmである。
・基板表面と対向電極との間隔 約9mm(350mils);
・圧力 266Pa(2Torr);
・基板温度:400℃;
・NH3ガス流量:350sccm;
・基板側電極に供給する13.56MHzのRFパワー 100W;
・対向電極に供給する350kHzのRFパワー 55W;
・処理時間 60秒。
・基板とターゲットとの間隔 60mm;
・Arガス圧 0.15Pa;
・基板温度 20℃;
・DCパワー 2.6kW;
・成膜時間 35秒。
・アニール温度 600℃;
・処理時間 60秒。
Microelectronics Corporation製のSSW2000を使用する。CMP後の下地導電膜30の厚さを、50nm〜100nm、典型的には約50nmとする。
・アニール温度 650℃;
・処理時間 60秒。
・基板温度 425℃;
・Arガス流量 100〜200sccm;
・DCパワー 0.5kW以下。
・基板温度 200℃以下、典型的には150℃;
・Arガス流量 100〜200sccm;
・DCパワー 0.5kW。
・Arガス流量 40sccm;
・N2ガス流量 10sccm;
・圧力 253.3Pa;
・基板温度 400℃;
・DCパワー 1.0kW。
・Ar雰囲気圧力 0.11Pa;
・基板温度500℃;
・DCパワー 0.5kW。
・温度 650℃;
・処理時間 60秒。
・基板温度 300℃;
・Arガス流量 140sccm;
・O2ガス流量 60sccm;
・圧力 0.48Pa;
・DCパワー 1〜2kW。
・処理温度 725℃;
・雰囲気 O2流量20sccm+Ar流量2000sccm;
・処理時間 60秒。
・基板温度 20〜100℃(特に制御しないが、成膜中に徐々に上昇する);
・Arガス流量 100sccm;
・O2ガス流量 100sccm;
・圧力 0.8Pa;
・DCパワー 1kW。
・Arガス流量 199sccm;
・圧力 1Pa;
・基板温度 350〜450℃(典型的には400℃);
・DCパワー 1.0kW。
Claims (20)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜を貫通するビアホール内に充填された導電プラグと、
平面視において前記導電プラグを内包するように、前記層間絶縁膜の上に形成された導電性の結晶性向上膜と、
前記結晶性向上膜の上に配置され、前記結晶性向上膜とは異なる導電材料で形成された密着膜と、
前記密着膜の上に配置され、前記密着膜とは異なる導電材料で形成された酸素バリア膜と、
前記酸素バリア膜の上に形成され、下部電極、誘電体膜、及び上部電極がこの順番に積層されたキャパシタと
を有し、前記結晶性向上膜は、面心立方構造を有する導電材料が(111)配向した膜、または六方最密構造を有する導電材料が(002)配向した膜であり、前記密着膜は、前記結晶性向上膜と前記酸素バリア膜との密着性を高める半導体装置。 - 前記密着膜は、Al、Pt、Ru、Pd、Os、Rh、PtO、IrO、RuO、及びPdOからなる群より選択された導電材料で形成されている請求項1に記載の半導体装置。
- 前記密着膜の厚さは、1nm〜50nmの範囲内である請求項2に記載の半導体装置。
- 前記密着膜は、(002)配向したTiで形成されている請求項1に記載の半導体装置。
- 前記密着膜の厚さは、1nm〜30nmの範囲内である請求項2に記載の半導体装置。
- 前記酸素バリア膜が、TiAlN、Ir、またはRuで形成されている請求項1に記載の半導体装置。
- 前記密着膜は、前記酸素バリア膜よりも薄い請求項1に記載の半導体装置。
- 前記結晶性向上膜が、TiN、Ti、Pt、Ir、Re、Ru、Pd、Os、またはこれらの金属の合金で形成されている請求項1に記載の半導体装置。
- 前記導電プラグの上面が前記層間絶縁膜の上面よりも低く、さらに、前記層間絶縁膜及び前記導電プラグの上面と、前記結晶性向上膜との間に、下地導電膜が配置されており、該下地導電膜の上面が平坦化されている請求項1に記載の半導体装置。
- 前記導電プラグの上面が前記層間絶縁膜の上面よりも低く、さらに、前記導電プラグの上面と、前記結晶性向上膜との間に、下地導電膜が配置されており、該下地導電膜の上面及び該層間絶縁膜の上面で構成される表面が平坦化されている請求項1に記載の半導体装置。
- 前記キャパシタの誘電体膜が、ペロブスカイト構造またはBi層状構造を持つ強誘電体材料で形成されている請求項1に記載の半導体装置。
- (a)半導体基板上に層間絶縁膜を形成する工程と、
(b)前記層間絶縁膜を貫通するビアホールを形成し、該ビアホール内に導電プラグを充填する工程と、
(c)前記導電プラグの上面上、及び前記層間絶縁膜の上面上に、結晶性向上膜を形成する工程と、
(d)前記結晶性向上導電膜の上に密着膜を形成する工程と、
(e)前記密着膜の上に酸素バリア膜を形成する工程と、
(f)前記酸素バリア膜の上に下部電極層、誘電体層、及び上部電極層を順番に積層する工程と、
(g)前記導電プラグが配置された領域に前記結晶性向上膜が残るように、該結晶性向上膜から前記上部電極層までの各層をパターニングする工程と
を有し、前記結晶性向上膜は、面心立方構造を有する導電材料が(111)配向した膜、または六方最密構造を有する導電材料が(002)配向した膜であり、前記密着膜は、前記結晶性向上膜と前記酸素バリア膜との密着性を高める半導体装置の製造方法。 - 前記工程bと工程cとの間に、さらに、
(b1)前記導電プラグの上面及び前記層間絶縁膜の上面を、NH3、N2O、またはN2を含むガスのプラズマに晒す工程と、
(b2)前記プラズマに晒された表面上に、下地導電膜を堆積させる工程と、
(b3)前記下地導電膜の表面を平坦化する工程と
を含み、前記工程cにおいて、平坦化された前記下地導電膜の上に、前記結晶性向上膜を形成する請求項12に記載の半導体装置の製造方法。 - 前記工程b3と工程cとの間に、さらに、平坦化された前記下地導電膜の表面を、NH3、N2O、またはN2を含むガスのプラズマに晒す工程を含む請求項13に記載の半導体装置の製造方法。
- 前記密着膜が、面心立方構造を有する導電材料が(111)配向した膜、または六方最密構造を有する導電材料が(002)配向した膜である請求項12に記載の半導体装置の製造方法。
- 前記密着膜は、Al、Pt、Ru、Pd、Os、Rh、PtO、IrO、RuO、及びPdOからなる群より選択された導電材料で形成されている請求項12に記載の半導体装置の製造方法。
- 前記密着膜の厚さは、1nm〜50nmの範囲内である請求項16に記載の半導体装置の製造方法。
- 前記密着膜は、(002)配向したTiで形成されている請求項12に記載の半導体装置の製造方法。
- 前記密着膜の厚さは、1nm〜30nmの範囲内である請求項18に記載の半導体装置の製造方法。
- 前記結晶性向上膜が、TiN、Ti、Pt、Ir、Re、Ru、Pd、Os、またはこれらの金属の合金で形成されている請求項12に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/313490 WO2008004297A1 (fr) | 2006-07-06 | 2006-07-06 | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008004297A1 true JPWO2008004297A1 (ja) | 2009-12-03 |
JP5007723B2 JP5007723B2 (ja) | 2012-08-22 |
Family
ID=38894275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008523575A Expired - Fee Related JP5007723B2 (ja) | 2006-07-06 | 2006-07-06 | キャパシタを含む半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5007723B2 (ja) |
WO (1) | WO2008004297A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AR127377A1 (es) | 2021-10-15 | 2024-01-17 | Kws Saat Se & Co Kgaa | Mutantes de beta vulgaris tolerantes a herbicidas inhibidores de als |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
JP3435633B2 (ja) * | 1999-09-13 | 2003-08-11 | 株式会社村田製作所 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
US6583507B1 (en) * | 2002-04-26 | 2003-06-24 | Bum Ki Moon | Barrier for capacitor over plug structures |
JP2004288696A (ja) * | 2003-03-19 | 2004-10-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006134980A (ja) * | 2004-11-04 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-07-06 JP JP2008523575A patent/JP5007723B2/ja not_active Expired - Fee Related
- 2006-07-06 WO PCT/JP2006/313490 patent/WO2008004297A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2008004297A1 (fr) | 2008-01-10 |
JP5007723B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
JP5205741B2 (ja) | 半導体装置の製造方法 | |
JP5211558B2 (ja) | 半導体装置の製造方法 | |
JP5093236B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008226995A (ja) | 半導体装置及びその製造方法 | |
JP2008066644A (ja) | 半導体装置及びその製造方法 | |
JP5347381B2 (ja) | 半導体装置の製造方法 | |
JP4983172B2 (ja) | 半導体装置及びその製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
JP5412754B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009105223A (ja) | 半導体装置及びその製造方法 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5277657B2 (ja) | 半導体装置及びその製造方法 | |
JP4971740B2 (ja) | 半導体装置の製造方法 | |
JP5326256B2 (ja) | 半導体装置の製造方法 | |
JP5272432B2 (ja) | 半導体装置の製造方法 | |
JP2007266023A (ja) | 半導体装置、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5007723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |