JPWO2006025134A1 - ジッタ測定機能付き半導体集積回路 - Google Patents
ジッタ測定機能付き半導体集積回路 Download PDFInfo
- Publication number
- JPWO2006025134A1 JPWO2006025134A1 JP2006531266A JP2006531266A JPWO2006025134A1 JP WO2006025134 A1 JPWO2006025134 A1 JP WO2006025134A1 JP 2006531266 A JP2006531266 A JP 2006531266A JP 2006531266 A JP2006531266 A JP 2006531266A JP WO2006025134 A1 JPWO2006025134 A1 JP WO2006025134A1
- Authority
- JP
- Japan
- Prior art keywords
- converter
- integrated circuit
- semiconductor integrated
- jitter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000012937 correction Methods 0.000 claims abstract description 54
- 230000006870 function Effects 0.000 description 32
- 238000007689 inspection Methods 0.000 description 16
- 239000006185 dispersion Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
- G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/22—Apparatus or processes for the manufacture of optical heads, e.g. assembly
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
ジッタ測定機能付き半導体集積回路は、スライサ（１１）、Ｔ／Ｖ変換器（１２）、Ａ／Ｄ変換器（１３）、プロセッサ（１４）、マルチプレクサ（１５）および補正部（１６）を備えている。スライサ（１１）は、入力信号を２値化してデータ信号を生成する。Ｔ／Ｖ変換器（１２）は、入力信号のデータ長に応じた電圧を出力する。マルチプレクサ（１５）は、Ｔ／Ｖ変換器（１２）の入力信号としてデータ信号と基準信号とを切り替える。Ａ／Ｄ変換器（１３）は、Ｔ／Ｖ変換器（１２）の出力電圧をデジタルデータに変換する。プロセッサ（１４）は、このデジタルデータに基づいてＴ／Ｖ変換器（１２）の入力信号のジッタを測定する。そして、補正部（１６）は、マルチプレクサ（１５）によって基準信号が選択されたときのＴ／Ｖ変換器（１２）の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ変換器（１２）の出力特性の補正を行う。
Description
本発明は、半導体集積回路に関し、特に、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）装置などで用いられるＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）信号のジッタを測定する機能を備えた半導体集積回路に関する。
光ディスク装置において光ディスクから読み取ったデータ信号のジッタを測定する方法として次の２つが一般的である。一つは、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）装置などで用いられるｄａｔａ ｔｏ ｃｌｏｃｋジッタ測定方法であり、もう一つは、ＣＤ装置などで用いられる３Ｔ法または２２Ｔ法と呼ばれるジッタ測定方法である。
Ｄａｔａ ｔｏ ｃｌｏｃｋ測定回路は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の学習機能のためにＬＳＩに搭載されている。したがって、ＤＶＤ装置については、ｄａｔａ ｔｏ ｃｌｏｃｋ測定回路を用いて出荷検査用のジッタ測定を行うことができる。一方、ＣＤ装置の場合、ジッタを測定するための回路がＬＳＩに搭載されていない。これは、ジッタ測定機能は、本来、ＬＳＩには不要な機能だからである。したがって、ＣＤ装置の出荷検査におけるジッタ測定は、計測器として一般に製造・販売されているジッタメータを用いて行われる。
図５は、ジッタメータの構成を示す。スライサ１１は、入力信号としてのＥＦＭ信号を２値化してデータ信号を生成する。ＥＦＭ信号はハイレベルとロウレベルの生成確率が等しくなるよう生成されており、スライサ１１では、入力信号のアシンメトリの影響を低減すべく、データ信号のハイレベルおよびロウレベルの各期間の平均時間が等しくなるようにデューティ・フィードバックが行われている。Ｔ／Ｖ変換器１２は、データ信号のデータ長を計測し、データ長に応じた電圧を出力する。具体的には、Ｔ／Ｖ変換器１２は、データ長として、データ信号の正または負のパルス幅を計測し、計測している期間、のこぎり波の充電を行い、計測が終了した時点で充電電圧を出力する。なお、Ｔ／Ｖ変換器１２は、特定のデータ長のデータ信号を選択する機能を有している。Ａ／Ｄ変換器１３は、Ｔ／Ｖ変換器１２の出力電圧をデジタルデータに変換する。そして、プロセッサ１４は、このデジタルデータを入力し、データ信号のジッタの平均値、分散値および標準偏差などを算出する。このようにして、ＥＦＭ信号のジッタが測定され、統計される（たとえば、非特許文献１参照）。
ディジタルプロセッシング・ジッタメーター取扱説明書、リーダー電子株式会社
ディジタルプロセッシング・ジッタメーター取扱説明書、リーダー電子株式会社
ジッタメータを用いてＣＤ装置の出荷検査を行うといった従来の方法では、製造ラインごとにジッタメータを配備しなければならず、出荷検査コスト高の要因となっていた。したがって、ジッタメータを用いることなくＬＳＩ自身でジッタ測定を行うことが求められる。しかし、上記のジッタメータの機能を単にそのままＬＳＩに内蔵したのでは、ＬＳＩごとに製造ばらつきによりジッタ測定結果が異なってしまい、出荷検査で用いることが困難である。
上記問題に鑑み、本発明は、個体差によるばらつきのない高精度なジッタ測定が可能な半導体集積回路を実現することを課題とする。
上記課題を解決するために本発明が講じた手段は、半導体集積回路として、入力信号を２値化してデータ信号を生成するスライサと、入力信号のデータ長に応じた電圧を出力するＴ／Ｖ変換器と、Ｔ／Ｖ変換器の入力信号としてデータ信号と基準信号とを切り替えるマルチプレクサと、Ｔ／Ｖ変換器の出力電圧をデジタルデータに変換するＡ／Ｄ変換器と、このデジタルデータに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するプロセッサと、マルチプレクサによって基準信号が選択されたときのＴ／Ｖ変換器の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ変換器の出力特性の補正を行う補正部とを備えたものとする。
これによると、マルチプレクサによってＴ／Ｖ変換器の入力信号が基準信号に切り替えられ、補正部によって、基準信号が入力されたときのＴ／Ｖ変換器の出力電圧と所定の電圧とが比較され、この比較結果に基づいてＴ／Ｖ変換器の出力特性が補正される。したがって、個体差によるばらつきのない高精度なジッタ測定が実現される。
好ましくは、補正部は、Ｔ／Ｖ変換器のゲイン調整およびオフセット調整を行うものとする。
また、好ましくは、プロセッサは、デジタルデータのうち所定の範囲内のものに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するものとする。
また、好ましくは、プロセッサは、ジッタの測定結果を統計し、ジッタの平均値と理想値とのずれを算出するものとする。そして、上記の半導体集積回路は、プロセッサによって算出されたずれに基づいてスライサのスライスレベルを補正するスライスレベル補正部を備えているものとする。
また、好ましくは、上記の半導体集積回路は、Ｔ／Ｖ変換器の出力電圧を増幅する増幅器を備えているものとする。そして、Ａ／Ｄ変換器は、増幅器によって増幅された電圧をデジタルデータに変換するものとする。
また、好ましくは、プロセッサは、マルチプレクサによって第１のデータ長の第１の基準信号が選択されたときのＡ／Ｄ変換器から出力された第１のデジタルデータ、およびマルチプレクサによって第２のデータ長の第２の基準信号が選択されたときのＡ／Ｄ変換器から出力された第２のデジタルデータに基づいて、Ｔ／Ｖ変換器のゲインと理想のゲインとのずれを算出し、このずれに基づいてデジタルデータを補正するものとする。
また、好ましくは、プロセッサは、Ｔ／Ｖ変換器の入力信号としてデータ信号が選択されたときのジッタの分散値から、Ｔ／Ｖ変換器の入力信号として基準信号が選択されたときのジッタの分散値を差し引くものとする。
また、好ましくは、スライサ、Ａ／Ｄ変換器およびプロセッサのうち少なくとも一つは、上記の半導体集積回路におけるジッタ測定以外の機能と共用されるものとする。
以上のように本発明によると、ジッタ測定機能を有する半導体集積回路について、個体差によるばらつきのない高精度なジッタ測定が実現される。したがって、出荷検査にジッタメータを用いる必要がなくなり、出荷検査コストひいては半導体集積回路の製造コストが低減される。
１１ スライサ
１２ Ｔ／Ｖ変換器
１３ Ａ／Ｄ変換器
１４ プロセッサ
１５ マルチプレクサ
１６ 補正部
１７ スライスレベル補正部
１８ 増幅器
１２ Ｔ／Ｖ変換器
１３ Ａ／Ｄ変換器
１４ プロセッサ
１５ マルチプレクサ
１６ 補正部
１７ スライスレベル補正部
１８ 増幅器
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３、プロセッサ１４、マルチプレクサ１５および補正部１６を備えている。スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３およびプロセッサ１４についてはすでに説明したとおりである。マルチプレクサ１５は、Ｔ／Ｖ変換器１２の入力信号として、スライサ１１から出力されたデータ信号と基準信号とを切り替える。補正部１６は、Ｔ／Ｖ変換器１２の出力特性を補正する。マルチプレクサ１５によってスライサ１１の出力が選択された場合には従来と同様に通常のジッタ測定が行われ、基準信号が選択された場合には下記のようなＴ／Ｖ変換器１２の出力特性の補正が行われる。
図１は、本発明の第１の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３、プロセッサ１４、マルチプレクサ１５および補正部１６を備えている。スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３およびプロセッサ１４についてはすでに説明したとおりである。マルチプレクサ１５は、Ｔ／Ｖ変換器１２の入力信号として、スライサ１１から出力されたデータ信号と基準信号とを切り替える。補正部１６は、Ｔ／Ｖ変換器１２の出力特性を補正する。マルチプレクサ１５によってスライサ１１の出力が選択された場合には従来と同様に通常のジッタ測定が行われ、基準信号が選択された場合には下記のようなＴ／Ｖ変換器１２の出力特性の補正が行われる。
Ｔ／Ｖ変換器１２はＬＳＩ製造時のばらつきを持っているため、入力データ長の変化に対する変換電圧の変化で定義されるＴ／Ｖ変換器１２のゲインはＬＳＩごとにばらついている。さらに、正規のデータ長が入力されたときに出力される絶対電圧、すなわち、オフセットもまたＬＳＩごとにばらついている。前者のばらつきは、プロセッサ１４において標準偏差などの演算処理をする際に標準偏差自身のばらつきとなり、ジッタ測定結果に直接的な悪影響を及ぼす。一方、後者のばらつきは、Ｔ／Ｖ変換された電圧の分布の中心となる電圧のばらつきとなる。そして、その中心となる電圧のずれが大きい場合には、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジを超えてしまい、誤ったジッタ測定結果が導かれるおそれがある。そこで、補正部１６によってＴ／Ｖ変換器１２の出力特性を補正し、ＬＳＩごとのばらつきを低減する。
具体的には、Ｔ／Ｖ変換器１２の出力特性の補正は次のようにして行う。まず、マルチプレクサ１５によってＴ／Ｖ変換器１２に基準信号を入力する。基準信号は、ジッタのない所定のデータ長のデータ信号、すなわち、正規のデータ信号である。基準信号は、外部から与えてもよいし、ＬＳＩ内部で生成してもよい。補正部１６は、基準信号が入力されたＴ／Ｖ変換器１２の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ変換器１２にフィードバックをかける。より具体的には、補正部１６は、Ｔ／Ｖ変換器１２の出力電力が所定の電圧と等しくなるように、Ｔ／Ｖ変換器１２のゲイン調整を行う。これにより、ＬＳＩごとのＴ／Ｖ変換器１２のゲインのばらつきが低減される。
さらに、補正部１６は、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジの中心付近となるようにオフセット調整を行う。これにより、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジに収まり、正確なジッタ測定結果が得られる。
すでに述べたように、Ｔ／Ｖ変換器１２は特定のデータ長のデータ信号を選択する機能を有する。しかし、ジッタが比較的大きい場合、特定のデータ長とそれ以外との区別が明確でなくなるため、特定のデータ長以外のデータ信号が選択されてしまうことがある。たとえば、特定のデータ長を３Ｔとすると、２Ｔおよび４Ｔのデータ長のデータ信号が選択される場合がある。このように、Ｔ／Ｖ変換器１２の出力に、特定のデータ長以外のデータ信号のものが混入すると、最終的なジッタ測定結果の信頼性が低下する。そこで、プロセッサ１４が処理すべきデジタルデータに制限を設け、所定の範囲内のデータだけを取り扱うようにする。具体的には、特定のデータ長が３Ｔの場合には、データ長が３Ｔ近傍、たとえば、２．５Ｔから３．５Ｔまでに相当するデジタルデータのみを処理するようにする。これにより、ジッタ測定結果がより正確なものとなる。
ＬＳＩごとのＴ／Ｖ変換器１２の出力特性のばらつきは、補正部１６による補正の精度が高いほど低減する。しかし、補正の精度を向上することによって、補正部１６の回路規模が増大する。また、Ｔ／Ｖ変換器１２の出力電圧との比較対象である所定の電圧や、実際に比較動作をするコンパレータ（不図示）のオフセットには、ＬＳＩごとにばらつきがあるため、Ｔ／Ｖ変換器１２によってある程度のジッタ測定誤差が生じることは避けられない。したがって、補正部１６では粗調整を行い、プロセッサ１４において微調整を行って、ジッタ測定精度を向上することが好ましい。
具体的には、プロセッサ１４は、Ｔ／Ｖ変換器１２にデータ長が３Ｔの第１の基準信号が与えられたときのデジタルデータＶ１と、データ長が２．５Ｔの第２の基準信号が与えられたときのデジタルデータＶ２とを入力する。このとき、Ｔ／Ｖ変換器１２のゲインは（Ｖ１−Ｖ２）／（３Ｔ−２．５Ｔ）で表される。第１の基準信号に係るデジタルデータの理想値はＶ１０であり、第２の基準信号に係るデジタルデータの理想値はＶ２０であるとすると、プロセッサ１４において、入力されたデジタルデータを（Ｖ１０−Ｖ２０）／（Ｖ１−Ｖ２）倍すればよい。これにより、Ｔ／Ｖ変換器１２のゲイン誤差がプロセッサ１４によって修正され、ジッタ測定結果がより正確なものとなる。
ところで、ジッタ測定機能をＬＳＩに内蔵した場合、ＬＳＩ内の他の回路からのノイズがＴ／Ｖ変換器１２やＡ／Ｄ変換器１３に印加されることがある。このような他の回路から印加されたノイズはジッタとして測定されてしまい、ジッタ測定結果に誤差が生じる。そこで、次のような対策を講じることが好ましい。すなわち、プロセッサ１４は、基準信号が入力された状態で、観測したジッタの分散値を計算する。基準信号はジッタを含まないため、このとき得られる分散値は主にノイズに起因したものである。プロセッサ１４は、この分散値を記憶しておき、通常のデータ信号入力によって観測されたジッタの分散値から、この記憶した分散値を差し引く。これにより、ＬＳＩの他の回路からのノイズに起因するジッタ測定誤差が相殺される。
以上、本実施形態によると、ジッタ測定機能を有するＬＳＩについてＬＳＩごとの製造ばらつきが低減される。これにより、ＬＳＩの個体差にかかわらず、精度のよいジッタ測定が実現される。
なお、補正部１６は、ハードウェアとして構成してもよいし、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを用いてソフトウェア処理をしてもよい。また、スライサ１１、Ａ／Ｄ変換器１３およびプロセッサ１４のそれぞれは、時分割処理するなどしてＬＳＩにおける他の機能と共用するようにしてもよい。これにより、ＬＳＩのレイアウト面積が削減される。
（第２の実施形態）
図２は、本発明の第２の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）にスライスレベル補正部１７を設けた構成をしている。
図２は、本発明の第２の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）にスライスレベル補正部１７を設けた構成をしている。
入力信号であるＥＦＭ信号の中にはある特定のデータ長が正規の長さからずれているものがある。プロセッサ１４は、一定の検出窓で入力信号のジッタ検出を行っており、データ長にずれがある信号は検出窓の外に出てしまい、ジッタ測定対象外となってしまう。すなわち、ジッタ測定対象となるべきデータ信号が測定されなくなり、ジッタ測定結果が誤ったものとなってしまうおそれがある。そこで、スライスレベル補正部１７によってスライサ１１のスライスレベルを補正し、データ信号のデータ長のずれを低減する。
具体的には、プロセッサ１４は、入力信号のデータ長の平均値を算出し、この平均値と理想値とのずれを出力する。スライスレベル補正部１７は、このずれに基づいて、スライサ１１のスライスレベルを調整する。より具体的には、上記のずれがなくなるまで、スライサ１１にフィードバックをかける。
以上、本実施形態によると、ジッタ測定機能を有する半導体集積回路について、入力信号のデータ長の分布の平均値が理想値となるように調整される。これにより、精度のよいジッタ測定が実現される。
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）に増幅器１８を設けた構成をしている。
図３は、本発明の第３の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）に増幅器１８を設けた構成をしている。
本発明において測定対象とするジッタは、データ長に依存しない絶対的な値、より詳細には、観測されたデータ長と理想のデータ長とのずれを所定の値（基本データ長）で割った値として定義される。この定義によると、たとえば、データ長が３Ｔのデータ信号における１ｎｓのジッタと、データ長が１１Ｔのデータ信号における１ｎｓのジッタとは、同じ大きさということになる。
３Ｔ法よりも１１Ｔ法の方が、Ｔ／Ｖ変換器１２においてのこぎり波の積分時間が長くなるため、出力電圧が大きくなる。したがって、１１Ｔ法では、Ｔ／Ｖ変換器１２の出力電圧をＡ／Ｄ変換器１３の入力レンジに収めるべく、Ｔ／Ｖ変換器１２のゲインを３Ｔ法のときよりも下げる必要がある。しかし、ゲインを下げることによってジッタが縮小されてしまい、本来の大きさとは異なるジッタが測定され、ジッタ測定精度が悪化してしまう。プロセッサ１４によってジッタの縮小を補償することができるが、それには、Ａ／Ｄ変換器１３が高精度のデジタルデータを出力することが必要である。しかし、Ａ／Ｄ変換器１３の精度の向上はコスト増の要因となるため好ましくない。そこで、図３に示したように、Ｔ／Ｖ変換器１２とＡ／Ｄ変換器１３との間に増幅器１８を設ける。
増幅器１８は、Ｔ／Ｖ変換器１２の出力電圧を増幅し、Ａ／Ｄ変換器１３は、その増幅された電圧についてデジタルデータを出力する。すなわち、Ｔ／Ｖ変換器１２によって縮小されたジッタを、増幅器１８で増幅して本来の大きさに戻してからＡ／Ｄ変換器１３に与える。これにより、ジッタ測定機能を有する半導体集積回路について、１１Ｔ法によるジッタ測定の精度が向上する。
以上、本発明の実施形態のいくつかを説明したが、上記の各実施形態において、図４に示したように、マルチプレクサ１５によって入力信号および基準信号のいずれか一方を選択し、その選択した信号をスライサ１１によって２値化するようにしてもよい。
本発明に係る半導体集積回路は、個体差によるばらつきのない高精度のジッタ測定機能を有しているため、書き込み可能なＣＤ装置用のＬＳＩとして有用である。
【０００３】
［０００９］ 好ましくは、補正部は、Ｔ／Ｖ変換器のゲイン調整およびオフセット調整
を行うものとする。
［００１０］ また、好ましくは、プロセッサは、デジタルデータのうち所定の範囲内の
ものに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するものとする。
［００１１］ また、好ましくは、プロセッサは、デジタルデータに基づいてＴ／Ｖ変換
器の入力信号のデータ長の平均値を算出し当該平均値と理想値とのずれを算出するものと
する。そして、上記の半導体集積回路は、プロセッサによって算出されたずれに基づいて
スライサのスライスレベルを補正するスライスレベル補正部を備えているものとする。
［００１２］ また、好ましくは、上記の半導体集積回路は、Ｔ／Ｖ変換器の出力電圧を
増幅する増幅器を備えているものとする。そして、Ａ／Ｄ変換器は、増幅器によって増幅
された電圧をデジタルデータに変換するものとする。
［００１３］ また、好ましくは、プロセッサは、マルチプレクサによって第１のデータ
長の第１の基準信号が選択されたときのＡ／Ｄ変換器から出力された第１のデジタルデー
タ、およびマルチプレクサによって第２のデータ長の第２の基準信号が選択されたときの
Ａ／Ｄ変換器から出力された第２のデジタルデータに基づいて、Ｔ／Ｖ変換器のゲインと
理想のゲインとのずれを算出し、このずれに基づいてデジタルデータを補正するものとす
る。
［００１４］ また、好ましくは、プロセッサは、Ｔ／Ｖ変換器の入力信号としてデータ
信号が選択されたときのジッタの分散値から、Ｔ／Ｖ変換器の入力信号として基準信号が
選択されたときのジッタの分散値を差し引くものとする。
［００１５］ また、好ましくは、スライサ、Ａ／Ｄ変換器およびプロセッサのうち少な
くとも一つは、上記の半導体集積回路におけるジッタ測定以外の機能と共用されるものと
する。
【発明の効果】
［００１６］ 以上のように本発明によると、ジッタ測定機能を有する半導体集積回路に
ついて、個体差によるばらつきのない高精度なジッタ測定が実現される。したがって、出
荷検査にジッタメータを用いる必要がなくなり、出荷検査コストひいては半導体集積回路
の製造コストが低減される。
【図面の簡単な説明】
３
［０００９］ 好ましくは、補正部は、Ｔ／Ｖ変換器のゲイン調整およびオフセット調整
を行うものとする。
［００１０］ また、好ましくは、プロセッサは、デジタルデータのうち所定の範囲内の
ものに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するものとする。
［００１１］ また、好ましくは、プロセッサは、デジタルデータに基づいてＴ／Ｖ変換
器の入力信号のデータ長の平均値を算出し当該平均値と理想値とのずれを算出するものと
する。そして、上記の半導体集積回路は、プロセッサによって算出されたずれに基づいて
スライサのスライスレベルを補正するスライスレベル補正部を備えているものとする。
［００１２］ また、好ましくは、上記の半導体集積回路は、Ｔ／Ｖ変換器の出力電圧を
増幅する増幅器を備えているものとする。そして、Ａ／Ｄ変換器は、増幅器によって増幅
された電圧をデジタルデータに変換するものとする。
［００１３］ また、好ましくは、プロセッサは、マルチプレクサによって第１のデータ
長の第１の基準信号が選択されたときのＡ／Ｄ変換器から出力された第１のデジタルデー
タ、およびマルチプレクサによって第２のデータ長の第２の基準信号が選択されたときの
Ａ／Ｄ変換器から出力された第２のデジタルデータに基づいて、Ｔ／Ｖ変換器のゲインと
理想のゲインとのずれを算出し、このずれに基づいてデジタルデータを補正するものとす
る。
［００１４］ また、好ましくは、プロセッサは、Ｔ／Ｖ変換器の入力信号としてデータ
信号が選択されたときのジッタの分散値から、Ｔ／Ｖ変換器の入力信号として基準信号が
選択されたときのジッタの分散値を差し引くものとする。
［００１５］ また、好ましくは、スライサ、Ａ／Ｄ変換器およびプロセッサのうち少な
くとも一つは、上記の半導体集積回路におけるジッタ測定以外の機能と共用されるものと
する。
【発明の効果】
［００１６］ 以上のように本発明によると、ジッタ測定機能を有する半導体集積回路に
ついて、個体差によるばらつきのない高精度なジッタ測定が実現される。したがって、出
荷検査にジッタメータを用いる必要がなくなり、出荷検査コストひいては半導体集積回路
の製造コストが低減される。
【図面の簡単な説明】
３
本発明は、半導体集積回路に関し、特に、ＣＤ（Compact Disc）装置などで用いられるＥＦＭ（Eight to Fourteen Modulation）信号のジッタを測定する機能を備えた半導体集積回路に関する。
光ディスク装置において光ディスクから読み取ったデータ信号のジッタを測定する方法として次の２つが一般的である。一つは、ＤＶＤ（Digital Versatile Disc）装置などで用いられるdata to clockジッタ測定方法であり、もう一つは、ＣＤ装置などで用いられる３Ｔ法または２２Ｔ法と呼ばれるジッタ測定方法である。
Data to clock測定回路は、ＬＳＩ（Large Scale Integrated circuit）の学習機能のためにＬＳＩに搭載されている。したがって、ＤＶＤ装置については、data to clock測定回路を用いて出荷検査用のジッタ測定を行うことができる。一方、ＣＤ装置の場合、ジッタを測定するための回路がＬＳＩに搭載されていない。これは、ジッタ測定機能は、本来、ＬＳＩには不要な機能だからである。したがって、ＣＤ装置の出荷検査におけるジッタ測定は、計測器として一般に製造・販売されているジッタメータを用いて行われる。
図５は、ジッタメータの構成を示す。スライサ１１は、入力信号としてのＥＦＭ信号を２値化してデータ信号を生成する。ＥＦＭ信号はハイレベルとロウレベルの生成確率が等しくなるよう生成されており、スライサ１１では、入力信号のアシンメトリの影響を低減すべく、データ信号のハイレベルおよびロウレベルの各期間の平均時間が等しくなるようにデューティ・フィードバックが行われている。Ｔ／Ｖ変換器１２は、データ信号のデータ長を計測し、データ長に応じた電圧を出力する。具体的には、Ｔ／Ｖ変換器１２は、データ長として、データ信号の正または負のパルス幅を計測し、計測している期間、のこぎり波の充電を行い、計測が終了した時点で充電電圧を出力する。なお、Ｔ／Ｖ変換器１２は、特定のデータ長のデータ信号を選択する機能を有している。Ａ／Ｄ変換器１３は、Ｔ／Ｖ変換器１２の出力電圧をデジタルデータに変換する。そして、プロセッサ１４は、このデジタルデータを入力し、データ信号のジッタの平均値、分散値および標準偏差などを算出する。このようにして、ＥＦＭ信号のジッタが測定され、統計される（たとえば、非特許文献１参照）。
ディジタルプロセッシング・ジッタメーター取扱説明書、リーダー電子株式会社
ディジタルプロセッシング・ジッタメーター取扱説明書、リーダー電子株式会社
ジッタメータを用いてＣＤ装置の出荷検査を行うといった従来の方法では、製造ラインごとにジッタメータを配備しなければならず、出荷検査コスト高の要因となっていた。したがって、ジッタメータを用いることなくＬＳＩ自身でジッタ測定を行うことが求められる。しかし、上記のジッタメータの機能を単にそのままＬＳＩに内蔵したのでは、ＬＳＩごとに製造ばらつきによりジッタ測定結果が異なってしまい、出荷検査で用いることが困難である。
上記問題に鑑み、本発明は、個体差によるばらつきのない高精度なジッタ測定が可能な半導体集積回路を実現することを課題とする。
上記課題を解決するために本発明が講じた手段は、半導体集積回路として、入力信号を２値化してデータ信号を生成するスライサと、入力信号のデータ長に応じた電圧を出力するＴ／Ｖ変換器と、Ｔ／Ｖ変換器の入力信号としてデータ信号と基準信号とを切り替えるマルチプレクサと、Ｔ／Ｖ変換器の出力電圧をデジタルデータに変換するＡ／Ｄ変換器と、このデジタルデータに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するプロセッサと、マルチプレクサによって基準信号が選択されたときのＴ／Ｖ変換器の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ変換器の出力特性の補正を行う補正部とを備えたものとする。
これによると、マルチプレクサによってＴ／Ｖ変換器の入力信号が基準信号に切り替えられ、補正部によって、基準信号が入力されたときのＴ／Ｖ変換器の出力電圧と所定の電圧とが比較され、この比較結果に基づいてＴ／Ｖ変換器の出力特性が補正される。したがって、個体差によるばらつきのない高精度なジッタ測定が実現される。
好ましくは、補正部は、Ｔ／Ｖ変換器のゲイン調整およびオフセット調整を行うものとする。
また、好ましくは、プロセッサは、デジタルデータのうち所定の範囲内のものに基づいてＴ／Ｖ変換器の入力信号のジッタを測定するものとする。
また、好ましくは、プロセッサは、デジタルデータに基づいてＴ／Ｖ変換器の入力信号のデータ長の平均値を算出し当該平均値と理想値とのずれを算出するものとする。そして、上記の半導体集積回路は、プロセッサによって算出されたずれに基づいてスライサのスライスレベルを補正するスライスレベル補正部を備えているものとする。
また、好ましくは、上記の半導体集積回路は、Ｔ／Ｖ変換器の出力電圧を増幅する増幅器を備えているものとする。そして、Ａ／Ｄ変換器は、増幅器によって増幅された電圧をデジタルデータに変換するものとする。
また、好ましくは、プロセッサは、マルチプレクサによって第１のデータ長の第１の基準信号が選択されたときのＡ／Ｄ変換器から出力された第１のデジタルデータ、およびマルチプレクサによって第２のデータ長の第２の基準信号が選択されたときのＡ／Ｄ変換器から出力された第２のデジタルデータに基づいて、Ｔ／Ｖ変換器のゲインと理想のゲインとのずれを算出し、このずれに基づいてデジタルデータを補正するものとする。
また、好ましくは、プロセッサは、Ｔ／Ｖ変換器の入力信号としてデータ信号が選択されたときのジッタの分散値から、Ｔ／Ｖ変換器の入力信号として基準信号が選択されたときのジッタの分散値を差し引くものとする。
また、好ましくは、スライサ、Ａ／Ｄ変換器およびプロセッサのうち少なくとも一つは、上記の半導体集積回路におけるジッタ測定以外の機能と共用されるものとする。
以上のように本発明によると、ジッタ測定機能を有する半導体集積回路について、個体差によるばらつきのない高精度なジッタ測定が実現される。したがって、出荷検査にジッタメータを用いる必要がなくなり、出荷検査コストひいては半導体集積回路の製造コストが低減される。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３、プロセッサ１４、マルチプレクサ１５および補正部１６を備えている。スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３およびプロセッサ１４についてはすでに説明したとおりである。マルチプレクサ１５は、Ｔ／Ｖ変換器１２の入力信号として、スライサ１１から出力されたデータ信号と基準信号とを切り替える。補正部１６は、Ｔ／Ｖ変換器１２の出力特性を補正する。マルチプレクサ１５によってスライサ１１の出力が選択された場合には従来と同様に通常のジッタ測定が行われ、基準信号が選択された場合には下記のようなＴ／Ｖ変換器１２の出力特性の補正が行われる。
図１は、本発明の第１の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３、プロセッサ１４、マルチプレクサ１５および補正部１６を備えている。スライサ１１、Ｔ／Ｖ変換器１２、Ａ／Ｄ変換器１３およびプロセッサ１４についてはすでに説明したとおりである。マルチプレクサ１５は、Ｔ／Ｖ変換器１２の入力信号として、スライサ１１から出力されたデータ信号と基準信号とを切り替える。補正部１６は、Ｔ／Ｖ変換器１２の出力特性を補正する。マルチプレクサ１５によってスライサ１１の出力が選択された場合には従来と同様に通常のジッタ測定が行われ、基準信号が選択された場合には下記のようなＴ／Ｖ変換器１２の出力特性の補正が行われる。
Ｔ／Ｖ変換器１２はＬＳＩ製造時のばらつきを持っているため、入力データ長の変化に対する変換電圧の変化で定義されるＴ／Ｖ変換器１２のゲインはＬＳＩごとにばらついている。さらに、正規のデータ長が入力されたときに出力される絶対電圧、すなわち、オフセットもまたＬＳＩごとにばらついている。前者のばらつきは、プロセッサ１４において標準偏差などの演算処理をする際に標準偏差自身のばらつきとなり、ジッタ測定結果に直接的な悪影響を及ぼす。一方、後者のばらつきは、Ｔ／Ｖ変換された電圧の分布の中心となる電圧のばらつきとなる。そして、その中心となる電圧のずれが大きい場合には、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジを超えてしまい、誤ったジッタ測定結果が導かれるおそれがある。そこで、補正部１６によってＴ／Ｖ変換器１２の出力特性を補正し、ＬＳＩごとのばらつきを低減する。
具体的には、Ｔ／Ｖ変換器１２の出力特性の補正は次のようにして行う。まず、マルチプレクサ１５によってＴ／Ｖ変換器１２に基準信号を入力する。基準信号は、ジッタのない所定のデータ長のデータ信号、すなわち、正規のデータ信号である。基準信号は、外部から与えてもよいし、ＬＳＩ内部で生成してもよい。補正部１６は、基準信号が入力されたＴ／Ｖ変換器１２の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ変換器１２にフィードバックをかける。より具体的には、補正部１６は、Ｔ／Ｖ変換器１２の出力電力が所定の電圧と等しくなるように、Ｔ／Ｖ変換器１２のゲイン調整を行う。これにより、ＬＳＩごとのＴ／Ｖ変換器１２のゲインのばらつきが低減される。
さらに、補正部１６は、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジの中心付近となるようにオフセット調整を行う。これにより、Ｔ／Ｖ変換器１２の出力電圧がＡ／Ｄ変換器１３の入力レンジに収まり、正確なジッタ測定結果が得られる。
すでに述べたように、Ｔ／Ｖ変換器１２は特定のデータ長のデータ信号を選択する機能を有する。しかし、ジッタが比較的大きい場合、特定のデータ長とそれ以外との区別が明確でなくなるため、特定のデータ長以外のデータ信号が選択されてしまうことがある。たとえば、特定のデータ長を３Ｔとすると、２Ｔおよび４Ｔのデータ長のデータ信号が選択される場合がある。このように、Ｔ／Ｖ変換器１２の出力に、特定のデータ長以外のデータ信号のものが混入すると、最終的なジッタ測定結果の信頼性が低下する。そこで、プロセッサ１４が処理すべきデジタルデータに制限を設け、所定の範囲内のデータだけを取り扱うようにする。具体的には、特定のデータ長が３Ｔの場合には、データ長が３Ｔ近傍、たとえば、２．５Ｔから３．５Ｔまでに相当するデジタルデータのみを処理するようにする。これにより、ジッタ測定結果がより正確なものとなる。
ＬＳＩごとのＴ／Ｖ変換器１２の出力特性のばらつきは、補正部１６による補正の精度が高いほど低減する。しかし、補正の精度を向上することによって、補正部１６の回路規模が増大する。また、Ｔ／Ｖ変換器１２の出力電圧との比較対象である所定の電圧や、実際に比較動作をするコンパレータ（不図示）のオフセットには、ＬＳＩごとにばらつきがあるため、Ｔ／Ｖ変換器１２によってある程度のジッタ測定誤差が生じることは避けられない。したがって、補正部１６では粗調整を行い、プロセッサ１４において微調整を行って、ジッタ測定精度を向上することが好ましい。
具体的には、プロセッサ１４は、Ｔ／Ｖ変換器１２にデータ長が３Ｔの第１の基準信号が与えられたときのデジタルデータＶ１と、データ長が２．５Ｔの第２の基準信号が与えられたときのデジタルデータＶ２とを入力する。このとき、Ｔ／Ｖ変換器１２のゲインは（Ｖ１−Ｖ２）／（３Ｔ−２．５Ｔ）で表される。第１の基準信号に係るデジタルデータの理想値はＶ１０であり、第２の基準信号に係るデジタルデータの理想値はＶ２０であるとすると、プロセッサ１４において、入力されたデジタルデータを（Ｖ１０−Ｖ２０）／（Ｖ１−Ｖ２）倍すればよい。これにより、Ｔ／Ｖ変換器１２のゲイン誤差がプロセッサ１４によって修正され、ジッタ測定結果がより正確なものとなる。
ところで、ジッタ測定機能をＬＳＩに内蔵した場合、ＬＳＩ内の他の回路からのノイズがＴ／Ｖ変換器１２やＡ／Ｄ変換器１３に印加されることがある。このような他の回路から印加されたノイズはジッタとして測定されてしまい、ジッタ測定結果に誤差が生じる。そこで、次のような対策を講じることが好ましい。すなわち、プロセッサ１４は、基準信号が入力された状態で、観測したジッタの分散値を計算する。基準信号はジッタを含まないため、このとき得られる分散値は主にノイズに起因したものである。プロセッサ１４は、この分散値を記憶しておき、通常のデータ信号入力によって観測されたジッタの分散値から、この記憶した分散値を差し引く。これにより、ＬＳＩの他の回路からのノイズに起因するジッタ測定誤差が相殺される。
以上、本実施形態によると、ジッタ測定機能を有するＬＳＩについてＬＳＩごとの製造ばらつきが低減される。これにより、ＬＳＩの個体差にかかわらず、精度のよいジッタ測定が実現される。
なお、補正部１６は、ハードウェアとして構成してもよいし、ＤＳＰ（Digital Signal Processor）などを用いてソフトウェア処理をしてもよい。また、スライサ１１、Ａ／Ｄ変換器１３およびプロセッサ１４のそれぞれは、時分割処理するなどしてＬＳＩにおける他の機能と共用するようにしてもよい。これにより、ＬＳＩのレイアウト面積が削減される。
（第２の実施形態）
図２は、本発明の第２の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）にスライスレベル補正部１７を設けた構成をしている。
図２は、本発明の第２の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）にスライスレベル補正部１７を設けた構成をしている。
入力信号であるＥＦＭ信号の中にはある特定のデータ長が正規の長さからずれているものがある。プロセッサ１４は、一定の検出窓で入力信号のジッタ検出を行っており、データ長にずれがある信号は検出窓の外に出てしまい、ジッタ測定対象外となってしまう。すなわち、ジッタ測定対象となるべきデータ信号が測定されなくなり、ジッタ測定結果が誤ったものとなってしまうおそれがある。そこで、スライスレベル補正部１７によってスライサ１１のスライスレベルを補正し、データ信号のデータ長のずれを低減する。
具体的には、プロセッサ１４は、入力信号のデータ長の平均値を算出し、この平均値と理想値とのずれを出力する。スライスレベル補正部１７は、このずれに基づいて、スライサ１１のスライスレベルを調整する。より具体的には、上記のずれがなくなるまで、スライサ１１にフィードバックをかける。
以上、本実施形態によると、ジッタ測定機能を有する半導体集積回路について、入力信号のデータ長の分布の平均値が理想値となるように調整される。これにより、精度のよいジッタ測定が実現される。
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）に増幅器１８を設けた構成をしている。
図３は、本発明の第３の実施形態に係る半導体集積回路の機能ブロックを示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路（図１参照）に増幅器１８を設けた構成をしている。
本発明において測定対象とするジッタは、データ長に依存しない絶対的な値、より詳細には、観測されたデータ長と理想のデータ長とのずれを所定の値（基本データ長）で割った値として定義される。この定義によると、たとえば、データ長が３Ｔのデータ信号における１ｎｓのジッタと、データ長が１１Ｔのデータ信号における１ｎｓのジッタとは、同じ大きさということになる。
３Ｔ法よりも１１Ｔ法の方が、Ｔ／Ｖ変換器１２においてのこぎり波の積分時間が長くなるため、出力電圧が大きくなる。したがって、１１Ｔ法では、Ｔ／Ｖ変換器１２の出力電圧をＡ／Ｄ変換器１３の入力レンジに収めるべく、Ｔ／Ｖ変換器１２のゲインを３Ｔ法のときよりも下げる必要がある。しかし、ゲインを下げることによってジッタが縮小されてしまい、本来の大きさとは異なるジッタが測定され、ジッタ測定精度が悪化してしまう。プロセッサ１４によってジッタの縮小を補償することができるが、それには、Ａ／Ｄ変換器１３が高精度のデジタルデータを出力することが必要である。しかし、Ａ／Ｄ変換器１３の精度の向上はコスト増の要因となるため好ましくない。そこで、図３に示したように、Ｔ／Ｖ変換器１２とＡ／Ｄ変換器１３との間に増幅器１８を設ける。
増幅器１８は、Ｔ／Ｖ変換器１２の出力電圧を増幅し、Ａ／Ｄ変換器１３は、その増幅された電圧についてデジタルデータを出力する。すなわち、Ｔ／Ｖ変換器１２によって縮小されたジッタを、増幅器１８で増幅して本来の大きさに戻してからＡ／Ｄ変換器１３に与える。これにより、ジッタ測定機能を有する半導体集積回路について、１１Ｔ法によるジッタ測定の精度が向上する。
以上、本発明の実施形態のいくつかを説明したが、上記の各実施形態において、図４に示したように、マルチプレクサ１５によって入力信号および基準信号のいずれか一方を選択し、その選択した信号をスライサ１１によって２値化するようにしてもよい。
本発明に係る半導体集積回路は、個体差によるばらつきのない高精度のジッタ測定機能を有しているため、書き込み可能なＣＤ装置用のＬＳＩとして有用である。
１１ スライサ
１２ Ｔ／Ｖ変換器
１３ Ａ／Ｄ変換器
１４ プロセッサ
１５ マルチプレクサ
１６ 補正部
１７ スライスレベル補正部
１８ 増幅器
１２ Ｔ／Ｖ変換器
１３ Ａ／Ｄ変換器
１４ プロセッサ
１５ マルチプレクサ
１６ 補正部
１７ スライスレベル補正部
１８ 増幅器
具体的には、Ｔ／Ｖ変換器１２の出力特性の補正は次のようにして行う。まず、マルチプレクサ１５によってＴ／Ｖ変換器１２に基準信号を入力する。基準信号は、ジッタのない所定のデータ長のデータ信号、すなわち、正規のデータ信号である。基準信号は、外部から与えてもよいし、ＬＳＩ内部で生成してもよい。補正部１６は、基準信号が入力されたＴ／Ｖ変換器１２の出力電圧と所定の電圧とを比較し、この比較結果に基づいてＴ／Ｖ
変換器１２にフィードバックをかける。より具体的には、補正部１６は、Ｔ／Ｖ変換器１２の出力電圧が所定の電圧と等しくなるように、Ｔ／Ｖ変換器１２のゲイン調整を行う。これにより、ＬＳＩごとのＴ／Ｖ変換器１２のゲインのばらつきが低減される。
変換器１２にフィードバックをかける。より具体的には、補正部１６は、Ｔ／Ｖ変換器１２の出力電圧が所定の電圧と等しくなるように、Ｔ／Ｖ変換器１２のゲイン調整を行う。これにより、ＬＳＩごとのＴ／Ｖ変換器１２のゲインのばらつきが低減される。
Claims (8)
- 入力信号を２値化してデータ信号を生成するスライサと、
入力信号のデータ長に応じた電圧を出力するＴ／Ｖ変換器と、
前記Ｔ／Ｖ変換器の入力信号として、前記データ信号と基準信号とを切り替えるマルチプレクサと、
前記Ｔ／Ｖ変換器の出力電圧をデジタルデータに変換するＡ／Ｄ変換器と、
前記デジタルデータに基づいて前記Ｔ／Ｖ変換器の入力信号のジッタを測定するプロセッサと、
前記マルチプレクサによって前記基準信号が選択されたときの前記Ｔ／Ｖ変換器の出力電圧と所定の電圧とを比較し、この比較結果に基づいて前記Ｔ／Ｖ変換器の出力特性の補正を行う補正部とを備えた
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記補正部は、前記Ｔ／Ｖ変換器のゲイン調整およびオフセット調整を行う
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記プロセッサは、前記デジタルデータのうち所定の範囲内のものに基づいて前記Ｔ／Ｖ変換器の入力信号のジッタを測定する
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記プロセッサは、ジッタの測定結果を統計し、ジッタの平均値と理想値とのずれを算出するものであり、
当該半導体集積回路は、
前記プロセッサによって算出されたずれに基づいて前記スライサのスライスレベルを補正するスライスレベル補正部を備えた
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記Ｔ／Ｖ変換器の出力電圧を増幅する増幅器を備え、
前記Ａ／Ｄ変換器は、前記増幅器によって増幅された電圧を前記デジタルデータに変換する
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記プロセッサは、前記マルチプレクサによって第１のデータ長の第１の基準信号が選択されたときの前記Ａ／Ｄ変換器から出力された第１のデジタルデータ、および前記マルチプレクサによって第２のデータ長の第２の基準信号が選択されたときの前記Ａ／Ｄ変換器から出力された第２のデジタルデータに基づいて、前記Ｔ／Ｖ変換器のゲインと理想のゲインとのずれを算出し、このずれに基づいて、前記デジタルデータを補正する
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記プロセッサは、前記Ｔ／Ｖ変換器の入力信号として前記データ信号が選択されたときのジッタの分散値から、前記Ｔ／Ｖ変換器の入力信号として前記基準信号が選択されたときのジッタの分散値を差し引く
ことを特徴とする半導体集積回路。 - 請求の範囲１に記載の半導体集積回路において、
前記スライサ、Ａ／Ｄ変換器およびプロセッサのうち少なくとも一つは、当該半導体集積回路におけるジッタ測定以外の機能と共用される
ことを特徴とする半導体集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004250224 | 2004-08-30 | ||
| JP2004250224 | 2004-08-30 | ||
| PCT/JP2005/007164 WO2006025134A1 (ja) | 2004-08-30 | 2005-04-13 | ジッタ測定機能付き半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006025134A1 true JPWO2006025134A1 (ja) | 2008-05-08 |
Family
ID=35999798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006531266A Withdrawn JPWO2006025134A1 (ja) | 2004-08-30 | 2005-04-13 | ジッタ測定機能付き半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080129562A1 (ja) |
| JP (1) | JPWO2006025134A1 (ja) |
| CN (1) | CN101010594A (ja) |
| WO (1) | WO2006025134A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080247451A1 (en) * | 2007-03-13 | 2008-10-09 | Advantest Corporation | Measurement apparatus, measurement method, test apparatus, electronic device, and recording medium |
| US10821994B2 (en) | 2015-07-29 | 2020-11-03 | Hitachi Automotive Systems, Ltd. | On-board control device, on-board integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633427Y2 (ja) * | 1988-07-14 | 1994-08-31 | 横河電機株式会社 | ジッタ測定装置 |
| JPH052085A (ja) * | 1991-06-24 | 1993-01-08 | Yokogawa Electric Corp | 時間計測回路の校正装置および方法 |
| JP2000035463A (ja) * | 1998-07-16 | 2000-02-02 | Matsushita Electric Ind Co Ltd | ジッタ測定装置及びそれを内蔵した集積回路 |
| US6665240B1 (en) * | 1998-10-07 | 2003-12-16 | Sony Corporation | Apparatus and method for manufacturing optical disks, apparatus and method for recording data on optical disks, apparatus and method for reproducing data from optical disks, and optical disk |
| KR100354175B1 (ko) * | 1998-11-20 | 2002-09-28 | 엘지전자 주식회사 | 데이터 변/복조방법과 이를 이용한 변/복조 장치 및 그 기록매체 |
| US6278784B1 (en) * | 1998-12-20 | 2001-08-21 | Peter Gerard Ledermann | Intermittent errors in digital disc players |
| US6678230B2 (en) * | 2000-10-31 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium |
| US7023773B2 (en) * | 2000-11-17 | 2006-04-04 | Lg Electronics Inc. | Apparatus and method of generating optimum recording power for optical recording/reproducing apparatus |
| JPWO2002084653A1 (ja) * | 2001-04-09 | 2004-08-05 | 松下電器産業株式会社 | 記録再生装置 |
| KR100530701B1 (ko) * | 2001-04-27 | 2005-11-23 | 마쯔시다덴기산교 가부시키가이샤 | 기록가능형 광디스크, 광디스크 기록장치, 광디스크재생장치 및 기록가능형 광디스크로의 데이터 기록방법 |
| KR100906472B1 (ko) * | 2002-05-21 | 2009-07-08 | 삼성전자주식회사 | 다중 검출기를 이용한 광기록매체 데이터 재생 장치 |
| JP4142537B2 (ja) * | 2003-09-19 | 2008-09-03 | 松下電器産業株式会社 | 光ディスク装置 |
| JP4352912B2 (ja) * | 2004-01-28 | 2009-10-28 | 日本ビクター株式会社 | 記録レーザーパワーの制御方法及び制御装置 |
-
2005
- 2005-04-13 CN CNA2005800288643A patent/CN101010594A/zh active Pending
- 2005-04-13 JP JP2006531266A patent/JPWO2006025134A1/ja not_active Withdrawn
- 2005-04-13 WO PCT/JP2005/007164 patent/WO2006025134A1/ja active Application Filing
- 2005-04-13 US US11/661,404 patent/US20080129562A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080129562A1 (en) | 2008-06-05 |
| WO2006025134A1 (ja) | 2006-03-09 |
| CN101010594A (zh) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366631B1 (en) | Jitter measuring method utilizing A/D conversion and device | |
| US7405683B1 (en) | Extending the dynamic range in an energy measurement device | |
| US6265869B1 (en) | Method of detecting thermal asperity of magnetic storage device and circuit thereof | |
| JP2009260300A (ja) | Ａｐｄを用いた光受信装置およびａｐｄバイアス制御方法 | |
| US7433289B2 (en) | Frequency detection method for optical disc bit data reproduction apparatus | |
| JPWO2006025134A1 (ja) | ジッタ測定機能付き半導体集積回路 | |
| US6879216B2 (en) | Integrated circuit that provides access to an output node of a filter having an adjustable bandwidth | |
| US7652971B2 (en) | Threshold current modifying device and method | |
| JP2009033638A (ja) | 増幅回路 | |
| JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
| JP2012186715A (ja) | 信号変換装置及び信号変換方法 | |
| US7471599B2 (en) | Write signal control circuit in an optical disk drive | |
| US7804755B2 (en) | Method for determining characteristics of signal and apparatus using the same | |
| KR0169792B1 (ko) | Efm 신호 복조용 재생클럭 보정회로 | |
| US20070047412A1 (en) | Jitter measuring method and device thereof | |
| US6784654B2 (en) | Signal reproduction block | |
| JP2005354617A (ja) | Ａ／ｄ変換器試験装置及びａ／ｄ変換器の生産方法 | |
| JP2005321295A (ja) | 測定装置及び測定装置の温度補償方法 | |
| JP3827557B2 (ja) | 光学計測装置、及び光学計測方法 | |
| US7146518B2 (en) | Filter circuit with automatic adjustment of cutoff frequency via average signal values | |
| US6646575B2 (en) | Circuit and method for protecting the run length in RLL code | |
| JP5914645B2 (ja) | 波形等価器、情報再生装置及び方法、並びにコンピュータプログラム | |
| JP2005259216A (ja) | 光ディスク装置の製造方法、光ディスク装置 | |
| JP2009038433A (ja) | Ａｄ変換回路 | |
| JP2010002368A (ja) | タイムインターバルアナライザ及びその測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080808 |