JPWO2004040638A1 - ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 - Google Patents
ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 Download PDFInfo
- Publication number
- JPWO2004040638A1 JPWO2004040638A1 JP2004548045A JP2004548045A JPWO2004040638A1 JP WO2004040638 A1 JPWO2004040638 A1 JP WO2004040638A1 JP 2004548045 A JP2004548045 A JP 2004548045A JP 2004548045 A JP2004548045 A JP 2004548045A JP WO2004040638 A1 JPWO2004040638 A1 JP WO2004040638A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- field effect
- effect transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 95
- 125000005842 heteroatom Chemical group 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000000203 mixture Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000126 substance Substances 0.000 claims abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 106
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 106
- 241000764773 Inna Species 0.000 claims description 82
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 47
- 230000005540 biological transmission Effects 0.000 claims description 33
- 150000001875 compounds Chemical class 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 89
- 229910052757 nitrogen Inorganic materials 0.000 description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 26
- 239000013078 crystal Substances 0.000 description 24
- 239000000969 carrier Substances 0.000 description 20
- 238000009826 distribution Methods 0.000 description 20
- 230000007423 decrease Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000005684 electric field Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000003321 amplification Effects 0.000 description 16
- 238000003199 nucleic acid amplification method Methods 0.000 description 16
- 229910052733 gallium Inorganic materials 0.000 description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 230000000704 physical effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004949 mass spectrometry Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
〔技術背景〕
高電子移動度トランジスタ(HEMT)などのヘテロ電界効果トランジスタは、ヘテロ構造で形成された2次元電子ガスを利用する化合物半導体素子である。
このようなHEMTの第1の従来例としてInP基板上に形成されたInAlAsキャリア供給層/InGaAsチャネル層/InAlAsバッファ層を有するHEMTを第13図に示す。第13図において、符号1は電極金属、符号2はn+−InGaAsキャップ層、符号3はn−InAlAsキャリア供給層、符号4はi−InAlAsスペーサ層、符号5はi−InGaAsチャネル層、符号6はi−InAlAsバッファ層、符号7は半絶縁性InP基板(S.I.−InP基板)を示す。このHEMTは、チャネル層5としてInGaAsを用いているので、チャネル層にGaAsを用いているHEMTに比べ、その高い電子輸送特性のために優れた高周波特性を示す。特に、この従来例は、InGaAsチャネル層5中に1〜7nmの厚みを有するInAs層8をInAlAsスペーサ層4から0〜6nm離れた位置に挿入することを特徴としている(例えば、特開平5−36726号公報(特許文献1)参照)。
また、第2の従来例としてGaAs基板上に形成されたGaInNAsチャネル層を有するHEMTを第14図に示す。このHEMTでは、半絶縁性GaAs基板11上に0.5μmのアンドープGaAsバッファ層12が設けられ、このバッファ層12の上に、厚さ15nmのアンドープGaInNAsチャネル層13が形成されている。さらに、その上に、膜厚2nmのアンドープAlGaAsスペーサ層16を介してn型のAlGaAsキャリア供給層14が厚さ50nmに形成され、そのAlGaAsキャリア供給層14上に電極18が蒸着により形成されている。スペーサ層16とキャリア供給層14のAl組成は共に0.28である(例えば、特開2000−164852号公報(特許文献2)参照)。
しかし、第1の従来例では、上述のようにInAs層8を挿入した場合には、格子不整合が生じ、臨界膜厚以上で欠陥が発生してしまう。このため、チャネル層の厚みを臨界膜厚以上にはできず、充分なキャリア密度が実現できなかったために特性改善が不十分であった。
一方、第2の従来例は、InGaAs層をGaAs基板11上に形成する場合における、InGaAs層のGaAs基板への格子整合のしにくさに起因する特性上の課題を解決するために、チャネル層を構成するInGaAsにNを導入したものである。このような第2の従来例では、GaInNAsからなるチャネル層13がGaAs基板11に格子整合することにより、GaAs基板11上にInGaAsチャネル層を形成する場合に比べると、確かに特性が改善されている。しかしながら、InP基板上にInGaAsチャネル層が形成される第1の従来例を超える特性は、実現できていなかった。
そして、これらの目的を達成するために、本発明に係るヘテロ電界効果トランジスタは、基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、前記基板がInPからなり、前記チャネル層が、化学式GaxIn1−xNyA1−yで表され、前記AがAs又はSbであり、前記組成xが0≦x≦0.2であり、かつ前記組成yが0.03≦y≦0.10である化合物半導体層を有している。
前記組成yが、0.03≦y≦0.07であってもよい。
前記AがAsであってもよい。
前記AがSbであってもよい。
前記チャネル層が、前記化合物半導体層のみからなっていてもよい。
前記チャネル層が、第1のチャネル層と該第1のチャネル層に隣接し前記スペーサ層とヘテロ接合する第2のチャネル層とを有し、前記第1のチャネル層が前記化合物半導体層で構成され、前記第2のチャネル層がInAs層で構成されていてもよい。
x=0であってもよい。
前記第1のチャネル層のN濃度が前記第2のチャネル層に近づくに連れて低くなっていてもよい。
前記第1のチャネル層の上面及び下面に隣接するように一対の前記第2のチャネル層が形成され、前記一対の第2のチャネル層にヘテロ接合するように一対の前記スペーサ層が形成され、前記一対のスペーサ層に隣接するように一対の前記キャリア供給層が形成されていてもよい。
0<xであってもよい。
3y≦x≦0.2をさらに満たしていてもよい。
0.1≦x≦0.2を満たしていてもよい。
前記第1のチャネル層が、0<xの前記化合物半導体であるGaInNAs層とInAs層とが交互に積層されてなる多重量子井戸構造のGaInNAs/InAsMQW層で構成されていてもよい。
前記第1のチャネル層が、x=0の化合物半導体であるInNAs層とInAs層とが交互に積層されてなる多重量子井戸構造のInNAs/InAsMQW層で構成されていてもよい。
前記バッファ層及び前記スペーサ層がInAlAs層で構成され、前記キャリア供給層がn−InAlAs層で構成されていてもよい。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、前記チャネル層より大きいバンドギャップを有する半導体でからなるスペーサ層を該チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、前記基板がInPからなり、前記チャネル層が、化学式GaxIn1−xNyA1−yで表され、前記AがAS又はSbであり、前記組成xが0≦x≦0.2であり、かつ前記組成yが0.03≦y≦0.10である化合物半導体層を有している。
前記チャネル層を形成する工程において、イオン化したN原子を導入してもよい。
前記InP基板の上にInAlAsからなる前記バッファ層を形成するバッファ層形成工程を有し、前記チャネル層形成工程が、前記バッファ層の上にInNAsからなる第1のチャネル層を形成する第1のチャネル層形成工程と、前記第1のチャネル層の上にInAsからなる第2のチャネル層を形成する第2のチャネル層形成工程とを有し、前記スペーサ層形成工程において、前記第2のチャネル層の上にInAlAsからなる前記スペーサ層を形成してもよい。このような構成とすると、チャネル層とスペーサ層との界面を形成する際に、N原子とAl原子とが同時に存在しないこととなるので、良好な界面が形成される。
また、本発明に係る送受信装置は、請求の範囲第1項記載のヘテロ電界効果トランジスタを送信信号又は受信信号の処理のために備えている。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
第2図はバンド構造を示す図であって、第2図(a)はInGaAsのバンド構造を示す図、第2図(b)はGaInNAsのバンド構造を示す図である。
第3図は第2図のバンド構造におけるエネルギ状態を示す図であって、第3図(a)は第2図(a)のΓ点のエネルギ状態を拡大して示す図、第3図(b)は第2図(b)のΓ点のエネルギ状態を拡大して示す図である。
第4図は各種化合物半導体の結晶体における物性値示す表である。
第5図は各種化合物半導体の結晶体における電子速度と電界との関係を示す図である。
第6図は本発明のチャネル層を構成するGaInNAs4元系化合物におけるGa及びNの組成比の好ましい範囲を示す図である。
第7図は本発明の実施の形態2に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第8図(a),(b)は第7図のヘテロ電界効果トランジスタのチャネル層近傍のエネルギ状態を示す図である。
第9図は本発明の実施の形態2の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第10図は本発明の実施の形態3に係るヘテロ電界効果トランジスタの構成を示す図であって、第10図(a)は断面図、第10図(b)は第10図(a)のチャネル層近傍のエネルギ状態を示す図である。
第11図は本発明の実施の形態2の第2の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第12図は本発明の実施の形態4に係る送受信装置の構成を示すブロック図である。
第13図は第1の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。
第14図は第2の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。
{本発明の概念}
最初に本発明の概念を説明する。
本発明のヘテロ電界効果トランジスタは、InP基板の上にGa及びNが所定範囲の組成比を有するGaInNAsがチャネル層として形成されていることを特徴としている。本発明においては、このGaInNAsには、Gaの組成比が0の場合の態様として、InNAsが含まれる。換言すれば、第1の従来例において、InGaAsチャネル層のGaの組成比を所定値に設定しかつInGaAsチャネル層に所定の組成比となるように窒素(N)を添加した構成を有している。
まず、InGaAs結晶にN原子を添加することによる効果を、第2図(a),(b),3図(a),(b)を用いて簡単に説明する。
第2図(a)はInGaAsのバンド構造を示す図、第2図(b)はGaInNAsのバンド構造を示す図である。また、第3図(a)は第2図(a)のΓ点のエネルギ状態を拡大して示す図、第3図(b)は第2図(b)のΓ点のエネルギ状態を拡大して示す図である。第2図(a),(b)では、横軸はK空間上の位置を表し、縦軸はエネルギを表している。第3図(a),(b)では、横軸は運動量を表し、縦軸はエネルギを表している。
また、第2図(a),(b)はシミュレーションによって求めたものであり、従来例では、InP基板の上にIn0.5Ga0.5As結晶層が形成され、本発明では、InP基板の上にGa0.5In0.5N0.125As0.875結晶層が形成されていると仮定している。
第2図(a)において、In0.5Ga0.5As結晶の伝導帯34のバンド構造では、Γ点のエネルギレベルが最も低く、このΓ点を電子が走行する。第3図(a)において、バルクのInGaAsの場合は、点線41で示すようにエネルギが運動量の2乗に比例する関係を有している。InGaAs層を井戸層とする量子井戸構造の場合には、太い実線42で示すようにエネルギは量子化して階段状のバンド構造となり、電子のフェルミ分布46との重なり積分より細い実線43で示すような電子密度をとる。
一方、第2図(b)に示すように、Ga0.5In0.5N0.125As0.875結晶の場合には、W点付近のエネルギ状態が平坦となっており、窒素を添加した効果が現れている。この、窒素のレベルの存在によりΓ点のエネルギが低下するが、L点でのエネルギはほとんど低下していない。このことから、Γ点とL点のエネルギ差ΔΓLは窒素を添加することで増加することがわかる。後ほど説明するが、このΔΓLが大きいほど電子のドリフト速度の最大値が増加することがわかっており、窒素の添加のメリットが存在している。しかしながら、第3図(b)に示すように、Γ点付近を拡大して示すとバルクのGaInNAsのエネルギ分布48は、運動量に対しその2乗の関係から外れてきてエネルギの増加量が低下してしまう。これは、窒素原子を添加することにより窒素原子に由来するバンド47が形成され、その結果、InGaAs固有のバンド41(第3図(a)参照)とのミキシングが生じてしまうためである。バンドのミキシングが生じた場合には、第3図(b)に示すように、窒素原子に由来するバンド47とInGaAs固有のバンド41とが反発するためにInGaAs固有のバンドが窒素原子に由来するバンド47に近づくにつれて同一の運動量におけるエネルギが減少してしまう。また、運動量が0の場合でも、窒素原子に由来するバンド47とInGaAs固有のバンド41とのミキシングは存在するために、GaInNAsのエネルギ分布48の曲率は運動量が0であっても大きくなる。
別な観点として電子の有効質量から、窒素原子添加の効果を説明する。バンドの曲率が大きくなることは、電子の有効質量が大きくなることを意味しており、窒素原子に由来するバンド47のエネルギの運動量依存性は直線的であるため、曲率が大きく、有効質量が大きいことになる。一方、InGaAs固有のバンドは曲率が小さいため、有効質量も小さい。従って、窒素原子を添加すると、InGaAsに有効質量の大きな窒素原子のバンドがミキシングを起こすので、GaInNAsの有効質量はInGaAsより大きくなるわけであり、これはGaInNAsのエネルギ分布48の曲率が大きくなることと等価となるのである。
次に、窒素原子を添加してバンドの曲率が大きくなったことによる電子デバイスに与える影響に関して説明を行う。ヘテロ構造を有する電子デバイスとして使用する場合には一般的にスペーサ層とチャネル層とのヘテロ界面に電子が局在するために、エネルギ状態は量子化されて、階段状のエネルギ分布を有する。その結果、階段状になっているところで、エネルギが急激に変化するため、その部分で電子の存在できる状態(状態密度)が大きくなる。スペーサ層とチャネル層とのエネルギ差を大きくするほど、また有効質量が小さくなるほど、階段の段数は少なくなる。一方、室温の場合に、電子がどの程度高いエネルギまで存在できるかを示しているのがフェルミ分布46である。電子の存在できる状態である状態密度に、電子のフェルミ分布の積を取ると特定のエネルギにおける電子密度が求められる。この、電子密度を大きくするには、(1)チャネル層のバンドギャップを小さくして、フェルミレベルに近づけることでフェルミ分布との積を大きくする、(2)階段部のエネルギ差を小さくして、高次の量子レベルをフェルミレベルに近づけることで、フェルミ分布との積を大きくする、(3)有効質量を大きくして状態密度自体を大きくする、という3つの方法がある。チャネル層に窒素原子を添加することにより、(1)バンドギャップが減少する(窒素原子の添加により格子整合するためのInの添加量が増加するためさらにバンドギャップが減少する)、(2)有効質量が大きくなるので段差が減少する、(3)有効質量が大きくなるので状態密度が増加する、といった結果から、窒素原子を添加することにより電子の密度が増加して、大きな電界を印加した場合でも電子がΓ点からL点へオーバフローしにくくなるというメリットを有する。これは、チャネル長を短くしていった場合に動作速度が飽和しにくくなったり、ガン発振を生じなくなったりして、極めて有効になる。
以上のように、窒素原子を添加することで、有効質量が増加して移動度は減少するが、ΔΓLが増加し、状態密度が増加するメリットがある。そこで、これらの影響がどの程度期待できるかを定量的に評価した。その結果を第4図の表に示す。この表には、その検討において得られた物性値が示されている。これらの物性値を明らかにしたことで、本発明のヘテロ電界効果トランジスタの実現や評価が可能となった。電子の弱電界での移動度(ホール移動度)μlとΔΓLとから電界を印加した場合の電子速度を計算した結果を第5図に示す。これから、電子の速度は電界をかけるに従って増加するが、電子速度が最大になる点vd以上の電界を印加しても電子速度はかえって低下してしまう。これは、第5図左端部に示したように、電界が低い場合には電子は、その有効質量が小さく移動度の大きいΓ点に存在するために、電子速度は電界をかけるにしたがって増加するが、それ以上の電界をかけた場合には電子がL点まで溢れ出してしまう。L点では有効質量m*が大きく移動度が小さいためにトータルの移動度が低下して電子速度も低下することになる。この電子速度の最大値をvdとして、第4図に示してある。第4図から明らかなように、電子速度の最大値vdは、GaInNAs<GaAs<InP<InGaAs<InNAs<InAsの順で大きくなっているが、これはGaAsよりInPのほうがΔΓLが大きいためであり、InGaAsやInAsはさらにμlも大きいためである。ここで、GaInNAsの場合には、ΔΓLは大きいがμlが極端に小さくなるために、電子速度の最大値vdはGaAs以下に低下してしまう。一方、InNAsの場合には、InGaAsに比べてμlは低下するもののΔΓLが大きいために、結果的にInGaAs(vd=3.96×105m/s)より大きいvd(=4.47×105m/s)が得られている。その結果、チャネル層をInGaAs層に代えてInNAs層とすることで、電子速度が増大し、動作速度が20%程度改善されることが判明した。
つまり、チャネル層をInGaAs層に代えてGaInNAs層とすると、電子速度が低下して動作速度が低下するが、チャネル層をInGaAs層に代えてInNAs層とすると、電子速度が増大して動作速度が20%程度向上する。それ故、チャネル層を、InGaAs層に代えて、ある範囲のGaの組成比を有するGaInNAs層とすることにより、電子速度が増大して動作速度が向上することが判明した。
次に、このGaInNAs層におけるGa及びNの組成比の好ましい範囲を説明する。
第6図は本発明のチャネル層を構成するGaInNAs4元系化合物におけるGa及びNの組成比(以下、濃度(正確には原子濃度)ともいう)の好ましい範囲を示す図である。
第6図に示すように、本件発明者の検討の結果、Ga濃度が0%以上20%以下の範囲でかつN濃度が3%以上10%以下の範囲である領域(以下、本発明の領域という)63において、InP基板上に欠陥を生じることなくGaInNAs層を成長できることが判った。第6図において、符号61は、InPに格子整合するGa組成とN組成との関係を表す直線を示す。GaInNAsの組成を、GaxIn1−xNyAs1−yと表した場合、この直線は、x=0.47−6.7yとなる。従来はx=0.47−3y程度といわれており、N濃度は15%程度必要とされてきたが、窒素イオンを磁界によるフィルタでマススペクトロメトリーの原理に基づいて、クラスターを形成していないイオンを選別することにより、これを基板表面に均一に供給するとともに、結晶成長温度を最適な温度である550℃にすることで、N原子がGaInAs中に均一に分散して、より低いN原子濃度で、InPに格子整合することがわかった。その結果、N濃度が局所的に増加してバンドギャップが小さくなる現象がなくなり、より少ないN濃度で、格子整合とバンドの安定したシフトとが可能になった。特に、N濃度が3%以上7%以下の場合には、チャネル層に圧縮歪が生じ、15000cm2/Vs前後のホール移動度が安定して得られた。これは、Ga濃度が20%以下になると電子の有効質量が急激に減少してホール移動度が増大するためと考えられる。後述する実施の形態1では、InP基板に格子整合する組成を有するInN0.07As0.93(第6図の▲1▼の組成)でチャネル層を構成したが、上記本発明の領域63の範囲内の組成であれば、15000cm2/Vs以上の高いホール移動度が得られた。本発明の領域63は、チャネル層の膜厚を10nm以上とするために格子歪が±1.5%以内となるように設定されている。
以上の説明をまとめると、本発明のチャネル層を構成するGaInNAsのGa及びNの組成比は、Ga濃度が0%以上20%以下の範囲でかつN濃度が3%以上10%以下の範囲であることが好ましい。Ga濃度が20%以下になると電子の有効質量が急激に減少してホール移動度が増大するからである。また、N濃度が3%未満であると、電子速度の増大による動作速度の向上が不十分であり、N濃度が10%を越えると、InP基板に対する格子不整合が生じるからである。また、N濃度が3%以上7%以下の範囲であることがさらに好ましい。この範囲であると、チャネル層に圧縮歪が生じ、高い(ここでは15000cm2/Vs前後)ホール移動度が安定して得られるからである。
以下、この本発明の概念を具体化した実施の形態を順次説明する。
(実施の形態1)
第1図は本発明の実施の形態1に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第1図に示すように、このヘテロ電界効果トランジスタは、InP基板21を有している。InP基板21の上には、InAlAsバッファ層22、InNAsチャネル層23、InAlAs第1スペーサ層25a、n−InAlAsキャリア供給層26、InAlAs第2スペーサ層25bが順に積層されている。InAlAs第2スペーサ層25bの上にはゲート電極を構成する電極29aが形成され、電極29aの両側に間隔を置いて、ソース電極及びドレイン電極を構成する一対の電極29b,29cが形成されている。電極29b,29cは、InAlAs第2スペーサ層25b上にn−InGaAsコンタクト層28を介して形成されている。
次に、このように構成されたヘテロ電界効果トランジスタの製造方法を説明する。
この製造方法においては、ガスソースMBE(Molecular Beam Epitaxy)法を用いた。原料ガスは、PH3,AsH3,N2,In,Ga,Siである。N2は、プラズマ源でN原子に分解して供給している。PH3とAsH3は熱により分解して供給している。PH3を供給しながら550℃まで昇温し、半絶縁性InP基板21上に、i−InAlAsバッファ層(膜厚500nm)22、InNAsチャネル層(20nm)23、i−InAlAsスペーサ層(5nm)25a、n+−InAlAsキャリア供給層(10nm、n型不純物濃度n=1019cm−3)26、i−InAlAsスペーサ層(20nm)25b、n+−InGaAsコンタクト層(100nm)28を成長した。その後、ゲート領域のコンタクト層28をエッチングにより除去し、所定の領域にゲート電極、ソース電極、ドレイン電極を構成する電極金属29a,29b,29cを蒸着によりそれぞれ形成した。ゲート長は0.2μmとし、ゲート幅は200μmとした。その結果、InP基板上にInGaAs層を形成した場合のホール移動度が10000cm2/Vsであるのに対し、本実施の形態では、ホール移動度が12000cm2/Vsから15000cm2/Vsの範囲の値になるとともに、ヘテロ電界効果トランジスタの動作速度fTが、InP基板上にInGaAs層を形成した場合には200GHzであるのに対し、本実施の形態では、250GHzから300GHzの範囲の値に増加することがわかった。
(実施の形態2)
第7図は本発明の実施の形態2に係るヘテロ電界効果トランジスタの構成を示す断面図である。第7図において第1図と同一符号は同一又は相当する部分を示す。
第7図に示すように、本実施の形態では、チャネル層が第1のチャネル層としてのInNAs層23(膜厚10nm)とInNAs層23の上に形成された第2のチャネル層としてのInAs層24(4nm)との2種類の層で構成されている。その他の点は実施の形態1と同様である。
このように構成した理由は、冒頭で第4図及び第5図を用いて説明したようにInAs層の方がInNAs層より電子速度の最大値vdが大きいことから、そのようなInAs層の利点を活用するためである。詳しく説明すると、InAsチャネル層24はInP基板21に対して3%程度の格子不整合を有しているために、4nm以上の厚みに積層することはできなかった。このように薄いInAs層を第1の従来例のようにInGaAs層内に形成した場合には、キャリアがInGaAs層に溢れ出す前にΓ点からL点への遷移が発生して動作速度が低下するといった問題があった。ところが、本実施の形態のように、InAsチャネル層24に隣接してInAsチャネル層24よりもわずかにエネルギが低いInN0.03As0.97チャネル層23(第6図の▲2▼の組成)を形成すると、InAsチャネル層24に局在するキャリアがΓ点からL点へ遷移する前にInAsチャネル層24からInNAsチャネル層23にキャリアが溢れ出すため動作速度が低下しないということが確認された。ここで、InAsチャネル層24よりInNAsチャネル層23のほうがエネルギ的に0.1eV程度低いため、キャリアがInNAsチャネル層23を優先的に走行するように考えられるが、実際にはInAsチャネル層24はバンドギャップの大きいInAlAsスペーサ層25と接合しているためにInAsチャネル層24とInAlAsスペーサ層25との界面で第8図(a)に示すようにバンドが曲がるので、電子はInAsチャネル層24とInAlAsスペーサ層25との界面に閉じ込められることになる。
またさらに、InAlAsスペーサ層25とInNAsチャネル層23との間にInAsチャネル層24をはさみ込むことで、結晶成長時にもN原子の供給を止めた後にしばらくしてAl原子の供給を開始すれば良く、実施の形態1のようにInAlAsスペーサ層25とInNAsチャネル層23との界面の形成時にAl原子とN原子とが同時に供給される状況がなくなるため良好な界面が形成される。その理由は、AlとNが同時に存在した場合には高抵抗の絶縁体であるAlNが形成されるために、界面に多くの不純物準位が形成されるが、本実施の形態の場合には、AlとNとが同時に存在しないのでAlNが形成されないためと考えられる。
ところで、実施の形態1及び2ではInNAsのN濃度を一定としたが、いずれの実施の形態においてもInNAsチャネル層のなかで基板側から表面側に向ってN濃度を低減する(厚み方向において表面に近づくに連れてN濃度が低くなるようにする)ことにより、第8図(b)に示すようなバンド構造となり、特に、実施の形態2では、不必要にキャリアがInAsチャネル層24からInNAsチャネル層23に流れ出すことを抑制することができた。
また、本実施の形態ではキャリア供給層を、InAlAsにSiを1原子層につき5×1012cm−2添加したδドープ領域26で形成した。その結果、ホール移動度は20000cm2/Vsに増加するとともに、ヘテロ電界効果トランジスタの動作速度fTが400〜450GHzに増加することがわかった。
なお、本実施の形態の変形例として、第9図に示すようにδドープ領域からなる第1,第2キャリア供給層26a,26bを、InAlasからなる第1,第2スペーサ層25a,25bをそれぞれ介して、InNAsチャネル層23及び第1,第2InAsチャネル層24a,24bからなるチャネル層の両側に形成し、さらにInNAsチャネル層23の両側に第1,第2InAsチャネル層24a,24bを形成したダブルチャネル構造を採用してもよい。なお、第1キャリア供給層26aとInAlAsバッファ層22との間にはInAlAs第3スペーサ層25cが形成され、第2キャリア供給層26bの上にInAlAs第4スペーサ層25dが形成されている。この構造の場合には、チャネル数の増加により流れる電流量が増加するために、単一ゲートで500mA程度の電流範囲まで500GHz程度の高速動作が実現された。また、このようにInNAs層23を挟むように一対の第1,第2InAs層24a,24bを形成することにより、第1,第2InAs層24a,24bから溢れたキャリアがInNAs層23に流入してInNAs層23内にも実質的にチャネルが形成され、それによる電流もこの電流量の増大に寄与していることがわかった。
(実施の形態3)
第10図(a)は本発明の実施の形態3に係るヘテロ電界効果トランジスタの構成を示す断面図、第10図(b)は第10図(a)のチャネル層近傍のエネルギ状態を示す図である。第10図(a)において第7図と同一符号は同一又は相当する部分を示す。
第10図(a)に示すように、本実施の形態では、第1のチャネル層として、実施の形態2のInNAsチャネル層23に代えて、GaInNAsチャネル層23が形成されている。その他の点は実施の形態2と同様である。
実施の形態2では、結晶成長を容易にするために第1のチャネル層をInNAs層23としたため、第8図(a)に示すようにキャリアがInAs層24から溢れ出す心配があった。そこで、本実施の形態ではInNAsチャネル層23に代えて、InNAsにGaを添加したGaInNAsチャネル層23とすることで、バンドギャップを大きくすることを試みた。
第6図にInAsと同じエネルギギャップとなるエネルギ等高線64を記入したが、本発明の領域63のうちでエネルギがエネルギ等高線64以上となる領域、すなわちGa濃度がN濃度の3倍以上(x≧3y)となる領域では、GaInNAs層のエネルギのほうがInAs層のエネルギより大きくなることがわかった。その結果、第10図(b)にエネルギ状態を示すように、InAsチャネル層24(以下、単に「InAs層」ということがある)からGaInNAs層23へのキャリアの溢れ出しが抑制されることがわかった。また、GaInNAs層23の組成を、例えば、Ga0.1In0.9N0.03As0.97(第6図の▲3▼の組成)として、Ga濃度を0.1以上にすることにより、単一ゲートで600mA程度の大電流の範囲まで500GHz程度の高速動作が実現されることがわかった。なお、GaInNAs層を10nm、InAs層を4nmの厚みにそれぞれ形成した。
次に、本実施の形態の変形例を説明する。第1の変形例として、GaInNAsチャネル層23に代えて、厚み2nmのInAs層と厚み3nmのGaInNAs層とを交互に3層ずつ積層してなるGaInNAs/InAsMQWチャネル層23を形成した。このような構成するとことにより、上述の構成よりわずかに良い結果が得られた。従って、InAs層を複数層積層することが可能となり、設計条件の範囲が拡大された。
この場合、GaInNAsを、Ga0.1In0.9N0.03As0.97の組成(第6図の▲3▼の組成)とすると1%の圧縮歪が導入されるが、Ga0.16In0.84N0.05As0.95の組成(第6図の▲4▼の組成)とするとInPに格子整合した条件で、InAsと同じバンドギャップとすることができる。
ここで、GaInNAsは、InAsに比べて伝導帯のバンドの変化量が大きいことがわかっており、GaInNAsとInAsとの伝導帯のバンドギャップを同一にすべく、Ga0.2In0.8N0.045As0.955の組成(第6図の▲5▼の組成)とした。その結果、キャリアのGaInNAs層への染み出しが抑制されて、動作速度が10%程度向上することがわかった。
また、このMQWチャネル層23において、GaInNAs層に代えて、下記組成のInNAs層を形成してもよい。すなわち、InAs層には圧縮歪が導入されるため、InNAs層に引張歪を導入することで、複数のInAsチャネル層を安定して積層することが可能となる。InNAs層としては、1%の圧縮歪が導入されるInN0.1As0.9の組成(第6図の▲6▼の組成)までは安定して積層構造を成長できることがわかった。
以上に示したように、InAs層とGaInNAs層とを積層して使用する場合においても、Ga濃度が0から20%で、N濃度が3%から10%の範囲であれば、動作速度の向上が図れることがわかった。
以上の実施の形態、すなわち、第6図に示すチャネル層の組成ではInAsNにGaを添加することでバンドギャップの増大を実現したが、InAsNにPを添加してInAs1−y−xNyPzすることでもバンドギャップが増大する。Pの場合もGaと同様の依存性を持っているためにP組成をN濃度の3倍程度(z=3y)とする必要があることがわかった。N濃度の上限はInAs1−y−zNyPzにおいても10%以下であるため、0.03<y<0.1、0<z<0.3となる。この場合は、結晶成長を行う場合に第1チャネル層の成長後にPを完全に除去する必要があるために、成長時間が長くなるという問題はあるが、バンドギャップの変化のうち伝導帯側の変化が大きく出るために、動作電流をわずかに大きくすることが可能となった。
また、第6図に示すGaInNAsチャネル層の組成において、AsをSbに置き換えてもよい。InAsに比べてInSbのほうがより移動度が大きいためにHEMTの高速化が実現される。GaInNSbチャネル層は、GaInNAs層の場合に比べてさらに効果的と考えられる。
また、本実施の形態の第2の変形例として、第11図に示すようにδドープ領域で構成された第1,第2キャリア供給層26a,26bを、InAlasからなる第1,第2スペーサ層25a,25bをそれぞれ介して、GaInAsチャネル層23、第1,第2InAsチャネル層24a,24bの両側に形成し、GaInNAsチャネル層23の両側に第1,第2InAsチャネル層24a,24bを形成したダブルチャネル構造(すなわち、第9図のダブルチャネル構造において、InNAsチャネル層23をGaInNAsチャネル層23で置換した構造)を採用することができる。
この場合には、チャネル数の増加により流れる電流量が増加することがわかった。
(実施の形態4)
第12図は本発明の実施の形態4に係る送受信装置の構成を示すブロック図である。
本実施の形態は、実施の形態1乃至3のヘテロ電界効果トランジスタを用いた送受信装置を例示している。
第12図において、送受信装置302はここでは無線端末である。この送受信装置302は、アンテナ321と、アンテナ321からの受信電波信号を増幅する受信増幅部312と、送信電波信号を増幅してこれをアンテナ321に送出する送信増幅部313と、受信増幅部312からの受信電波信号から受信信号を取り出しかつ送信信号を搬送波に重畳して送信電波信号を生成しこれを送信増幅部313に送出する制御部325とを備えている。
そして、受信増幅部312及び送信増幅部313のアンプ等に実施の形態1乃至3のヘテロ電界効果トランジスタが使用されている。このヘテロ電界効果トランジスタは上述の通り、従来例に比べて高速動作が可能であるため、本実施形態の送受信装置302は、従来例より高い周波数(例えばテラヘルツの周波数帯)にも好適に使用することができる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、高周波送受信装置に用いられる半導体素子等の製造法として有用である。
また、本発明に係る送受信装置は、無線端末等として有用である。
参照符号一覧表
1 電極金属
2 InGaAsキャップ層
3 InAlAsキャリア供給層
4 InAlAsスペーサ層
5 InGaAsチャネル層
6 InAlAsバッファ層
7 InP基板
11 GaAs基板
12 GaAsバッファ層
13 GaInNAsチャネル層
14 AlGaAsキャリア供給層
16 AlGaAsスペーサ層
18 電極金属
21 InP基板
22 InAlAsバッファ層
23 InNAsチャネル層等
24 InAsチャネル層
25 InAlAsスペーサ層
26 n−InAlASキャリア供給層,δドープ領域
28 n−InGaAsコンタクト層
29 電極
34 伝導帯
35 フェルミ準位
41 エネルギと運動量の関係
42 量子井戸におけるエネルギ状態
43 電子の密度
46 フェルミ分布
47 GaInNAsにおける窒素原子によるバンド
48 GaInNAsにおけるエネルギーと運動量の関係
49 GaInNAsにおける量子井戸におけるエネルギー状態
50 GaInNAsにおける電子の密度
60 GaAs基板上
61 InP基板上
62 バンドギャップの窒素濃度依存性
63 本発明の領域
302 送受信装置
321 アンテナ
322 受信増幅部
323 送信増幅部
325 制御部
{本発明の概念}
最初に本発明の概念を説明する。
におけるGa及びNの組成比(以下、濃度(正確には原子濃度)ともいう)の好ましい範囲を示す図である。
(実施の形態1)
図1は本発明の実施の形態1に係るヘテロ電界効果トランジスタの構成を示す断面図である。
(実施の形態2)
図7は本発明の実施の形態2に係るヘテロ電界効果トランジスタの構成を示す断面図である。図7において図1と同一符号は同一又は相当する部分を示す。
(実施の形態3)
図10(a)は本発明の実施の形態3に係るヘテロ電界効果トランジスタの構成を示す断面図、図10(b)は図10(a)のチャネル層近傍のエネルギ状態を示す図である。図10(a)において図7と同一符号は同一又は相当する部分を示す。
(実施の形態4)
図12は本発明の実施の形態4に係る送受信装置の構成を示すブロック図である。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
2 InGaAsキャップ層
3 InAlAsキャリア供給層
4 InAlAsスペーサ層
5 InGaAsチャネル層
6 InAlAsバッファ層
7 InP基板
11 GaAs基板
12 GaAsバッファ層
13 GaInNAsチャネル層
14 AlGaAsキャリア供給層
16 AlGaAsスペーサ層
18 電極金属
21 InP基板
22 InAlAsバッファ層
23 InNAsチャネル層等
24 InAsチャネル層
25 InAlAsスペーサ層
26 n−InAlASキャリア供給層,δドープ領域
28 n−InGaAsコンタクト層
29 電極
34 伝導帯
35 フェルミ準位
41 エネルギと運動量の関係
42 量子井戸におけるエネルギ状態
43 電子の密度
46 フェルミ分布
47 GaInNAsにおける窒素原子によるバンド
48 GaInNAsにおけるエネルギと運動量の関係
49 GaInNAsにおける量子井戸におけるエネルギ状態
50 GaInNAsにおける電子の密度
60 GaAs基板上
61 InP基板上
62 バンドギャップの窒素濃度依存性
63 本発明の領域
302 送受信装置
321 アンテナ
322 受信増幅部
323 送信増幅部
325 制御部
(参考例1)
図10(a)は参考例1に係るヘテロ電界効果トランジスタの構成を示す断面図、図10(b)は図10(a)のチャネル層近傍のエネルギ状態を示す図である。図10(a)において図7と同一符号は同一又は相当する部分を示す。
Claims (19)
- 基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、
前記基板がInPからなり、
前記チャネル層が、化学式GaxIn1−xNyA1−yで表され、前記AがAs又はSbであり、前記組成xが0≦x≦0.2であり、かつ前記組成yが0.03≦y≦0.10である化合物半導体層を有する、ヘテロ電界効果トランジスタ。 - 前記組成yが、0.03≦y≦0.07である、請求の範囲第1項記載のヘテロ電界効果トランジスタ。
- 前記AがAsである、請求の範囲第1項記載のヘテロ電界効果トランジスタ。
- 前記AがSbである、請求の範囲第1項記載のヘテロ電界効果トランジスタ。
- 前記チャネル層が、前記化合物半導体層のみから構成されている、請求の範囲第1項記載のヘテロ電界効果トランジスタ。
- 前記チャネル層が、第1のチャネル層と該第1のチャネル層に隣接し前記スペーサ層とヘテロ接合する第2のチャネル層とを有し、前記第1のチャネル層が前記化合物半導体層で構成され、前記第2のチャネル層がInAs層で構成されている、請求の範囲第3項記載のヘテロ電界効果トランジスタ。
- x=0である、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 前記第1のチャネル層のN濃度が前記第2のチャネル層に近づくに連れて低くなっている、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 前記第1のチャネル層の上面及び下面に隣接するように一対の前記第2のチャネル層が形成され、前記一対の第2のチャネル層にヘテロ接合するように一対の前記スペーサ層が形成され、前記一対のスペーサ層に隣接するように一対の前記キャリア供給層が形成されている、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 0<xである、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 3y≦x≦0.2をさらに満たす、請求の範囲第10項記載のヘテロ電界効果トランジスタ。
- 0.1≦x≦0.2を満たす、請求の範囲第10項記載のヘテロ電界効果トランジスタ。
- 前記第1のチャネル層が、0<xの前記化合物半導体層であるGaInNAs層とInAs層とが交互に積層されてなる多重量子井戸構造のGaInNAs/InAsMQW層で構成されている、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 前記第1のチャネル層が、x=0の前記化合物半導体層であるInNAs層とInAs層とが交互に積層されてなる多重量子井戸構造のInNAs/InAsMQW層で構成されている、請求の範囲第6項記載のヘテロ電界効果トランジスタ。
- 前記バッファ層及び前記スペーサ層がInAlAs層で構成され、前記キャリア供給層がn−InAlAs層で構成されている、請求の範囲第1項記載のヘテロ電界効果トランジスタ。
- 基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、
前記チャネル層より大きいバンドギャップを有する半導体からなるスペーサ層を前記チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、
前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、
前記基板がInPからなり、
前記チャネル層が、化学式GaxIn1−xNyA1−yで表され、前記AがAs又はSbであり、前記組成xが0≦x≦0.2であり、かつ前記組成yが0.03≦y≦0.10である化合物半導層を有する、ヘテロ電界効果トランジスタの製造方法。 - 前記チャネル層を形成する工程において、イオン化したN原子を導入する、請求の範囲第16項記載のヘテロ電界効果トランジスタの製造方法。
- 前記InP基板の上にInAlAsからなる前記バッファ層を形成するバッファ層形成工程を有し、
前記チャネル層形成工程が、前記バッファ層の上にInNAsからなる第1のチャネル層を形成する第1のチャネル層形成工程と、前記第1のチャネル層の上にInAsからなる第2のチャネル層を形成する第2のチャネル層形成工程とを有し、
前記スペーサ層形成工程において、前記第2のチャネル層の上にInAlAsからなる前記スペーサ層を形成する、請求の範囲第16項記載のヘテロ電界効果トランジスタの製造方法。 - 請求の範囲第1項記載のヘテロ電界効果トランジスタを送信信号又は受信信号の処理のために備えた送受信装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002313902 | 2002-10-29 | ||
JP2002313902 | 2002-10-29 | ||
JP2002318190 | 2002-10-31 | ||
JP2002318190 | 2002-10-31 | ||
PCT/JP2003/013747 WO2004040638A1 (ja) | 2002-10-29 | 2003-10-28 | 窒化砒化ガリウムインジウム系ヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005013136A Division JP4243593B2 (ja) | 2002-10-29 | 2005-01-20 | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3667331B2 JP3667331B2 (ja) | 2005-07-06 |
JPWO2004040638A1 true JPWO2004040638A1 (ja) | 2006-03-02 |
Family
ID=32232639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004548045A Expired - Fee Related JP3667331B2 (ja) | 2002-10-29 | 2003-10-28 | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6861679B2 (ja) |
JP (1) | JP3667331B2 (ja) |
AU (1) | AU2003275692A1 (ja) |
WO (1) | WO2004040638A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372119B2 (en) * | 2001-10-01 | 2008-05-13 | Asahi Kasei Microsystems Co., Ltd. | Cross-shaped Hall device having extensions with slits |
JP4653397B2 (ja) * | 2002-01-15 | 2011-03-16 | 旭化成エレクトロニクス株式会社 | ホール素子の製造方法 |
TW200736813A (en) * | 2005-12-16 | 2007-10-01 | Asahi Kasei Denshi Kk | Position detector |
JP5073968B2 (ja) * | 2006-05-31 | 2012-11-14 | 住友化学株式会社 | 化合物半導体エピタキシャル基板およびその製造方法 |
JP5544713B2 (ja) * | 2008-12-26 | 2014-07-09 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
KR101879319B1 (ko) | 2011-12-23 | 2018-07-17 | 소이텍 | 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689123A (en) * | 1994-04-07 | 1997-11-18 | Sdl, Inc. | III-V aresenide-nitride semiconductor materials and devices |
JP4073555B2 (ja) * | 1998-09-14 | 2008-04-09 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2000164852A (ja) * | 1998-11-25 | 2000-06-16 | Hitachi Cable Ltd | 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ |
JP2000216101A (ja) * | 1999-01-25 | 2000-08-04 | Sharp Corp | 化合物半導体混晶の結晶成長方法および化合物半導体装置 |
FR2795871B1 (fr) * | 1999-07-01 | 2001-09-14 | Picogiga Sa | Transistor iii-v a heterojonction, notamment transistor a effet de champ hemt ou transistor bipolaire a heterojonction |
JP2002094187A (ja) * | 2000-09-18 | 2002-03-29 | Hitachi Ltd | 半導体レーザ及びそれを用いた光通信システム |
JP2003197644A (ja) * | 2001-12-26 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 通信機器用半導体装置 |
JP2003289082A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 通信機器用半導体装置及び通信システム用機器 |
-
2003
- 2003-10-28 WO PCT/JP2003/013747 patent/WO2004040638A1/ja active Application Filing
- 2003-10-28 JP JP2004548045A patent/JP3667331B2/ja not_active Expired - Fee Related
- 2003-10-28 AU AU2003275692A patent/AU2003275692A1/en not_active Abandoned
-
2004
- 2004-04-05 US US10/817,035 patent/US6861679B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3667331B2 (ja) | 2005-07-06 |
US20040188708A1 (en) | 2004-09-30 |
WO2004040638A1 (ja) | 2004-05-13 |
US6861679B2 (en) | 2005-03-01 |
AU2003275692A1 (en) | 2004-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8343823B2 (en) | Nanowire and larger GaN based HEMTs | |
JP2581452B2 (ja) | 電界効果トランジスタ | |
US20130161698A1 (en) | E-mode hfet device | |
CN111213244B (zh) | 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管 | |
US8551821B2 (en) | Enhancement normally off nitride semiconductor device manufacturing the same | |
US11316039B2 (en) | Method for manufacturing semiconductor device | |
JP3449116B2 (ja) | 半導体装置 | |
EP3764402A1 (en) | High electron mobility transistor and method of manufacturing the same | |
JPH0815213B2 (ja) | 電界効果トランジスタ | |
JP3667331B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
CN112201689B (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
JPH0590301A (ja) | 電界効果型トランジスタ | |
JP2001085674A (ja) | 電子部材とその製造方法 | |
JP4243593B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
JPH06188271A (ja) | 電界効果トランジスタ | |
JP3421306B2 (ja) | 化合物半導体装置 | |
JP2017152467A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
JP2000164852A (ja) | 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ | |
KR20230090573A (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 | |
JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
KR20230090574A (ko) | 입체구조를 갖는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 | |
JPH09260643A (ja) | 高電子移動度トランジスタ | |
TW202345402A (zh) | 半導體裝置 | |
JPH01205471A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |