JPWO2004040638A1 - ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 - Google Patents

ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 Download PDF

Info

Publication number
JPWO2004040638A1
JPWO2004040638A1 JP2004548045A JP2004548045A JPWO2004040638A1 JP WO2004040638 A1 JPWO2004040638 A1 JP WO2004040638A1 JP 2004548045 A JP2004548045 A JP 2004548045A JP 2004548045 A JP2004548045 A JP 2004548045A JP WO2004040638 A1 JPWO2004040638 A1 JP WO2004040638A1
Authority
JP
Japan
Prior art keywords
layer
channel layer
field effect
effect transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004548045A
Other languages
English (en)
Other versions
JP3667331B2 (ja
Inventor
大塚　信之
信之 大塚
水野　紘一
紘一 水野
吉井　重雄
重雄 吉井
鈴木　朝実良
朝実良 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP3667331B2 publication Critical patent/JP3667331B2/ja
Publication of JPWO2004040638A1 publication Critical patent/JPWO2004040638A1/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本発明のヘテロ電界効果トランジスタは、ＩｎＰ基板（２１）と、前記ＩｎＰ基板上にバッファ層（２２）を介して形成されたチャネル層（２３）と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層（２５ａ）と、前記スペーサ層に隣接するように形成されたキャリア供給層（２６）とを備え、前記チャネル層が、化学式ＧａｘＩｎ１−ｘＮｙＡ１−ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体で構成された所定の半導体層を有している。

Description

本発明は、窒化砒化ガリウムインジウム系エピタキシャルウェハを用いたヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置に関する。
〔技術背景〕
高電子移動度トランジスタ（ＨＥＭＴ）などのヘテロ電界効果トランジスタは、ヘテロ構造で形成された２次元電子ガスを利用する化合物半導体素子である。
このようなＨＥＭＴの第１の従来例としてＩｎＰ基板上に形成されたＩｎＡｌＡｓキャリア供給層／ＩｎＧａＡｓチャネル層／ＩｎＡｌＡｓバッファ層を有するＨＥＭＴを第１３図に示す。第１３図において、符号１は電極金属、符号２はｎ＋−ＩｎＧａＡｓキャップ層、符号３はｎ−ＩｎＡｌＡｓキャリア供給層、符号４はｉ−ＩｎＡｌＡｓスペーサ層、符号５はｉ−ＩｎＧａＡｓチャネル層、符号６はｉ−ＩｎＡｌＡｓバッファ層、符号７は半絶縁性ＩｎＰ基板（Ｓ．Ｉ．−ＩｎＰ基板）を示す。このＨＥＭＴは、チャネル層５としてＩｎＧａＡｓを用いているので、チャネル層にＧａＡｓを用いているＨＥＭＴに比べ、その高い電子輸送特性のために優れた高周波特性を示す。特に、この従来例は、ＩｎＧａＡｓチャネル層５中に１〜７ｎｍの厚みを有するＩｎＡｓ層８をＩｎＡｌＡｓスペーサ層４から０〜６ｎｍ離れた位置に挿入することを特徴としている（例えば、特開平５−３６７２６号公報（特許文献１）参照）。
また、第２の従来例としてＧａＡｓ基板上に形成されたＧａＩｎＮＡｓチャネル層を有するＨＥＭＴを第１４図に示す。このＨＥＭＴでは、半絶縁性ＧａＡｓ基板１１上に０．５μｍのアンドープＧａＡｓバッファ層１２が設けられ、このバッファ層１２の上に、厚さ１５ｎｍのアンドープＧａＩｎＮＡｓチャネル層１３が形成されている。さらに、その上に、膜厚２ｎｍのアンドープＡｌＧａＡｓスペーサ層１６を介してｎ型のＡｌＧａＡｓキャリア供給層１４が厚さ５０ｎｍに形成され、そのＡｌＧａＡｓキャリア供給層１４上に電極１８が蒸着により形成されている。スペーサ層１６とキャリア供給層１４のＡｌ組成は共に０．２８である（例えば、特開２０００−１６４８５２号公報（特許文献２）参照）。
しかし、第１の従来例では、上述のようにＩｎＡｓ層８を挿入した場合には、格子不整合が生じ、臨界膜厚以上で欠陥が発生してしまう。このため、チャネル層の厚みを臨界膜厚以上にはできず、充分なキャリア密度が実現できなかったために特性改善が不十分であった。
一方、第２の従来例は、ＩｎＧａＡｓ層をＧａＡｓ基板１１上に形成する場合における、ＩｎＧａＡｓ層のＧａＡｓ基板への格子整合のしにくさに起因する特性上の課題を解決するために、チャネル層を構成するＩｎＧａＡｓにＮを導入したものである。このような第２の従来例では、ＧａＩｎＮＡｓからなるチャネル層１３がＧａＡｓ基板１１に格子整合することにより、ＧａＡｓ基板１１上にＩｎＧａＡｓチャネル層を形成する場合に比べると、確かに特性が改善されている。しかしながら、ＩｎＰ基板上にＩｎＧａＡｓチャネル層が形成される第１の従来例を超える特性は、実現できていなかった。
本発明は、電子移動度が向上し、それにより高速動作が可能なヘテロ電界効果トランジスタ及びその製造方法並びに送受信装置を提供することを目的とする。
そして、これらの目的を達成するために、本発明に係るヘテロ電界効果トランジスタは、基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＧａｘＩｎ１−ｘＮｙＡ１−ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有している。
前記組成ｙが、０．０３≦ｙ≦０．０７であってもよい。
前記ＡがＡｓであってもよい。
前記ＡがＳｂであってもよい。
前記チャネル層が、前記化合物半導体層のみからなっていてもよい。
前記チャネル層が、第１のチャネル層と該第１のチャネル層に隣接し前記スペーサ層とヘテロ接合する第２のチャネル層とを有し、前記第１のチャネル層が前記化合物半導体層で構成され、前記第２のチャネル層がＩｎＡｓ層で構成されていてもよい。
ｘ＝０であってもよい。
前記第１のチャネル層のＮ濃度が前記第２のチャネル層に近づくに連れて低くなっていてもよい。
前記第１のチャネル層の上面及び下面に隣接するように一対の前記第２のチャネル層が形成され、前記一対の第２のチャネル層にヘテロ接合するように一対の前記スペーサ層が形成され、前記一対のスペーサ層に隣接するように一対の前記キャリア供給層が形成されていてもよい。
０＜ｘであってもよい。
３ｙ≦ｘ≦０．２をさらに満たしていてもよい。
０．１≦ｘ≦０．２を満たしていてもよい。
前記第１のチャネル層が、０＜ｘの前記化合物半導体であるＧａＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されていてもよい。
前記第１のチャネル層が、ｘ＝０の化合物半導体であるＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されていてもよい。
前記バッファ層及び前記スペーサ層がＩｎＡｌＡｓ層で構成され、前記キャリア供給層がｎ−ＩｎＡｌＡｓ層で構成されていてもよい。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、前記チャネル層より大きいバンドギャップを有する半導体でからなるスペーサ層を該チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＧａｘＩｎ１−ｘＮｙＡ１−ｙで表され、前記ＡがＡＳ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有している。
前記チャネル層を形成する工程において、イオン化したＮ原子を導入してもよい。
前記ＩｎＰ基板の上にＩｎＡｌＡｓからなる前記バッファ層を形成するバッファ層形成工程を有し、前記チャネル層形成工程が、前記バッファ層の上にＩｎＮＡｓからなる第１のチャネル層を形成する第１のチャネル層形成工程と、前記第１のチャネル層の上にＩｎＡｓからなる第２のチャネル層を形成する第２のチャネル層形成工程とを有し、前記スペーサ層形成工程において、前記第２のチャネル層の上にＩｎＡｌＡｓからなる前記スペーサ層を形成してもよい。このような構成とすると、チャネル層とスペーサ層との界面を形成する際に、Ｎ原子とＡｌ原子とが同時に存在しないこととなるので、良好な界面が形成される。
また、本発明に係る送受信装置は、請求の範囲第１項記載のヘテロ電界効果トランジスタを送信信号又は受信信号の処理のために備えている。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
第１図は本発明の実施の形態１に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第２図はバンド構造を示す図であって、第２図（ａ）はＩｎＧａＡｓのバンド構造を示す図、第２図（ｂ）はＧａＩｎＮＡｓのバンド構造を示す図である。
第３図は第２図のバンド構造におけるエネルギ状態を示す図であって、第３図（ａ）は第２図（ａ）のΓ点のエネルギ状態を拡大して示す図、第３図（ｂ）は第２図（ｂ）のΓ点のエネルギ状態を拡大して示す図である。
第４図は各種化合物半導体の結晶体における物性値示す表である。
第５図は各種化合物半導体の結晶体における電子速度と電界との関係を示す図である。
第６図は本発明のチャネル層を構成するＧａＩｎＮＡｓ４元系化合物におけるＧａ及びＮの組成比の好ましい範囲を示す図である。
第７図は本発明の実施の形態２に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第８図（ａ），（ｂ）は第７図のヘテロ電界効果トランジスタのチャネル層近傍のエネルギ状態を示す図である。
第９図は本発明の実施の形態２の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第１０図は本発明の実施の形態３に係るヘテロ電界効果トランジスタの構成を示す図であって、第１０図（ａ）は断面図、第１０図（ｂ）は第１０図（ａ）のチャネル層近傍のエネルギ状態を示す図である。
第１１図は本発明の実施の形態２の第２の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第１２図は本発明の実施の形態４に係る送受信装置の構成を示すブロック図である。
第１３図は第１の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。
第１４図は第２の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。
｛本発明の概念｝
最初に本発明の概念を説明する。
本発明のヘテロ電界効果トランジスタは、ＩｎＰ基板の上にＧａ及びＮが所定範囲の組成比を有するＧａＩｎＮＡｓがチャネル層として形成されていることを特徴としている。本発明においては、このＧａＩｎＮＡｓには、Ｇａの組成比が０の場合の態様として、ＩｎＮＡｓが含まれる。換言すれば、第１の従来例において、ＩｎＧａＡｓチャネル層のＧａの組成比を所定値に設定しかつＩｎＧａＡｓチャネル層に所定の組成比となるように窒素（Ｎ）を添加した構成を有している。
まず、ＩｎＧａＡｓ結晶にＮ原子を添加することによる効果を、第２図（ａ），（ｂ），３図（ａ），（ｂ）を用いて簡単に説明する。
第２図（ａ）はＩｎＧａＡｓのバンド構造を示す図、第２図（ｂ）はＧａＩｎＮＡｓのバンド構造を示す図である。また、第３図（ａ）は第２図（ａ）のΓ点のエネルギ状態を拡大して示す図、第３図（ｂ）は第２図（ｂ）のΓ点のエネルギ状態を拡大して示す図である。第２図（ａ），（ｂ）では、横軸はＫ空間上の位置を表し、縦軸はエネルギを表している。第３図（ａ），（ｂ）では、横軸は運動量を表し、縦軸はエネルギを表している。
また、第２図（ａ），（ｂ）はシミュレーションによって求めたものであり、従来例では、ＩｎＰ基板の上にＩｎ０．５Ｇａ０．５Ａｓ結晶層が形成され、本発明では、ＩｎＰ基板の上にＧａ０．５Ｉｎ０．５Ｎ０．１２５Ａｓ０．８７５結晶層が形成されていると仮定している。
第２図（ａ）において、Ｉｎ０．５Ｇａ０．５Ａｓ結晶の伝導帯３４のバンド構造では、Γ点のエネルギレベルが最も低く、このΓ点を電子が走行する。第３図（ａ）において、バルクのＩｎＧａＡｓの場合は、点線４１で示すようにエネルギが運動量の２乗に比例する関係を有している。ＩｎＧａＡｓ層を井戸層とする量子井戸構造の場合には、太い実線４２で示すようにエネルギは量子化して階段状のバンド構造となり、電子のフェルミ分布４６との重なり積分より細い実線４３で示すような電子密度をとる。
一方、第２図（ｂ）に示すように、Ｇａ０．５Ｉｎ０．５Ｎ０．１２５Ａｓ０．８７５結晶の場合には、Ｗ点付近のエネルギ状態が平坦となっており、窒素を添加した効果が現れている。この、窒素のレベルの存在によりΓ点のエネルギが低下するが、Ｌ点でのエネルギはほとんど低下していない。このことから、Γ点とＬ点のエネルギ差ΔΓＬは窒素を添加することで増加することがわかる。後ほど説明するが、このΔΓＬが大きいほど電子のドリフト速度の最大値が増加することがわかっており、窒素の添加のメリットが存在している。しかしながら、第３図（ｂ）に示すように、Γ点付近を拡大して示すとバルクのＧａＩｎＮＡｓのエネルギ分布４８は、運動量に対しその２乗の関係から外れてきてエネルギの増加量が低下してしまう。これは、窒素原子を添加することにより窒素原子に由来するバンド４７が形成され、その結果、ＩｎＧａＡｓ固有のバンド４１（第３図（ａ）参照）とのミキシングが生じてしまうためである。バンドのミキシングが生じた場合には、第３図（ｂ）に示すように、窒素原子に由来するバンド４７とＩｎＧａＡｓ固有のバンド４１とが反発するためにＩｎＧａＡｓ固有のバンドが窒素原子に由来するバンド４７に近づくにつれて同一の運動量におけるエネルギが減少してしまう。また、運動量が０の場合でも、窒素原子に由来するバンド４７とＩｎＧａＡｓ固有のバンド４１とのミキシングは存在するために、ＧａＩｎＮＡｓのエネルギ分布４８の曲率は運動量が０であっても大きくなる。
別な観点として電子の有効質量から、窒素原子添加の効果を説明する。バンドの曲率が大きくなることは、電子の有効質量が大きくなることを意味しており、窒素原子に由来するバンド４７のエネルギの運動量依存性は直線的であるため、曲率が大きく、有効質量が大きいことになる。一方、ＩｎＧａＡｓ固有のバンドは曲率が小さいため、有効質量も小さい。従って、窒素原子を添加すると、ＩｎＧａＡｓに有効質量の大きな窒素原子のバンドがミキシングを起こすので、ＧａＩｎＮＡｓの有効質量はＩｎＧａＡｓより大きくなるわけであり、これはＧａＩｎＮＡｓのエネルギ分布４８の曲率が大きくなることと等価となるのである。
次に、窒素原子を添加してバンドの曲率が大きくなったことによる電子デバイスに与える影響に関して説明を行う。ヘテロ構造を有する電子デバイスとして使用する場合には一般的にスペーサ層とチャネル層とのヘテロ界面に電子が局在するために、エネルギ状態は量子化されて、階段状のエネルギ分布を有する。その結果、階段状になっているところで、エネルギが急激に変化するため、その部分で電子の存在できる状態（状態密度）が大きくなる。スペーサ層とチャネル層とのエネルギ差を大きくするほど、また有効質量が小さくなるほど、階段の段数は少なくなる。一方、室温の場合に、電子がどの程度高いエネルギまで存在できるかを示しているのがフェルミ分布４６である。電子の存在できる状態である状態密度に、電子のフェルミ分布の積を取ると特定のエネルギにおける電子密度が求められる。この、電子密度を大きくするには、（１）チャネル層のバンドギャップを小さくして、フェルミレベルに近づけることでフェルミ分布との積を大きくする、（２）階段部のエネルギ差を小さくして、高次の量子レベルをフェルミレベルに近づけることで、フェルミ分布との積を大きくする、（３）有効質量を大きくして状態密度自体を大きくする、という３つの方法がある。チャネル層に窒素原子を添加することにより、（１）バンドギャップが減少する（窒素原子の添加により格子整合するためのＩｎの添加量が増加するためさらにバンドギャップが減少する）、（２）有効質量が大きくなるので段差が減少する、（３）有効質量が大きくなるので状態密度が増加する、といった結果から、窒素原子を添加することにより電子の密度が増加して、大きな電界を印加した場合でも電子がΓ点からＬ点へオーバフローしにくくなるというメリットを有する。これは、チャネル長を短くしていった場合に動作速度が飽和しにくくなったり、ガン発振を生じなくなったりして、極めて有効になる。
以上のように、窒素原子を添加することで、有効質量が増加して移動度は減少するが、ΔΓＬが増加し、状態密度が増加するメリットがある。そこで、これらの影響がどの程度期待できるかを定量的に評価した。その結果を第４図の表に示す。この表には、その検討において得られた物性値が示されている。これらの物性値を明らかにしたことで、本発明のヘテロ電界効果トランジスタの実現や評価が可能となった。電子の弱電界での移動度（ホール移動度）μｌとΔΓＬとから電界を印加した場合の電子速度を計算した結果を第５図に示す。これから、電子の速度は電界をかけるに従って増加するが、電子速度が最大になる点ｖｄ以上の電界を印加しても電子速度はかえって低下してしまう。これは、第５図左端部に示したように、電界が低い場合には電子は、その有効質量が小さく移動度の大きいΓ点に存在するために、電子速度は電界をかけるにしたがって増加するが、それ以上の電界をかけた場合には電子がＬ点まで溢れ出してしまう。Ｌ点では有効質量ｍ＊が大きく移動度が小さいためにトータルの移動度が低下して電子速度も低下することになる。この電子速度の最大値をｖｄとして、第４図に示してある。第４図から明らかなように、電子速度の最大値ｖｄは、ＧａＩｎＮＡｓ＜ＧａＡｓ＜ＩｎＰ＜ＩｎＧａＡｓ＜ＩｎＮＡｓ＜ＩｎＡｓの順で大きくなっているが、これはＧａＡｓよりＩｎＰのほうがΔΓＬが大きいためであり、ＩｎＧａＡｓやＩｎＡｓはさらにμｌも大きいためである。ここで、ＧａＩｎＮＡｓの場合には、ΔΓＬは大きいがμｌが極端に小さくなるために、電子速度の最大値ｖｄはＧａＡｓ以下に低下してしまう。一方、ＩｎＮＡｓの場合には、ＩｎＧａＡｓに比べてμｌは低下するもののΔΓＬが大きいために、結果的にＩｎＧａＡｓ（ｖｄ＝３．９６×１０５ｍ／ｓ）より大きいｖｄ（＝４．４７×１０５ｍ／ｓ）が得られている。その結果、チャネル層をＩｎＧａＡｓ層に代えてＩｎＮＡｓ層とすることで、電子速度が増大し、動作速度が２０％程度改善されることが判明した。
つまり、チャネル層をＩｎＧａＡｓ層に代えてＧａＩｎＮＡｓ層とすると、電子速度が低下して動作速度が低下するが、チャネル層をＩｎＧａＡｓ層に代えてＩｎＮＡｓ層とすると、電子速度が増大して動作速度が２０％程度向上する。それ故、チャネル層を、ＩｎＧａＡｓ層に代えて、ある範囲のＧａの組成比を有するＧａＩｎＮＡｓ層とすることにより、電子速度が増大して動作速度が向上することが判明した。
次に、このＧａＩｎＮＡｓ層におけるＧａ及びＮの組成比の好ましい範囲を説明する。
第６図は本発明のチャネル層を構成するＧａＩｎＮＡｓ４元系化合物におけるＧａ及びＮの組成比（以下、濃度（正確には原子濃度）ともいう）の好ましい範囲を示す図である。
第６図に示すように、本件発明者の検討の結果、Ｇａ濃度が０％以上２０％以下の範囲でかつＮ濃度が３％以上１０％以下の範囲である領域（以下、本発明の領域という）６３において、ＩｎＰ基板上に欠陥を生じることなくＧａＩｎＮＡｓ層を成長できることが判った。第６図において、符号６１は、ＩｎＰに格子整合するＧａ組成とＮ組成との関係を表す直線を示す。ＧａＩｎＮＡｓの組成を、ＧａｘＩｎ１−ｘＮｙＡｓ１−ｙと表した場合、この直線は、ｘ＝０．４７−６．７ｙとなる。従来はｘ＝０．４７−３ｙ程度といわれており、Ｎ濃度は１５％程度必要とされてきたが、窒素イオンを磁界によるフィルタでマススペクトロメトリーの原理に基づいて、クラスターを形成していないイオンを選別することにより、これを基板表面に均一に供給するとともに、結晶成長温度を最適な温度である５５０℃にすることで、Ｎ原子がＧａＩｎＡｓ中に均一に分散して、より低いＮ原子濃度で、ＩｎＰに格子整合することがわかった。その結果、Ｎ濃度が局所的に増加してバンドギャップが小さくなる現象がなくなり、より少ないＮ濃度で、格子整合とバンドの安定したシフトとが可能になった。特に、Ｎ濃度が３％以上７％以下の場合には、チャネル層に圧縮歪が生じ、１５０００ｃｍ２／Ｖｓ前後のホール移動度が安定して得られた。これは、Ｇａ濃度が２０％以下になると電子の有効質量が急激に減少してホール移動度が増大するためと考えられる。後述する実施の形態１では、ＩｎＰ基板に格子整合する組成を有するＩｎＮ０．０７Ａｓ０．９３（第６図の▲１▼の組成）でチャネル層を構成したが、上記本発明の領域６３の範囲内の組成であれば、１５０００ｃｍ２／Ｖｓ以上の高いホール移動度が得られた。本発明の領域６３は、チャネル層の膜厚を１０ｎｍ以上とするために格子歪が±１．５％以内となるように設定されている。
以上の説明をまとめると、本発明のチャネル層を構成するＧａＩｎＮＡｓのＧａ及びＮの組成比は、Ｇａ濃度が０％以上２０％以下の範囲でかつＮ濃度が３％以上１０％以下の範囲であることが好ましい。Ｇａ濃度が２０％以下になると電子の有効質量が急激に減少してホール移動度が増大するからである。また、Ｎ濃度が３％未満であると、電子速度の増大による動作速度の向上が不十分であり、Ｎ濃度が１０％を越えると、ＩｎＰ基板に対する格子不整合が生じるからである。また、Ｎ濃度が３％以上７％以下の範囲であることがさらに好ましい。この範囲であると、チャネル層に圧縮歪が生じ、高い（ここでは１５０００ｃｍ２／Ｖｓ前後）ホール移動度が安定して得られるからである。
以下、この本発明の概念を具体化した実施の形態を順次説明する。
（実施の形態１）
第１図は本発明の実施の形態１に係るヘテロ電界効果トランジスタの構成を示す断面図である。
第１図に示すように、このヘテロ電界効果トランジスタは、ＩｎＰ基板２１を有している。ＩｎＰ基板２１の上には、ＩｎＡｌＡｓバッファ層２２、ＩｎＮＡｓチャネル層２３、ＩｎＡｌＡｓ第１スペーサ層２５ａ、ｎ−ＩｎＡｌＡｓキャリア供給層２６、ＩｎＡｌＡｓ第２スペーサ層２５ｂが順に積層されている。ＩｎＡｌＡｓ第２スペーサ層２５ｂの上にはゲート電極を構成する電極２９ａが形成され、電極２９ａの両側に間隔を置いて、ソース電極及びドレイン電極を構成する一対の電極２９ｂ，２９ｃが形成されている。電極２９ｂ，２９ｃは、ＩｎＡｌＡｓ第２スペーサ層２５ｂ上にｎ−ＩｎＧａＡｓコンタクト層２８を介して形成されている。
次に、このように構成されたヘテロ電界効果トランジスタの製造方法を説明する。
この製造方法においては、ガスソースＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法を用いた。原料ガスは、ＰＨ３，ＡｓＨ３，Ｎ２，Ｉｎ，Ｇａ，Ｓｉである。Ｎ２は、プラズマ源でＮ原子に分解して供給している。ＰＨ３とＡｓＨ３は熱により分解して供給している。ＰＨ３を供給しながら５５０℃まで昇温し、半絶縁性ＩｎＰ基板２１上に、ｉ−ＩｎＡｌＡｓバッファ層（膜厚５００ｎｍ）２２、ＩｎＮＡｓチャネル層（２０ｎｍ）２３、ｉ−ＩｎＡｌＡｓスペーサ層（５ｎｍ）２５ａ、ｎ＋−ＩｎＡｌＡｓキャリア供給層（１０ｎｍ、ｎ型不純物濃度ｎ＝１０１９ｃｍ−３）２６、ｉ−ＩｎＡｌＡｓスペーサ層（２０ｎｍ）２５ｂ、ｎ＋−ＩｎＧａＡｓコンタクト層（１００ｎｍ）２８を成長した。その後、ゲート領域のコンタクト層２８をエッチングにより除去し、所定の領域にゲート電極、ソース電極、ドレイン電極を構成する電極金属２９ａ，２９ｂ，２９ｃを蒸着によりそれぞれ形成した。ゲート長は０．２μｍとし、ゲート幅は２００μｍとした。その結果、ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合のホール移動度が１００００ｃｍ２／Ｖｓであるのに対し、本実施の形態では、ホール移動度が１２０００ｃｍ２／Ｖｓから１５０００ｃｍ２／Ｖｓの範囲の値になるとともに、ヘテロ電界効果トランジスタの動作速度ｆＴが、ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合には２００ＧＨｚであるのに対し、本実施の形態では、２５０ＧＨｚから３００ＧＨｚの範囲の値に増加することがわかった。
（実施の形態２）
第７図は本発明の実施の形態２に係るヘテロ電界効果トランジスタの構成を示す断面図である。第７図において第１図と同一符号は同一又は相当する部分を示す。
第７図に示すように、本実施の形態では、チャネル層が第１のチャネル層としてのＩｎＮＡｓ層２３（膜厚１０ｎｍ）とＩｎＮＡｓ層２３の上に形成された第２のチャネル層としてのＩｎＡｓ層２４（４ｎｍ）との２種類の層で構成されている。その他の点は実施の形態１と同様である。
このように構成した理由は、冒頭で第４図及び第５図を用いて説明したようにＩｎＡｓ層の方がＩｎＮＡｓ層より電子速度の最大値ｖｄが大きいことから、そのようなＩｎＡｓ層の利点を活用するためである。詳しく説明すると、ＩｎＡｓチャネル層２４はＩｎＰ基板２１に対して３％程度の格子不整合を有しているために、４ｎｍ以上の厚みに積層することはできなかった。このように薄いＩｎＡｓ層を第１の従来例のようにＩｎＧａＡｓ層内に形成した場合には、キャリアがＩｎＧａＡｓ層に溢れ出す前にΓ点からＬ点への遷移が発生して動作速度が低下するといった問題があった。ところが、本実施の形態のように、ＩｎＡｓチャネル層２４に隣接してＩｎＡｓチャネル層２４よりもわずかにエネルギが低いＩｎＮ０．０３Ａｓ０．９７チャネル層２３（第６図の▲２▼の組成）を形成すると、ＩｎＡｓチャネル層２４に局在するキャリアがΓ点からＬ点へ遷移する前にＩｎＡｓチャネル層２４からＩｎＮＡｓチャネル層２３にキャリアが溢れ出すため動作速度が低下しないということが確認された。ここで、ＩｎＡｓチャネル層２４よりＩｎＮＡｓチャネル層２３のほうがエネルギ的に０．１ｅＶ程度低いため、キャリアがＩｎＮＡｓチャネル層２３を優先的に走行するように考えられるが、実際にはＩｎＡｓチャネル層２４はバンドギャップの大きいＩｎＡｌＡｓスペーサ層２５と接合しているためにＩｎＡｓチャネル層２４とＩｎＡｌＡｓスペーサ層２５との界面で第８図（ａ）に示すようにバンドが曲がるので、電子はＩｎＡｓチャネル層２４とＩｎＡｌＡｓスペーサ層２５との界面に閉じ込められることになる。
またさらに、ＩｎＡｌＡｓスペーサ層２５とＩｎＮＡｓチャネル層２３との間にＩｎＡｓチャネル層２４をはさみ込むことで、結晶成長時にもＮ原子の供給を止めた後にしばらくしてＡｌ原子の供給を開始すれば良く、実施の形態１のようにＩｎＡｌＡｓスペーサ層２５とＩｎＮＡｓチャネル層２３との界面の形成時にＡｌ原子とＮ原子とが同時に供給される状況がなくなるため良好な界面が形成される。その理由は、ＡｌとＮが同時に存在した場合には高抵抗の絶縁体であるＡｌＮが形成されるために、界面に多くの不純物準位が形成されるが、本実施の形態の場合には、ＡｌとＮとが同時に存在しないのでＡｌＮが形成されないためと考えられる。
ところで、実施の形態１及び２ではＩｎＮＡｓのＮ濃度を一定としたが、いずれの実施の形態においてもＩｎＮＡｓチャネル層のなかで基板側から表面側に向ってＮ濃度を低減する（厚み方向において表面に近づくに連れてＮ濃度が低くなるようにする）ことにより、第８図（ｂ）に示すようなバンド構造となり、特に、実施の形態２では、不必要にキャリアがＩｎＡｓチャネル層２４からＩｎＮＡｓチャネル層２３に流れ出すことを抑制することができた。
また、本実施の形態ではキャリア供給層を、ＩｎＡｌＡｓにＳｉを１原子層につき５×１０１２ｃｍ−２添加したδドープ領域２６で形成した。その結果、ホール移動度は２００００ｃｍ２／Ｖｓに増加するとともに、ヘテロ電界効果トランジスタの動作速度ｆＴが４００〜４５０ＧＨｚに増加することがわかった。
なお、本実施の形態の変形例として、第９図に示すようにδドープ領域からなる第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＩｎＮＡｓチャネル層２３及び第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂからなるチャネル層の両側に形成し、さらにＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造を採用してもよい。なお、第１キャリア供給層２６ａとＩｎＡｌＡｓバッファ層２２との間にはＩｎＡｌＡｓ第３スペーサ層２５ｃが形成され、第２キャリア供給層２６ｂの上にＩｎＡｌＡｓ第４スペーサ層２５ｄが形成されている。この構造の場合には、チャネル数の増加により流れる電流量が増加するために、単一ゲートで５００ｍＡ程度の電流範囲まで５００ＧＨｚ程度の高速動作が実現された。また、このようにＩｎＮＡｓ層２３を挟むように一対の第１，第２ＩｎＡｓ層２４ａ，２４ｂを形成することにより、第１，第２ＩｎＡｓ層２４ａ，２４ｂから溢れたキャリアがＩｎＮＡｓ層２３に流入してＩｎＮＡｓ層２３内にも実質的にチャネルが形成され、それによる電流もこの電流量の増大に寄与していることがわかった。
（実施の形態３）
第１０図（ａ）は本発明の実施の形態３に係るヘテロ電界効果トランジスタの構成を示す断面図、第１０図（ｂ）は第１０図（ａ）のチャネル層近傍のエネルギ状態を示す図である。第１０図（ａ）において第７図と同一符号は同一又は相当する部分を示す。
第１０図（ａ）に示すように、本実施の形態では、第１のチャネル層として、実施の形態２のＩｎＮＡｓチャネル層２３に代えて、ＧａＩｎＮＡｓチャネル層２３が形成されている。その他の点は実施の形態２と同様である。
実施の形態２では、結晶成長を容易にするために第１のチャネル層をＩｎＮＡｓ層２３としたため、第８図（ａ）に示すようにキャリアがＩｎＡｓ層２４から溢れ出す心配があった。そこで、本実施の形態ではＩｎＮＡｓチャネル層２３に代えて、ＩｎＮＡｓにＧａを添加したＧａＩｎＮＡｓチャネル層２３とすることで、バンドギャップを大きくすることを試みた。
第６図にＩｎＡｓと同じエネルギギャップとなるエネルギ等高線６４を記入したが、本発明の領域６３のうちでエネルギがエネルギ等高線６４以上となる領域、すなわちＧａ濃度がＮ濃度の３倍以上（ｘ≧３ｙ）となる領域では、ＧａＩｎＮＡｓ層のエネルギのほうがＩｎＡｓ層のエネルギより大きくなることがわかった。その結果、第１０図（ｂ）にエネルギ状態を示すように、ＩｎＡｓチャネル層２４（以下、単に「ＩｎＡｓ層」ということがある）からＧａＩｎＮＡｓ層２３へのキャリアの溢れ出しが抑制されることがわかった。また、ＧａＩｎＮＡｓ層２３の組成を、例えば、Ｇａ０．１Ｉｎ０．９Ｎ０．０３Ａｓ０．９７（第６図の▲３▼の組成）として、Ｇａ濃度を０．１以上にすることにより、単一ゲートで６００ｍＡ程度の大電流の範囲まで５００ＧＨｚ程度の高速動作が実現されることがわかった。なお、ＧａＩｎＮＡｓ層を１０ｎｍ、ＩｎＡｓ層を４ｎｍの厚みにそれぞれ形成した。
次に、本実施の形態の変形例を説明する。第１の変形例として、ＧａＩｎＮＡｓチャネル層２３に代えて、厚み２ｎｍのＩｎＡｓ層と厚み３ｎｍのＧａＩｎＮＡｓ層とを交互に３層ずつ積層してなるＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷチャネル層２３を形成した。このような構成するとことにより、上述の構成よりわずかに良い結果が得られた。従って、ＩｎＡｓ層を複数層積層することが可能となり、設計条件の範囲が拡大された。
この場合、ＧａＩｎＮＡｓを、Ｇａ０．１Ｉｎ０．９Ｎ０．０３Ａｓ０．９７の組成（第６図の▲３▼の組成）とすると１％の圧縮歪が導入されるが、Ｇａ０．１６Ｉｎ０．８４Ｎ０．０５Ａｓ０．９５の組成（第６図の▲４▼の組成）とするとＩｎＰに格子整合した条件で、ＩｎＡｓと同じバンドギャップとすることができる。
ここで、ＧａＩｎＮＡｓは、ＩｎＡｓに比べて伝導帯のバンドの変化量が大きいことがわかっており、ＧａＩｎＮＡｓとＩｎＡｓとの伝導帯のバンドギャップを同一にすべく、Ｇａ０．２Ｉｎ０．８Ｎ０．０４５Ａｓ０．９５５の組成（第６図の▲５▼の組成）とした。その結果、キャリアのＧａＩｎＮＡｓ層への染み出しが抑制されて、動作速度が１０％程度向上することがわかった。
また、このＭＱＷチャネル層２３において、ＧａＩｎＮＡｓ層に代えて、下記組成のＩｎＮＡｓ層を形成してもよい。すなわち、ＩｎＡｓ層には圧縮歪が導入されるため、ＩｎＮＡｓ層に引張歪を導入することで、複数のＩｎＡｓチャネル層を安定して積層することが可能となる。ＩｎＮＡｓ層としては、１％の圧縮歪が導入されるＩｎＮ０．１Ａｓ０．９の組成（第６図の▲６▼の組成）までは安定して積層構造を成長できることがわかった。
以上に示したように、ＩｎＡｓ層とＧａＩｎＮＡｓ層とを積層して使用する場合においても、Ｇａ濃度が０から２０％で、Ｎ濃度が３％から１０％の範囲であれば、動作速度の向上が図れることがわかった。
以上の実施の形態、すなわち、第６図に示すチャネル層の組成ではＩｎＡｓＮにＧａを添加することでバンドギャップの増大を実現したが、ＩｎＡｓＮにＰを添加してＩｎＡｓ１−ｙ−ｘＮｙＰｚすることでもバンドギャップが増大する。Ｐの場合もＧａと同様の依存性を持っているためにＰ組成をＮ濃度の３倍程度（ｚ＝３ｙ）とする必要があることがわかった。Ｎ濃度の上限はＩｎＡｓ１−ｙ−ｚＮｙＰｚにおいても１０％以下であるため、０．０３＜ｙ＜０．１、０＜ｚ＜０．３となる。この場合は、結晶成長を行う場合に第１チャネル層の成長後にＰを完全に除去する必要があるために、成長時間が長くなるという問題はあるが、バンドギャップの変化のうち伝導帯側の変化が大きく出るために、動作電流をわずかに大きくすることが可能となった。
また、第６図に示すＧａＩｎＮＡｓチャネル層の組成において、ＡｓをＳｂに置き換えてもよい。ＩｎＡｓに比べてＩｎＳｂのほうがより移動度が大きいためにＨＥＭＴの高速化が実現される。ＧａＩｎＮＳｂチャネル層は、ＧａＩｎＮＡｓ層の場合に比べてさらに効果的と考えられる。
また、本実施の形態の第２の変形例として、第１１図に示すようにδドープ領域で構成された第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＧａＩｎＡｓチャネル層２３、第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂの両側に形成し、ＧａＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造（すなわち、第９図のダブルチャネル構造において、ＩｎＮＡｓチャネル層２３をＧａＩｎＮＡｓチャネル層２３で置換した構造）を採用することができる。
この場合には、チャネル数の増加により流れる電流量が増加することがわかった。
（実施の形態４）
第１２図は本発明の実施の形態４に係る送受信装置の構成を示すブロック図である。
本実施の形態は、実施の形態１乃至３のヘテロ電界効果トランジスタを用いた送受信装置を例示している。
第１２図において、送受信装置３０２はここでは無線端末である。この送受信装置３０２は、アンテナ３２１と、アンテナ３２１からの受信電波信号を増幅する受信増幅部３１２と、送信電波信号を増幅してこれをアンテナ３２１に送出する送信増幅部３１３と、受信増幅部３１２からの受信電波信号から受信信号を取り出しかつ送信信号を搬送波に重畳して送信電波信号を生成しこれを送信増幅部３１３に送出する制御部３２５とを備えている。
そして、受信増幅部３１２及び送信増幅部３１３のアンプ等に実施の形態１乃至３のヘテロ電界効果トランジスタが使用されている。このヘテロ電界効果トランジスタは上述の通り、従来例に比べて高速動作が可能であるため、本実施形態の送受信装置３０２は、従来例より高い周波数（例えばテラヘルツの周波数帯）にも好適に使用することができる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
 産業上の利用の可能性
本発明に係るヘテロ電界効果トランジスタは、高周波送受信装置に用いられる半導体素子等として有用である。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、高周波送受信装置に用いられる半導体素子等の製造法として有用である。
また、本発明に係る送受信装置は、無線端末等として有用である。
参照符号一覧表
１ 電極金属
２ ＩｎＧａＡｓキャップ層
３ ＩｎＡｌＡｓキャリア供給層
４ ＩｎＡｌＡｓスペーサ層
５ ＩｎＧａＡｓチャネル層
６ ＩｎＡｌＡｓバッファ層
７ ＩｎＰ基板
１１ ＧａＡｓ基板
１２ ＧａＡｓバッファ層
１３ ＧａＩｎＮＡｓチャネル層
１４ ＡｌＧａＡｓキャリア供給層
１６ ＡｌＧａＡｓスペーサ層
１８ 電極金属
２１ ＩｎＰ基板
２２ ＩｎＡｌＡｓバッファ層
２３ ＩｎＮＡｓチャネル層等
２４ ＩｎＡｓチャネル層
２５ ＩｎＡｌＡｓスペーサ層
２６ ｎ−ＩｎＡｌＡＳキャリア供給層，δドープ領域
２８ ｎ−ＩｎＧａＡｓコンタクト層
２９ 電極
３４ 伝導帯
３５ フェルミ準位
４１ エネルギと運動量の関係
４２ 量子井戸におけるエネルギ状態
４３ 電子の密度
４６ フェルミ分布
４７ ＧａＩｎＮＡｓにおける窒素原子によるバンド
４８ ＧａＩｎＮＡｓにおけるエネルギーと運動量の関係
４９ ＧａＩｎＮＡｓにおける量子井戸におけるエネルギー状態
５０ ＧａＩｎＮＡｓにおける電子の密度
６０ ＧａＡｓ基板上
６１ ＩｎＰ基板上
６２ バンドギャップの窒素濃度依存性
６３ 本発明の領域
３０２ 送受信装置
３２１ アンテナ
３２２ 受信増幅部
３２３ 送信増幅部
３２５ 制御部
本発明は、窒化砒化ガリウムインジウム系エピタキシャルウェハを用いたヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置に関する。
高電子移動度トランジスタ（ＨＥＭＴ）などのヘテロ電界効果トランジスタは、ヘテロ構造で形成された２次元電子ガスを利用する化合物半導体素子である。
このようなＨＥＭＴの第１の従来例としてＩｎＰ基板上に形成されたＩｎＡｌＡｓキャリア供給層／ＩｎＧａＡｓチャネル層／ＩｎＡｌＡｓバッファ層を有するＨＥＭＴを図１３に示す。図１３において、符号１は電極金属、符号２はｎ+‐ＩｎＧａＡｓキャップ層、符号３はｎ‐ＩｎＡｌＡｓキャリア供給層、符号４はｉ‐ＩｎＡｌＡｓスペーサ層、符号５はｉ‐ＩｎＧａＡｓチャネル層、符号６はｉ‐ＩｎＡｌＡｓバッファ層、符号７は半絶縁性ＩｎＰ基板（Ｓ.Ｉ.‐ＩｎＰ基板）を示す。このＨＥＭＴは、チャネル層５としてＩｎＧａＡｓを用いているので、チャネル層にＧａＡｓを用いているＨＥＭＴに比べ、その高い電子輸送特性のために優れた高周波特性を示す。特に、この従来例は、ＩｎＧａＡｓチャネル層５中に１〜７ｎｍの厚みを有するＩｎＡｓ層８をＩｎＡｌＡｓスペーサ層４から０〜６ｎｍ離れた位置に挿入することを特徴としている（例えば、特許許文献１参照）。
また、第２の従来例としてＧａＡｓ基板上に形成されたＧａＩｎＮＡｓチャネル層を有するＨＥＭＴを図１４に示す。このＨＥＭＴでは、半絶縁性ＧａＡｓ基板１１上に０．５μｍのアンドープＧａＡｓバッファ層１２が設けられ、このバッファ層１２の上に、厚さ１５nmのアンドープＧａＩｎＮＡｓチャネル層１３が形成されている。さらに、その上に、膜厚２nmのアンドープＡｌＧａＡｓスペーサ層１６を介してｎ型のＡｌＧａＡｓキャリア供給層１４が厚さ５０nmに形成され、そのＡｌＧａＡｓキャリア供給層１４上に電極１８が蒸着により形成されている。スペーサ層１６とキャリア供給層１４のＡｌ組成は共に０．２８である（例えば、特許文献２参照）。
特開平５−３６７２６号公報 特開２０００−１６４８５２号公報
しかし、第１の従来例では、上述のようにＩｎＡｓ層８を挿入した場合には、格子不整合が生じ、臨界膜厚以上で欠陥が発生してしまう。このため、チャネル層の厚みを臨界膜厚以上にはできず、充分なキャリア密度が実現できなかったために特性改善が不十分であった。
一方、第２の従来例は、ＩｎＧａＡｓ層をＧａＡｓ基板１１上に形成する場合における、ＩｎＧａＡｓ層のＧａＡｓ基板への格子整合のしにくさに起因する特性上の課題を解決するために、チャネル層を構成するＩｎＧａＡｓにＮを導入したものである。このような第２の従来例では、ＧａＩｎＮＡｓからなるチャネル層１３がＧａＡｓ基板１１に格子整合することにより、ＧａＡｓ基板１１上にＩｎＧａＡｓチャネル層を形成する場合に比べると、確かに特性が改善されている。しかしながら、ＩｎＰ基板上にＩｎＧａＡｓチャネル層が形成される第１の従来例を超える特性は、実現できていなかった。
本発明は上記のような課題を解決するためになされたもので、電子移動度が向上し、それにより高速動作が可能なヘテロ電界効果トランジスタ及びその製造方法並びに送受信装置を提供することを目的としている。
上記目的を達成するために、本発明に係るヘテロ電界効果トランジスタは、基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＧａｘＩｎ1-ｘＮｙＡ1-ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有している。
前記組成ｙが、０．０３≦ｙ≦０．０７であってもよい。
前記ＡがＡｓであってもよい。
前記ＡがＳｂであってもよい。
前記チャネル層が、前記化合物半導体層のみからなっていてもよい。
前記チャネル層が、第１のチャネル層と該第１のチャネル層に隣接し前記スペーサ層とヘテロ接合する第２のチャネル層とを有し、前記第１のチャネル層が前記化合物半導体層で構成され、前記第２のチャネル層がＩｎＡｓ層で構成されていてもよい。
ｘ＝０であってもよい。
前記第１のチャネル層のＮ濃度が前記第２のチャネル層に近づくに連れて低くなっていてもよい。
前記第１のチャネル層の上面及び下面に隣接するように一対の前記第２のチャネル層が形成され、前記一対の第２のチャネル層にヘテロ接合するように一対の前記スペーサ層が形成され、前記一対のスペーサ層に隣接するように一対の前記キャリア供給層が形成されていてもよい。
０＜ｘであってもよい。
３ｙ≦ｘ≦０．２をさらに満たしていてもよい。
０．１≦ｘ≦０．２を満たしていてもよい。
前記第１のチャネル層が、０＜ｘの前記化合物半導体であるＧａＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されていてもよい。
前記第１のチャネル層が、ｘ＝０の化合物半導体であるＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されていてもよい。
前記バッファ層及び前記スペーサ層がＩｎＡｌＡｓ層で構成され、前記キャリア供給層がｎ−ＩｎＡｌＡｓ層で構成されていてもよい。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、前記チャネル層より大きいバンドギャップを有する半導体でからなるスペーサ層を該チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＧａｘＩｎ1-ｘＮｙＡ1-ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有している。
前記チャネル層を形成する工程において、イオン化したＮ原子を導入してもよい。
前記ＩｎＰ基板の上にＩｎＡｌＡｓからなる前記バッファ層を形成するバッファ層形成工程を有し、前記チャネル層形成工程が、前記バッファ層の上にＩｎＮＡｓからなる第１のチャネル層を形成する第１のチャネル層形成工程と、前記第１のチャネル層の上にＩｎＡｓからなる第２のチャネル層を形成する第２のチャネル層形成工程とを有し、前記スペーサ層形成工程において、前記第２のチャネル層の上にＩｎＡｌＡｓからなる前記スペーサ層を形成してもよい。このような構成とすると、チャネル層とスペーサ層との界面を形成する際に、Ｎ原子とＡｌ原子とが同時に存在しないこととなるので、良好な界面が形成される。
また、本発明に係る送受信装置は、請求項１記載のヘテロ電界効果トランジスタを送信信号又は受信信号の処理のために備えている。
本発明は、以上に説明したような構成を有し、ヘテロ電界効果トランジスタにおいて高速動作が可能になるという効果を奏する。
以下、本発明の実施の形態について、図面を参照しながら説明する。
｛本発明の概念｝
最初に本発明の概念を説明する。
本発明のヘテロ電界効果トランジスタは、ＩｎＰ基板の上にＧａ及びＮが所定範囲の組成比を有するＧａＩｎＮＡｓがチャネル層として形成されていることを特徴としている。本発明においては、このＧａＩｎＮＡｓには、Ｇａの組成比が０の場合の態様として、ＩｎＮＡｓが含まれる。換言すれば、第１の従来例において、ＩｎＧａＡｓチャネル層のＧａの組成比を所定値に設定しかつＩｎＧａＡｓチャネル層に所定の組成比となるように窒素（Ｎ）を添加した構成を有している。
まず、ＩｎＧａＡｓ結晶にＮ原子を添加することによる効果を、図２（ａ），（ｂ），３図（ａ），（ｂ）を用いて簡単に説明する。
図２（ａ）はＩｎＧａＡｓのバンド構造を示す図、図２（ｂ）はＧａＩｎＮＡｓのバンド構造を示す図である。また、図３（ａ）は図２（ａ）のΓ点のエネルギ状態を拡大して示す図、図３（ｂ）は図２（ｂ）のΓ点のエネルギ状態を拡大して示す図である。図２（ａ），（ｂ）では、横軸はＫ空間上の位置を表し、縦軸はエネルギを表している。図３（ａ），（ｂ）では、横軸は運動量を表し、縦軸はエネルギを表している。
また、図２（ａ），（ｂ）はシミュレーションによって求めたものであり、従来例では、ＩｎＰ基板の上にＩｎ0.5Ｇａ0.5Ａｓ結晶層が形成され、本発明では、ＩｎＰ基板の上にＧａ0.5Ｉｎ0.5Ｎ0.125Ａｓ0.875結晶層が形成されていると仮定している。
図２（ａ）において、Ｉｎ0.5Ｇａ0.5Ａｓ結晶の伝導帯３４のバンド構造では、Γ点のエネルギレベルが最も低く、このΓ点を電子が走行する。図３（ａ）において、バルクのＩｎＧａＡｓの場合は、点線４１で示すようにエネルギが運動量の２乗に比例する関係を有している。ＩｎＧａＡｓ層を井戸層とする量子井戸構造の場合には、太い実線４２で示すようにエネルギは量子化して階段状のバンド構造となり、電子のフェルミ分布４６との重なり積分より細い実線４３で示すような電子密度をとる。
一方、図２（ｂ）に示すように、Ｇａ0.5Ｉｎ0.5Ｎ0.125Ａｓ0.875結晶の場合には、Ｗ点付近のエネルギ状態が平坦となっており、窒素を添加した効果が現れている。この、窒素のレベルの存在によりΓ点のエネルギが低下するが、Ｌ点でのエネルギはほとんど低下していない。このことから、Γ点とＬ点のエネルギ差ΔΓLは窒素を添加することで増加することがわかる。後ほど説明するが、このΔΓLが大きいほど電子のドリフト速度の最大値が増加することがわかっており、窒素の添加のメリットが存在している。しかしながら、図３（ｂ）に示すように、Γ点付近を拡大して示すとバルクのＧａＩｎＮＡｓのエネルギ分布４８は、運動量に対しその２乗の関係から外れてきてエネルギの増加量が低下してしまう。これは、窒素原子を添加することにより窒素原子に由来するバンド４７が形成され、その結果、ＩｎＧａＡｓ固有のバンド４１（図３（ａ）参照）とのミキシングが生じてしまうためである。バンドのミキシングが生じた場合には、図３（ｂ）に示すように、窒素原子に由来するバンド４７とＩｎＧａＡｓ固有のバンド４１とが反発するためにＩｎＧａＡｓ固有のバンドが窒素原子に由来するバンド４７に近づくにつれて同一の運動量におけるエネルギが減少してしまう。また、運動量が０の場合でも、窒素原子に由来するバンド４７とＩｎＧａＡｓ固有のバンド４１とのミキシングは存在するために、ＧａＩｎＮＡｓのエネルギ分布４８の曲率は運動量が０であっても大きくなる。
別な観点として電子の有効質量から、窒素原子添加の効果を説明する。バンドの曲率が大きくなることは、電子の有効質量が大きくなることを意味しており、窒素原子に由来するバンド４７のエネルギの運動量依存性は直線的であるため、曲率が大きく、有効質量が大きいことになる。一方、ＩｎＧａＡｓ固有のバンドは曲率が小さいため、有効質量も小さい。従って、窒素原子を添加すると、ＩｎＧａＡｓに有効質量の大きな窒素原子のバンドがミキシングを起こすので、ＧａＩｎＮＡｓの有効質量はＩｎＧａＡｓより大きくなるわけであり、これはＧａＩｎＮＡｓのエネルギ分布４８の曲率が大きくなることと等価となるのである。
次に、窒素原子を添加してバンドの曲率が大きくなったことによる電子デバイスに与える影響に関して説明を行う。ヘテロ構造を有する電子デバイスとして使用する場合には一般的にスペーサ層とチャネル層とのヘテロ界面に電子が局在するために、エネルギ状態は量子化されて、階段状のエネルギ分布を有する。その結果、階段状になっているところで、エネルギが急激に変化するため、その部分で電子の存在できる状態（状態密度）が大きくなる。スペーサ層とチャネル層とのエネルギ差を大きくするほど、また有効質量が小さくなるほど、階段の段数は少なくなる。一方、室温の場合に、電子がどの程度高いエネルギまで存在できるかを示しているのがフェルミ分布４６である。電子の存在できる状態である状態密度に、電子のフェルミ分布の積を取ると特定のエネルギにおける電子密度が求められる。この、電子密度を大きくするには、(1)チャネル層のバンドギャップを小さくして、フェルミレベルに近づけることでフェルミ分布との積を大きくする、(2)階段部のエネルギ差を小さくして、高次の量子レベルをフェルミレベルに近づけることで、フェルミ分布との積を大きくする、(3)有効質量を大きくして状態密度自体を大きくする、という３つの方法がある。チャネル層に窒素原子を添加することにより、(1)バンドギャップが減少する（窒素原子の添加により格子整合するためのＩｎの添加量が増加するためさらにバンドギャップが減少する）、(2)有効質量が大きくなるので段差が減少する、(3)有効質量が大きくなるので状態密度が増加する、といった結果から、窒素原子を添加することにより電子の密度が増加して、大きな電界を印加した場合でも電子がΓ点からＬ点へオーバフローしにくくなるというメリットを有する。これは、チャネル長を短くしていった場合に動作速度が飽和しにくくなったり、ガン発振を生じなくなったりして、極めて有効になる。
以上のように、窒素原子を添加することで、有効質量が増加して移動度は減少するが、ΔΓLが増加し、状態密度が増加するメリットがある。そこで、これらの影響がどの程度期待できるかを定量的に評価した。その結果を図４の表に示す。この表には、その検討において得られた物性値が示されている。これらの物性値を明らかにしたことで、本発明のへテロ電界効果トランジスタの実現や評価が可能となった。電子の弱電界での移動度（ホール移動度）μ１とΔΓLとから電界を印加した場合の電子速度を計算した結果を図５に示す。これから、電子の速度は電界をかけるに従って増加するが、電子速度が最大になる点ｖd以上の電界を印加しても電子速度はかえって低下してしまう。これは、図５左端部に示したように、電界が低い場合には電子は、その有効質量が小さく移動度の大きいΓ点に存在するために、電子速度は電界をかけるにしたがって増加するが、それ以上の電界をかけた場合には電子がＬ点まで溢れ出してしまう。Ｌ点では有効質量ｍ*が大きく移動度が小さいためにトータルの移動度が低下して電子速度も低下することになる。この電子速度の最大値をｖdとして、図４に示してある。図４から明らかなように、電子速度の最大値ｖdは、ＧａＩｎＮＡｓ＜ＧａＡｓ＜ＩｎＰ＜ＩｎＧａＡｓ＜ＩｎＮＡｓ＜ＩｎＡｓの順で大きくなっているが、これはＧａＡｓよりＩｎＰのほうがΔΓLが大きいためであり、ＩｎＧａＡｓやＩｎＡｓはさらにμ1も大きいためである。ここで、ＧａＩｎＮＡｓの場合には、ΔΓLは大きいがμ1が極端に小さくなるために、電子速度の最大値ｖdはＧａＡｓ以下に低下してしまう。一方、ＩｎＮＡｓの場合には、ＩｎＧａＡｓに比べてμ1は低下するもののΔΓLが大きいために、結果的にＩｎＧａＡｓ（ｖd＝３．９６×１０5ｍ／ｓ）より大きいｖd（＝４．４７×１０5ｍ／ｓ）が得られている。その結果、チャネル層をＩｎＧａＡｓ層に代えてＩｎＮＡｓ層とすることで、電子速度が増大し、動作速度が２０％程度改善されることが判明した。
つまり、チャネル層をＩｎＧａＡｓ層に代えてＧａＩｎＮＡｓ層とすると、電子速度が低下して動作速度が低下するが、チャネル層をＩｎＧａＡｓ層に代えてＩｎＮＡｓ層とすると、電子速度が増大して動作速度が２０％程度向上する。それ故、チャネル層を、ＩｎＧａＡｓ層に代えて、ある範囲のＧａの組成比を有するＧａＩｎＮＡｓ層とすることにより、電子速度が増大して動作速度が向上することが判明した。
次に、このＧａＩｎＮＡｓ層におけるＧａ及びＮの組成比の好ましい範囲を説明する。
図６は本発明のチャネル層を構成するＧａＩｎＮＡｓ４元系化合物
におけるＧａ及びＮの組成比（以下、濃度（正確には原子濃度）ともいう）の好ましい範囲を示す図である。
図６に示すように、本件発明者の検討の結果、Ｇａ濃度が０％以上２０％以下の範囲でかつＮ濃度が３％以上１０％以下の範囲である領域(以下、本発明の領域という)６３において、ＩｎＰ基板上に欠陥を生じることなくＧａＩｎＮＡｓ層を成長できることが判った。図６において、符号６１は、ＩｎＰに格子整合するＧａ組成とＮ組成との関係を表す直線を示す。ＧａＩｎＮＡｓの組成を、ＧａｘＩｎ1-ｘＮｙＡｓ1-ｙと表した場合、この直線は、ｘ＝０．４７−６．７ｙとなる。従来はｘ＝０．４７−３ｙ程度といわれており、Ｎ濃度は１５％程度必要とされてきたが、窒素イオンを磁界によるフィルタでマススペクトロメトリーの原理に基づいて、クラスターを形成していないイオンを選別することにより、これを基板表面に均一に供給するとともに、結晶成長温度を最適な温度である５５０℃にすることで、Ｎ原子がＧａＩｎＡｓ中に均一に分散して、より低いＮ原子濃度で、ＩｎＰに格子整合することがわかった。その結果、Ｎ濃度が局所的に増加してバンドギャップが小さくなる現象がなくなり、より少ないＮ濃度で、格子整合とバンドの安定したシフトとが可能になった。特に、Ｎ濃度が３％以上７％以下の場合には、チャネル層に圧縮歪が生じ、１５０００ｃｍ2／Ｖｓ前後のホール移動度が安定して得られた。これは、Ｇａ濃度が２０％以下になると電子の有効質量が急激に減少してホール移動度が増大するためと考えられる。後述する実施の形態１では、ＩｎＰ基板に格子整合する組成を有するＩｎＮ0.07Ａｓ0.93（図６の1)の組成）でチャネル層を構成したが、上記本発明の領域６３の範囲内の組成であれば、１５０００ｃｍ2／Ｖｓ以上の高いホール移動度が得られた。本発明の領域６３は、チャネル層の膜厚を１０ｎｍ以上とするために格子歪が±１．５％以内となるように設定されている。
以上の説明をまとめると、本発明のチャネル層を構成するＧａＩｎＮＡｓのＧａ及びＮの組成比は、Ｇａ濃度が０％以上２０％以下の範囲でかつＮ濃度が３％以上１０％以下の範囲であることが好ましい。Ｇａ濃度が２０％以下になると電子の有効質量が急激に減少してホール移動度が増大するからである。また、Ｎ濃度が３％未満であると、電子速度の増大による動作速度の向上が不十分であり、Ｎ濃度が１０％を越えると、ＩｎＰ基板に対する格子不整合が生じるからである。また、Ｎ濃度が３％以上７％以下の範囲であることがさらに好ましい。この範囲であると、チャネル層に圧縮歪が生じ、高い（ここでは１５０００ｃｍ2／Ｖｓ前後）ホール移動度が安定して得られるからである。
以下、この本発明の概念を具体化した実施の形態を順次説明する。
（実施の形態１）
図１は本発明の実施の形態１に係るヘテロ電界効果トランジスタの構成を示す断面図である。
図１に示すように、このヘテロ電界効果トランジスタは、ＩｎＰ基板２１を有している。ＩｎＰ基板２１の上には、ＩｎＡｌＡｓバッファ層２２、ＩｎＮＡｓチャネル層２３、ＩｎＡｌＡｓ第１スペーサ層２５ａ、ｎ−ＩｎＡｌＡｓキャリア供給層２６、ＩｎＡｌＡｓ第２スペーサ層２５ｂが順に積層されている。ＩｎＡｌＡｓ第２スペーサ層２５ｂの上にはゲート電極を構成する電極２９ａが形成され、電極２９ａの両側に間隔を置いて、ソース電極及びドレイン電極を構成する一対の電極２９ｂ,２９ｃが形成されている。電極２９ｂ,２９ｃは、ＩｎＡｌＡｓ第２スペーサ層２５ｂ上にｎ−ＩｎＧａＡｓコンタクト層２８を介して形成されている。
次に、このように構成されたヘテロ電界効果トランジスタの製造方法を説明する。
この製造方法においては、ガスソースＭＢＥ(Molecular Beam Epitaxy）法を用いた。原料ガスは、ＰＨ３，ＡｓＨ３，Ｎ２，Ｉｎ，Ｇａ，Ｓｉである。Ｎ２は、プラズマ源でＮ原子に分解して供給している。ＰＨ３とＡｓＨ３は熱により分解して供給している。ＰＨ３を供給しながら５５０℃まで昇温し、半絶縁性ＩｎＰ基板２１上に、ｉ‐ＩｎＡｌＡｓバッファ層（膜厚５００ｎｍ）２２、ＩｎＮＡｓチャネル層（２０ｎｍ）２３、ｉ‐ＩｎＡｌＡｓスペーサ層（５ｎｍ）２５ａ、ｎ+‐ＩｎＡｌＡｓキャリア供給層（１０ｎｍ、ｎ型不純物濃度ｎ＝１０19ｃｍ-3）２６、ｉ‐ＩｎＡｌＡｓスペーサ層（２０ｎｍ）２５ｂ、ｎ+‐ＩｎＧａＡｓコンタクト層（１００ｎｍ）２８を成長した。その後、ゲート領域のコンタクト層２８をエッチングにより除去し、所定の領域にゲート電極、ソース電極、ドレイン電極を構成する電極金属２９ａ，２９ｂ，２９ｃを蒸着によりそれぞれ形成した。ゲート長は０．２μｍとし、ゲート幅は２００μｍとした。その結果、ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合のホール移動度が１００００ｃｍ2/Ｖsであるのに対し、本実施の形態では、ホール移動度が１２０００ｃｍ2/Vｓから１５０００ｃｍ2/Vｓの範囲の値になるとともに、ヘテロ電界効果トランジスタの動作速度ｆＴが、ＩｎＰ基板上にＩｎＧａＡｓ層を形成した場合には２００ＧＨｚであるのに対し、本実施の形態では、２５０ＧＨｚから３００ＧＨｚの範囲の値に増加することがわかった。
（実施の形態２）
図７は本発明の実施の形態２に係るヘテロ電界効果トランジスタの構成を示す断面図である。図７において図１と同一符号は同一又は相当する部分を示す。
図７に示すように、本実施の形態では、チャネル層が第１のチャネル層としてのＩｎＮＡｓ層２３（膜厚１０ｎｍ）とＩｎＮＡｓ層２３の上に形成された第２のチャネル層としてのＩｎＡｓ層２４（４ｎｍ）との２種類の層で構成されている。その他の点は実施の形態１と同様である。
このように構成した理由は、冒頭で図４及び図５を用いて説明したようにＩｎＡｓ層の方がＩｎＮＡｓ層より電子速度の最大値ｖdが大きいことから、そのようなＩｎＡｓ層の利点を活用するためである。詳しく説明すると、ＩｎＡｓチャネル層２４はＩｎＰ基板２１に対して３％程度の格子不整合を有しているために、４ｎｍ以上の厚みに積層することはできなかった。このように薄いＩｎＡｓ層を第１の従来例のようにＩｎＧａＡｓ層内に形成した場合には、キャリアがＩｎＧａＡｓ層に溢れ出す前にΓ点からＬ点への遷移が発生して動作速度が低下するといった問題があった。ところが、本実施の形態のように、ＩｎＡｓチャネル層２４に隣接してＩｎＡｓチャネル層２４よりもわずかにエネルギが低いＩｎＮ0.03Ａｓ0.97チャネル層２３（図６の2)の組成）を形成すると、ＩｎＡｓチャネル層２４に局在するキャリアがΓ点からＬ点へ遷移する前にＩｎＡｓチャネル層２４からＩｎＮＡｓチャネル層２３にキャリアが溢れ出すため動作速度が低下しないということが確認された。ここで、ＩｎＡｓチャネル層２４よりＩｎＮＡｓチャネル層２３のほうがエネルギ的に0.1ｅＶ程度低いため、キャリアがＩｎＮＡｓチャネル層２３を優先的に走行するように考えられるが、実際にはＩｎＡｓチャネル層２４はバンドギャップの大きいＩｎＡｌＡｓスペーサ層２５と接合しているためにＩｎＡｓチャネル層２４とＩｎＡｌＡｓスペーサ層２５との界面で図８（ａ）に示すようにバンドが曲がるので、電子はＩｎＡｓチャネル層２４とＩｎＡｌＡｓスペーサ層２５との界面に閉じ込められることになる。
またさらに、ＩｎＡｌＡｓスペーサ層２５とＩｎＮＡｓチャネル層２３との間にＩｎＡｓチャネル層２４をはさみ込むことで、結晶成長時にもＮ原子の供給を止めた後にしばらくしてＡｌ原子の供給を開始すれば良く、実施の形態１のようにＩｎＡｌＡｓスペーサ層２５とＩｎＮＡｓチャネル層２３との界面の形成時にＡｌ原子とＮ原子とが同時に供給される状況がなくなるため良好な界面が形成される。その理由は、ＡｌとＮが同時に存在した場合には高抵抗の絶縁体であるＡｌＮが形成されるために、界面に多くの不純物準位が形成されるが、本実施の形態の場合には、ＡｌとＮとが同時に存在しないのでＡｌＮが形成されないためと考えられる。
ところで、実施の形態１及び２ではＩｎＮＡｓのＮ濃度を一定としたが、いずれの実施の形態においてもＩｎＮＡｓチャネル層のなかで基板側から表面側に向ってＮ濃度を低減する（厚み方向において表面に近づくに連れてＮ濃度が低くなるようにする）ことにより、図８（ｂ）に示すようなバンド構造となり、特に、実施の形態２では、不必要にキャリアがＩｎＡｓチャネル層２４からＩｎＮＡｓチャネル層２３に流れ出すことを抑制することができた。
また、本実施の形態ではキャリア供給層を、ＩｎＡｌＡｓにＳｉを１原子層につき５×１０12ｃｍ-2添加したδドープ領域２６で形成した。その結果、ホール移動度は２００００ｃｍ2／Ｖｓに増加するとともに、ヘテロ電界効果トランジスタの動作速度ｆTが4００〜４５０ＧＨｚに増加することがわかった。
なお、本実施の形態の変形例として、図９に示すようにδドープ領域からなる第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＩｎＮＡｓチャネル層２３及び第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂからなるチャネル層の両側に形成し、さらにＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造を採用してもよい。なお、第１キャリア供給層２６ａとＩｎＡｌＡｓバッファ層２２との間にはＩｎＡｌＡｓ第３スペーサ層２５ｃが形成され、第２キャリア供給層２６ｂの上にＩｎＡｌＡｓ第４スペーサ層２５ｄが形成されている。この構造の場合には、チャネル数の増加により流れる電流量が増加するために、単一ゲートで５００ｍＡ程度の電流範囲まで５００ＧＨｚ程度の高速動作が実現された。また、このようにＩｎＮＡｓ層２３を挟むように一対の第１，第２ＩｎＡｓ層２４ａ，２４ｂを形成することにより、第１，第２ＩｎＡｓ層２４ａ，２４ｂから溢れたキャリアがＩｎＮＡｓ層２３に流入してＩｎＮＡｓ層２３内にも実質的にチャネルが形成され、それによる電流もこの電流量の増大に寄与していることがわかった。
（実施の形態３）
図１０（ａ）は本発明の実施の形態３に係るヘテロ電界効果トランジスタの構成を示す断面図、図１０（ｂ）は図１０（ａ）のチャネル層近傍のエネルギ状態を示す図である。図１０（ａ）において図７と同一符号は同一又は相当する部分を示す。
図１０（ａ）に示すように、本実施の形態では、第１のチャネル層として、実施の形態２のＩｎＮＡｓチャネル層２３に代えて、ＧａＩｎＮＡｓチャネル層２３が形成されている。その他の点は実施の形態２と同様である。
実施の形態２では、結晶成長を容易にするために第１のチャネル層をＩｎＮＡｓ層２３としたため、図８（ａ）に示すようにキャリアがＩｎＡｓ層２４から溢れ出す心配があった。そこで、本実施の形態ではＩｎＮＡｓチャネル層２３に代えて、ＩｎＮＡｓにＧａを添加したＧａＩｎＮＡｓチャネル層２３とすることで、バンドギャップを大きくすることを試みた。
図６にＩｎＡｓと同じエネルギギャップとなるエネルギ等高線６４を記入したが、本発明の領域６３のうちでエネルギがエネルギ等高線６４以上となる領域、すなわちＧａ濃度がＮ濃度の３倍以上（ｘ≧３ｙ）となる領域では、ＧａＩｎＮＡｓ層のエネルギのほうがＩｎＡｓ層のエネルギより大きくなることがわかった。その結果、図１０（ｂ）にエネルギ状態を示すように、ＩｎＡｓチャネル層２４（以下、単に「ＩｎＡｓ層」ということがある）からＧａＩｎＮＡｓ層２３へのキャリアの溢れ出しが抑制されることがわかった。また、ＧａＩｎＮＡｓ層２３の組成を、例えば、Ｇａ0.1Ｉｎ0.9Ｎ0.03Ａｓ0.97（図６の3)の組成）として、Ｇａ濃度を０．１以上にすることにより、単一ゲートで６００ｍＡ程度の大電流の範囲まで５００ＧＨｚ程度の高速動作が実現されることがわかった。なお、ＧａＩｎＮＡｓ層を１０ｎｍ、ＩｎＡｓ層を４ｎｍの厚みにそれぞれ形成した。
次に、本実施の形態の変形例を説明する。第１の変形例として、ＧａＩｎＮＡｓチャネル層２３に代えて、厚み２ｎｍのＩｎＡｓ層と厚み３ｎｍのＧａＩｎＮＡｓ層とを交互に３層ずつ積層してなるＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷチャネル層２３を形成した。このような構成するとことにより、上述の構成よりわずかに良い結果が得られた。従って、ＩｎＡｓ層を複数層積層することが可能となり、設計条件の範囲が拡大された。
この場合、ＧａＩｎＮＡｓを、Ｇａ0.1Ｉｎ0.9Ｎ0.03Ａｓ0.97の組成（図６の3)の組成）とすると１％の圧縮歪が導入されるが、Ｇａ0.16Ｉｎ0.84Ｎ0.05Ａｓ0.95の組成（図６の4)の組成）とするとＩｎＰに格子整合した条件で、ＩｎＡｓと同じバンドギャップとすることができる。
ここで、ＧａＩｎＮＡｓは、ＩｎＡｓに比べて伝導帯のバンドの変化量が大きいことがわかっており、ＧａＩｎＮＡｓとＩｎＡｓとの伝導帯のバンドギャップを同一にすべく、Ｇａ0.2Ｉｎ0.8Ｎ0.045Ａｓ0.955の組成（図６の5)の組成）とした。その結果、キャリアのＧａＩｎＮＡｓ層への染み出しが抑制されて、動作速度が１０％程度向上することがわかった。
また、このＭＱＷチャネル層２３において、ＧａＩｎＮＡｓ層に代えて、下記組成のＩｎＮＡｓ層を形成してもよい。すなわち、ＩｎＡｓ層には圧縮歪が導入されるため、ＩｎＮＡｓ層に引張歪を導入することで、複数のＩｎＡｓチャネル層を安定して積層することが可能となる。ＩｎＮＡｓ層としては、１％の圧縮歪が導入されるＩｎＮ0.1Ａｓ0.9の組成（図６の6)の組成）までは安定して積層構造を成長できることがわかった。
以上に示したように、ＩｎＡｓ層とＧａＩｎＮＡｓ層とを積層して使用する場合においても、Ｇａ濃度が０から２０％で、Ｎ濃度が３％から１０％の範囲であれば、動作速度の向上が図れることがわかった。
以上の実施の形態、すなわち、図６に示すチャネル層の組成ではＩｎＡｓＮにＧａを添加することでバンドギャップの増大を実現したが、ＩｎＡｓＮにＰを添加してＩｎＡｓ１−ｙ−ｘＮｙＰｚすることでもバンドギャップが増大する。Ｐの場合もＧａと同様の依存性を持っているためにＰ組成をＮ濃度の３倍程度（ｚ＝３ｙ）とする必要があることがわかった。Ｎ濃度の上限はＩｎＡｓ１−ｙ−ｚＮｙＰｚにおいても１０％以下であるため、０．０３＜ｙ＜０．１、０＜ｚ＜０．３となる。この場合は、結晶成長を行う場合に第１チャネル層の成長後にＰを完全に除去する必要があるために、成長時間が長くなるという問題はあるが、バンドギャップの変化のうち伝導帯側の変化が大きく出るために、動作電流をわずかに大きくすることが可能となった。
また、図６に示すＧａＩｎＮＡｓチャネル層の組成において、ＡｓをＳｂに置き換えてもよい。ＩｎＡｓに比べてＩｎＳｂのほうがより移動度が大きいためにＨＥＭＴの高速化が実現される。ＧａＩｎＮＳｂチャネル層は、ＧａＩｎＮＡｓ層の場合に比べてさらに効果的と考えられる。
また、本実施の形態の第２の変形例として、図１１に示すようにδドープ領域で構成された第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＧａＩｎＡｓチャネル層２３、第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂの両側に形成し、ＧａＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造（すなわち、図９のダブルチャネル構造において、ＩｎＮＡｓチャネル層２３をＧａＩｎＮＡｓチャネル層２３で置換した構造）を採用することができる。
この場合には、チャネル数の増加により流れる電流量が増加することがわかった。
（実施の形態４）
図１２は本発明の実施の形態４に係る送受信装置の構成を示すブロック図である。
本実施の形態は、実施の形態１乃至３のヘテロ電界効果トランジスタを用いた送受信装置を例示している。
図１２において、送受信装置３０２はここでは無線端末である。この送受信装置３０２は、アンテナ３２１と、アンテナ３２１からの受信電波信号を増幅する受信増幅部３１２と、送信電波信号を増幅してこれをアンテナ３２１に送出する送信増幅部３１３と、受信増幅部３１２からの受信電波信号から受信信号を取り出しかつ送信信号を搬送波に重畳して送信電波信号を生成しこれを送信増幅部３１３に送出する制御部３２５とを備えている。
そして、受信増幅部３１２及び送信増幅部３１３のアンプ等に実施の形態１乃至３のヘテロ電界効果トランジスタが使用されている。このヘテロ電界効果トランジスタは上述の通り、従来例に比べて高速動作が可能であるため、本実施形態の送受信装置３０２は、従来例より高い周波数（例えばテラヘルツの周波数帯）にも好適に使用することができる。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
本発明に係るヘテロ電界効果トランジスタは、高周波送受信装置に用いられる半導体素子等として有用である。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、高周波送受信装置に用いられる半導体素子等の製造法として有用である。
また、本発明に係る送受信装置は、無線端末等として有用である。
本発明の実施の形態１に係るヘテロ電界効果トランジスタの構成を示す断面図である。 バンド構造を示す図であって、図２（ａ）はＩｎＧａＡｓのバンド構造を示す図、図２（ｂ）はＧａＩｎＮＡｓのバンド構造を示す図である。 図２のバンド構造におけるエネルギ状態を示す図であって、図３（ａ）は図２（ａ）のΓ点のエネルギ状態を拡大して示す図、図３（ｂ）は図２（ｂ）のΓ点のエネルギ状態を拡大して示す図である。 各種化合物半導体の結晶体における物性値を示す表である。 各種化合物半導体の結晶体における電子速度と電界との関係を示す図である。 本発明のチャネル層を構成するＧａＩｎＮＡｓ４元系化合物におけるＧａ及びＮの組成比の好ましい範囲を示す図である。 本発明の実施の形態２に係るヘテロ電界効果トランジスタの構成を示す断面図である。 図７のヘテロ電界効果トランジスタのチャネル層近傍のエネルギ状態を示す図である。 本発明の実施の形態２の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。 本発明の実施の形態３に係るヘテロ電界効果トランジスタの構成を示す図であって、図１０（ａ）は断面図、図１０（ｂ）は図１０（ａ）のチャネル層近傍のエネルギ状態を示す図である。 本発明の実施の形態２の第２の変形例に係るヘテロ電界効果トランジスタの構成を示す断面図である。 本発明の実施の形態４に係る送受信装置の構成を示すブロック図である。 第１の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。 第２の従来例のヘテロ電界効果トランジスタの構成を示す断面図である。
符号の説明
１ 電極金属
２ ＩｎＧａＡｓキャップ層
３ ＩｎＡｌＡｓキャリア供給層
４ ＩｎＡｌＡｓスペーサ層
５ ＩｎＧａＡｓチャネル層
６ ＩｎＡｌＡｓバッファ層
７ ＩｎＰ基板
１１ ＧａＡｓ基板
１２ ＧａＡｓバッファ層
１３ ＧａＩｎＮＡｓチャネル層
１４ ＡｌＧａＡｓキャリア供給層
１６ ＡｌＧａＡｓスペーサ層
１８ 電極金属
２１ ＩｎＰ基板
２２ ＩｎＡｌＡｓバッファ層
２３ ＩｎＮＡｓチャネル層等
２４ ＩｎＡｓチャネル層
２５ ＩｎＡｌＡｓスペーサ層
２６ ｎ−ＩｎＡｌＡＳキャリア供給層，δドープ領域
２８ ｎ−ＩｎＧａＡｓコンタクト層
２９ 電極
３４ 伝導帯
３５ フェルミ準位
４１ エネルギと運動量の関係
４２ 量子井戸におけるエネルギ状態
４３ 電子の密度
４６ フェルミ分布
４７ ＧａＩｎＮＡｓにおける窒素原子によるバンド
４８ ＧａＩｎＮＡｓにおけるエネルギと運動量の関係
４９ ＧａＩｎＮＡｓにおける量子井戸におけるエネルギ状態
５０ ＧａＩｎＮＡｓにおける電子の密度
６０ GaAs基板上
６１ InP基板上
６２ バンドギャップの窒素濃度依存性
６３ 本発明の領域
３０２ 送受信装置
３２１ アンテナ
３２２ 受信増幅部
３２３ 送信増幅部
３２５ 制御部
上記目的を達成するために、本発明に係るヘテロ電界効果トランジスタは、基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＩｎＮ ｙＡ1-ｙで表され、前記ＡがＡｓであり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有し、前記バッファ層及び前記スペーサ層がＩｎＡｌＡｓ層で構成され、前記キャリア供給層がｎ−ＩｎＡｌＡｓ層で構成されている。
前記第１のチャネル層が、前記化合物半導体であるＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されていてもよい。
また、本発明に係るヘテロ電界効果トランジスタの製造方法は、基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、前記チャネル層より大きいバンドギャップを有する半導体からなるスペーサ層を前記チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、前記基板がＩｎＰからなり、前記チャネル層が、化学式ＩｎＮ ｙＡ1-ｙで表され、前記ＡがＡｓであり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導層を有し、前記バッファ層及び前記スペーサ層がＩｎＡｌＡｓ層で構成され、前記キャリア供給層がｎ−ＩｎＡｌＡｓ層で構成されている。
なお、本実施の形態の変形例として、図９に示すようにδドープ領域からなる第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＩｎＮＡｓチャネル層２３及び第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂからなるチャネル層の両側に形成し、さらにＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造を採用してもよい。なお、第１キャリア供給層２６ａとＩｎＡｌＡｓバッファ層２２との間にはＩｎＡｌＡｓ第３スペーサ層２５ｃが形成され、第２キャリア供給層２６ｂの上にＩｎＡｌＡｓ第４スペーサ層２５ｄが形成されている。この構造の場合には、チャネル数の増加により流れる電流量が増加するために、単一ゲートで５００ｍＡ程度の電流範囲まで５００ＧＨｚ程度の高速動作が実現された。また、このようにＩｎＮＡｓ層２３を挟むように一対の第１，第２ＩｎＡｓ層２４ａ，２４ｂを形成することにより、第１，第２ＩｎＡｓ層２４ａ，２４ｂから溢れたキャリアがＩｎＮＡｓ層２３に流入してＩｎＮＡｓ層２３内にも実質的にチャネルが形成され、それによる電流もこの電流量の増大に寄与していることがわかった。
（参考例１）
図１０（ａ）は参考例１に係るヘテロ電界効果トランジスタの構成を示す断面図、図１０（ｂ）は図１０（ａ）のチャネル層近傍のエネルギ状態を示す図である。図１０（ａ）において図７と同一符号は同一又は相当する部分を示す。
図１０（ａ）に示すように、本参考例１では、第１のチャネル層として、実施の形態２のＩｎＮＡｓチャネル層２３に代えて、ＧａＩｎＮＡｓチャネル層２３が形成されている。その他の点は実施の形態２と同様である。
実施の形態２では、結晶成長を容易にするために第１のチャネル層をＩｎＮＡｓ層２３としたため、図８（ａ）に示すようにキャリアがＩｎＡｓ層２４から溢れ出す心配があった。そこで、本参考例１ではＩｎＮＡｓチャネル層２３に代えて、ＩｎＮＡｓにＧａを添加したＧａＩｎＮＡｓチャネル層２３とすることで、バンドギャップを大きくすることを試みた。
次に、本参考例１の変形例を説明する。第１の変形例として、ＧａＩｎＮＡｓチャネル層２３に代えて、厚み２ｎｍのＩｎＡｓ層と厚み３ｎｍのＧａＩｎＮＡｓ層とを交互に３層ずつ積層してなるＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷチャネル層２３を形成した。このような構成するとことにより、上述の構成よりわずかに良い結果が得られた。従って、ＩｎＡｓ層を複数層積層することが可能となり、設計条件の範囲が拡大された。
以上の参考例１、すなわち、図６に示すチャネル層の組成ではＩｎＡｓＮにＧａを添加することでバンドギャップの増大を実現したが、ＩｎＡｓＮにＰを添加してＩｎＡｓ１−ｙ−ｘＮｙＰｚすることでもバンドギャップが増大する。Ｐの場合もＧａと同様の依存性を持っているためにＰ組成をＮ濃度の３倍程度（ｚ＝３ｙ）とする必要があることがわかった。Ｎ濃度の上限はＩｎＡｓ１−ｙ−ｚＮｙＰｚにおいても１０％以下であるため、０．０３＜ｙ＜０．１、０＜ｚ＜０．３となる。この場合は、結晶成長を行う場合に第１チャネル層の成長後にＰを完全に除去する必要があるために、成長時間が長くなるという問題はあるが、バンドギャップの変化のうち伝導帯側の変化が大きく出るために、動作電流をわずかに大きくすることが可能となった。
また、本参考例１の第２の変形例として、図１１に示すようにδドープ領域で構成された第１，第２キャリア供給層２６ａ，２６ｂを、ＩｎＡｌａｓからなる第１，第２スペーサ層２５ａ，２５ｂをそれぞれ介して、ＧａＩｎＡｓチャネル層２３、第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂの両側に形成し、ＧａＩｎＮＡｓチャネル層２３の両側に第１，第２ＩｎＡｓチャネル層２４ａ，２４ｂを形成したダブルチャネル構造（すなわち、図９のダブルチャネル構造において、ＩｎＮＡｓチャネル層２３をＧａＩｎＮＡｓチャネル層２３で置換した構造）を採用することができる。

Claims (19)

  1. 基板と、前記基板上にバッファ層を介して形成されたチャネル層と、前記チャネル層より大きいバンドギャップを有する半導体で構成され該チャネル層とヘテロ接合するよう形成されたスペーサ層と、前記スペーサ層に隣接するように形成されたキャリア供給層とを備え、
    前記基板がＩｎＰからなり、
    前記チャネル層が、化学式ＧａｘＩｎ１−ｘＮｙＡ１−ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導体層を有する、ヘテロ電界効果トランジスタ。
  2. 前記組成ｙが、０．０３≦ｙ≦０．０７である、請求の範囲第１項記載のヘテロ電界効果トランジスタ。
  3. 前記ＡがＡｓである、請求の範囲第１項記載のヘテロ電界効果トランジスタ。
  4. 前記ＡがＳｂである、請求の範囲第１項記載のヘテロ電界効果トランジスタ。
  5. 前記チャネル層が、前記化合物半導体層のみから構成されている、請求の範囲第１項記載のヘテロ電界効果トランジスタ。
  6. 前記チャネル層が、第１のチャネル層と該第１のチャネル層に隣接し前記スペーサ層とヘテロ接合する第２のチャネル層とを有し、前記第１のチャネル層が前記化合物半導体層で構成され、前記第２のチャネル層がＩｎＡｓ層で構成されている、請求の範囲第３項記載のヘテロ電界効果トランジスタ。
  7. ｘ＝０である、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  8. 前記第１のチャネル層のＮ濃度が前記第２のチャネル層に近づくに連れて低くなっている、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  9. 前記第１のチャネル層の上面及び下面に隣接するように一対の前記第２のチャネル層が形成され、前記一対の第２のチャネル層にヘテロ接合するように一対の前記スペーサ層が形成され、前記一対のスペーサ層に隣接するように一対の前記キャリア供給層が形成されている、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  10. ０＜ｘである、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  11. ３ｙ≦ｘ≦０．２をさらに満たす、請求の範囲第１０項記載のヘテロ電界効果トランジスタ。
  12. ０．１≦ｘ≦０．２を満たす、請求の範囲第１０項記載のヘテロ電界効果トランジスタ。
  13. 前記第１のチャネル層が、０＜ｘの前記化合物半導体層であるＧａＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＧａＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されている、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  14. 前記第１のチャネル層が、ｘ＝０の前記化合物半導体層であるＩｎＮＡｓ層とＩｎＡｓ層とが交互に積層されてなる多重量子井戸構造のＩｎＮＡｓ／ＩｎＡｓＭＱＷ層で構成されている、請求の範囲第６項記載のヘテロ電界効果トランジスタ。
  15. 前記バッファ層及び前記スペーサ層がＩｎＡｌＡｓ層で構成され、前記キャリア供給層がｎ−ＩｎＡｌＡｓ層で構成されている、請求の範囲第１項記載のヘテロ電界効果トランジスタ。
  16. 基板上にバッファ層を介してチャネル層を形成するチャネル層形成工程と、
    前記チャネル層より大きいバンドギャップを有する半導体からなるスペーサ層を前記チャネル層とヘテロ接合するよう形成するスペーサ層形成工程と、
    前記スペーサ層に隣接するようにキャリア供給層を形成するキャリア層形成工程とを有し、
    前記基板がＩｎＰからなり、
    前記チャネル層が、化学式ＧａｘＩｎ１−ｘＮｙＡ１−ｙで表され、前記ＡがＡｓ又はＳｂであり、前記組成ｘが０≦ｘ≦０．２であり、かつ前記組成ｙが０．０３≦ｙ≦０．１０である化合物半導層を有する、ヘテロ電界効果トランジスタの製造方法。
  17. 前記チャネル層を形成する工程において、イオン化したＮ原子を導入する、請求の範囲第１６項記載のヘテロ電界効果トランジスタの製造方法。
  18. 前記ＩｎＰ基板の上にＩｎＡｌＡｓからなる前記バッファ層を形成するバッファ層形成工程を有し、
    前記チャネル層形成工程が、前記バッファ層の上にＩｎＮＡｓからなる第１のチャネル層を形成する第１のチャネル層形成工程と、前記第１のチャネル層の上にＩｎＡｓからなる第２のチャネル層を形成する第２のチャネル層形成工程とを有し、
    前記スペーサ層形成工程において、前記第２のチャネル層の上にＩｎＡｌＡｓからなる前記スペーサ層を形成する、請求の範囲第１６項記載のヘテロ電界効果トランジスタの製造方法。
  19. 請求の範囲第１項記載のヘテロ電界効果トランジスタを送信信号又は受信信号の処理のために備えた送受信装置。
JP2004548045A 2002-10-29 2003-10-28 ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 Expired - Fee Related JP3667331B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002313902 2002-10-29
JP2002313902 2002-10-29
JP2002318190 2002-10-31
JP2002318190 2002-10-31
PCT/JP2003/013747 WO2004040638A1 (ja) 2002-10-29 2003-10-28 窒化砒化ガリウムインジウム系ヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005013136A Division JP4243593B2 (ja) 2002-10-29 2005-01-20 ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置

Publications (2)

Publication Number Publication Date
JP3667331B2 JP3667331B2 (ja) 2005-07-06
JPWO2004040638A1 true JPWO2004040638A1 (ja) 2006-03-02

Family

ID=32232639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004548045A Expired - Fee Related JP3667331B2 (ja) 2002-10-29 2003-10-28 ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置

Country Status (4)

Country Link
US (1) US6861679B2 (ja)
JP (1) JP3667331B2 (ja)
AU (1) AU2003275692A1 (ja)
WO (1) WO2004040638A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372119B2 (en) * 2001-10-01 2008-05-13 Asahi Kasei Microsystems Co., Ltd. Cross-shaped Hall device having extensions with slits
JP4653397B2 (ja) * 2002-01-15 2011-03-16 旭化成エレクトロニクス株式会社 ホール素子の製造方法
TW200736813A (en) * 2005-12-16 2007-10-01 Asahi Kasei Denshi Kk Position detector
JP5073968B2 (ja) * 2006-05-31 2012-11-14 住友化学株式会社 化合物半導体エピタキシャル基板およびその製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
KR101879319B1 (ko) 2011-12-23 2018-07-17 소이텍 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689123A (en) * 1994-04-07 1997-11-18 Sdl, Inc. III-V aresenide-nitride semiconductor materials and devices
JP4073555B2 (ja) * 1998-09-14 2008-04-09 富士通株式会社 化合物半導体装置及びその製造方法
JP2000164852A (ja) * 1998-11-25 2000-06-16 Hitachi Cable Ltd 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ
JP2000216101A (ja) * 1999-01-25 2000-08-04 Sharp Corp 化合物半導体混晶の結晶成長方法および化合物半導体装置
FR2795871B1 (fr) * 1999-07-01 2001-09-14 Picogiga Sa Transistor iii-v a heterojonction, notamment transistor a effet de champ hemt ou transistor bipolaire a heterojonction
JP2002094187A (ja) * 2000-09-18 2002-03-29 Hitachi Ltd 半導体レーザ及びそれを用いた光通信システム
JP2003197644A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd 通信機器用半導体装置
JP2003289082A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 通信機器用半導体装置及び通信システム用機器

Also Published As

Publication number Publication date
JP3667331B2 (ja) 2005-07-06
US20040188708A1 (en) 2004-09-30
WO2004040638A1 (ja) 2004-05-13
US6861679B2 (en) 2005-03-01
AU2003275692A1 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
US8343823B2 (en) Nanowire and larger GaN based HEMTs
JP2581452B2 (ja) 電界効果トランジスタ
US20130161698A1 (en) E-mode hfet device
CN111213244B (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
US11316039B2 (en) Method for manufacturing semiconductor device
JP3449116B2 (ja) 半導体装置
EP3764402A1 (en) High electron mobility transistor and method of manufacturing the same
JPH0815213B2 (ja) 電界効果トランジスタ
JP3667331B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JPH0590301A (ja) 電界効果型トランジスタ
JP2001085674A (ja) 電子部材とその製造方法
JP4243593B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JPH06188271A (ja) 電界効果トランジスタ
JP3421306B2 (ja) 化合物半導体装置
JP2017152467A (ja) 電界効果トランジスタおよびその製造方法
JP2003332353A (ja) 通信機器用半導体装置及び通信システム用機器
JP2000164852A (ja) 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ
KR20230090573A (ko) 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자
JPH06302625A (ja) 電界効果トランジスタおよびその製造方法
KR20230090574A (ko) 입체구조를 갖는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자
JPH09260643A (ja) 高電子移動度トランジスタ
TW202345402A (zh) 半導體裝置
JPH01205471A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees