JPWO2003024009A1 - 無線移動機 - Google Patents
無線移動機 Download PDFInfo
- Publication number
- JPWO2003024009A1 JPWO2003024009A1 JP2003527932A JP2003527932A JPWO2003024009A1 JP WO2003024009 A1 JPWO2003024009 A1 JP WO2003024009A1 JP 2003527932 A JP2003527932 A JP 2003527932A JP 2003527932 A JP2003527932 A JP 2003527932A JP WO2003024009 A1 JPWO2003024009 A1 JP WO2003024009A1
- Authority
- JP
- Japan
- Prior art keywords
- delay profile
- delay
- profile
- mobile device
- wireless mobile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7113—Determination of path profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
この発明は無線移動機に関し、特に、符号分割多元接続方式(以下、CDMA通信方式と称する)の携帯電話機におけるパスサーチ回路に関する。
背景技術
図11はCDMA通信方式のシステムの概略図である。図11において、基地局11,12,13はそれぞれ所定のエリアをカバーしており、このエリアをセルと称する。移動機1は複数の基地局11,12,13のいずれかのセルに入ると、対応する基地局から送信された電波を受信し、その基地局に対して電波を送信する。移動機1と基地局11,12,13との間には、ビルなどの反射物や障害物などがあるため、移動機1と基地局11,12,13との間には直進する電波のみならず、反射波や回折波も存在する。このため、複数の電波伝搬路(マルチパス)が存在し、移動機1の受信部はマルチパスを通過した電波の合成波を受信する。
移動通信では、移動機における基地局の受信レベルに応じて通信する基地局を切替えるハンドオーバという概念が用いられている。これにより移動機の通信エリアの拡大が図られる。すなわち、携帯電話機では1つの基地局のセルだけですべての通信エリアをカバーできるわけでなく、移動機1の移動に伴って、たとえば基地局11から基地局12,13というように通信する相手局が切替られる。このとき、図11に示すように、移動機1によって受信される各セルの受信レベルが変化し、その移動に応じて基地局11のみの信号を受信できるエリア,基地局12のみの信号を受信できるエリアおよび基地局11と12の両方の信号を受信できるエリアなどが存在する。基地局11,12の両方のセルがオーバラップして重なっているエリアはハンドオーバエリアと称されている。
CDMA方式においては、複数の基地局からの電波を受信して合成するソフトハンドオーバという手法により、瞬断が起こらないよいうに制御される。この制御はパスサーチ回路およびフィンガ,コンバイナ回路によって行なわれる。
図12はCDMA方式の移動機の全体構成を示すブロック図である。図12において、RF送受信機102はアンテナ101で受信した高周波信号をフィルタリング、ダウンコンバートなどによりベースバンド帯域の信号に変換し、変調部110から出力されるベースバンド信号をアップコンバートして高周波信号にまで引き上げてアンテナ101から送信する。
RF送受信機102から出力されるベースバンドの受信信号は、A/D変換器103によってデジタル信号に変換されて復調部104に与えられる。復調部104はフィンガ,コンバイナ部105とサーチ部106とを含み、受信信号から所望の信号タイミングを検出し、逆拡散および同相合成(RAKE合成)によりシンボルデータを得てチャネルコーデック部107に出力する。サーチ部106は後述するRAKEパス検出器120を含む。チャネルコーデック部107は、受信シンボルから誤り訂正,誤り検出を行なって原データを推定するチャネルデコーダ部108と、チャネルコーダ部109とを含む。
チャネルコーダ部109は、送信情報に対して誤り耐性を向上させるために冗長な符号化を行なって、変調部110に送信シンボルを出力する。変調部110は送信シンボルを1次変調(データ変調),2次変調(拡散変調)し、符号間干渉を抑えるフィルタリングを施す。変調部110で変調された送信ベースバンド信号はD/A変換器111によってアナログ信号に変換されてRF送受信機102に与えられる。
タイミング信号発生回路112は各種タイミング信号を発生する。ベースバンド制御部113は、タイミング信号発生回路112からのタイミング信号に応じて、復調部104と、変調部110と、チャネルコーデック部107のタイミング制御を行う。シーケンス制御部114は基地局との通信制御を行う。アダプタ115は音声通話,キー操作などのユーザインタフェースや周辺機器(パーソナルコンピュータなど)との接続を行う。
図13は図12に示したRAKEパス検出器の一例を示すブロック図であり、特開平11−225093号公報に記載されている例である。このRAKEパス検出器120は、デジタル化された受信信号から遅延プロファイルを観測し、有効パスを検出することを、同時に複数のチャネルや基地局に対して行うために複数設けられている。これらのRAKEパス検出器120は、図1に示した複数の基地局11,12,13からの電波を観測して有効なパスを観測し、ソフトハンドオーバに利用する。各RAKEパス検出器120は、マッチドフィルタ121と、遅延プロファイル生成回路122と、メモリ123と、有効パス検出回路124とを含む。
マッチドフィルタ121は、図14に示すように信号s(t)に雑音n(t)が加わったとき、インパルス応答がh(τ)となり、r(t)=s(t)+n(t)を入力とすると、このフィルタの時刻Tsの出力における信号対雑音比が最大になるように設計したものである。このとき、雑音n(t)が白色である場合、
h(τ)=λs*(Ts−τ) (λは任意の定数,*は複素共約)
となることが知られている。このようなインパルス応答を持ったフィルタを信号s(t)に対するマッチドフィルタという。このようなマッチドフィルタを使用することにより、電波の到来時間を精度よく求めることができる。
図15は遅延プロファイルを説明するための図である。図11に示したように、基地局11,12,13から移動機1の間に複数の伝搬路(マルチパス)が存在する場合、各々の伝搬路における伝搬時間が異なる。このようなマルチパスを通った信号をマッチドフィルタで観測すると、観測周期の間に遅延時間に応じた複数のピークが観測される。
図15に示すように遅延時間対所望信号の強度を表わす特性を遅延プロファイルという。移動体通信においては、一般にフェージングやシャドウィングの影響などで遅延プロファイルがダイナミックに変動する。図15の最初の強いピークaは、強い電波が到来するタイミングを示しており、次の弱いピークbは弱い電波が遅延して到来していることを示し、さらに次のピークcはさらに遅延して到来する電波を示している。
RAKEパス検出器120のマッチドフィルタ121は図15に示す電波の遅延時間に対する強度を観測し、遅延プロファイル生成回路122はマッチドフィルタ121の出力を遅延プロファイルに変換して、メモリ123に記憶させ、有効パス検出回路124はメモリに記憶した遅延プロファイルから有効パスを検出する。パス割当制御回路125は有効パス検出回路124が検出したパスのタイミングを電波の到来タイミングとして、フィンガ、コンバイナ部105に割当てる。他のRAKE検出器も同様にして、他の基地局の遅延プロファイルを観測し、有効パスを検出する。
このため、RAKEパス検出器120はそれぞれの基地局に対応して設ける必要がある。すなわち、N個の基地局の遅延プロファイルを観測するために、N個のマッチドフィルタを使用する必要がある。ところが、マッチドフィルタは回路規模が大きいため、観測する基地局の数が制限されており、観測する基地局を増やそうとすれば、回路規模が大きくなってしまい、構成が複雑になり部品点数も多くなってしまうという欠点があった。
発明の開示
それゆえに、この発明の主たる目的は、回路規模を増加させず、1度に観測できる基地局数を増やすことが可能な無線移動機を提供することである。
この発明は、受信部が基地局からの高周波信号を受信してベースバンド信号を出力し、そのベースバンド信号に基づいてプロファイル測定部が基地局からの信号の遅延プロファイルを測定し、制御部は復数の基地局あるいはそのいずれかの信号に対する遅延プロファイルを時分割で測定するように遅延プロファイル測定部を制御し、パス検出部は測定された遅延プロファイルに基づいて基地局との有効なパスを検出する。
したがって、この発明にしたがえば、複数の基地局からの信号に対する遅延プロファイルを時分割で測定することにより、回路規模を増加させずに1度に複数の基地局の遅延プロファイルを測定できる。
より好ましくは、制御部は、時分割数とそれぞれの動作時間を可変する。
また、プロファイル測定部は、ベースバンド信号に基づいて信号の遅延時間に対する強度を観測するマッチドフィルタと、マッチドフィルタによって観測された信号の遅延時間に対する強度に基づいて、遅延プロファイルを生成する遅延プロファイル生成回路とを含む。
さらに、プロファイル測定部はM個設けられ、N(M<N)基地局の遅延プロファイルを観測する。
さらに、測定された遅延プロファイルに1より小さい所定数を乗じ、それを新たに測定された遅延プロファイルに加えることにより遅延プロファイルの平均化を行う平均化回路を含む。
さらに、測定された遅延プロファイルを記憶するメモリを備え、平均化回路の所定数を0として、メモリの内容をクリアする。
さらに、制御部は、測定した遅延スプレッドに基づいて遅延プロファイルを測定する測定周期または/および測定タイミングを変更する。
発明を実施するための最良の形態
図1はこの発明の一実施例のRAKEパス検出器のブロック図である。図1において、RAKEパス検出器130は図13に示したRAKEパス検出器120に複数のメモリを設け、プロファイル測定回路138を時分割制御することにより、その構成を簡略化したものである。
すなわち、RAKEパス検出器130はマッチドフィルタ131、遅延プロファイル生成回路132およびコード生成器137からなるプロファイル測定回路138と、デマルチプレクサ133と、メモリ141,142…14Nと、マルチプレクサ134と、有効パス検出回路135と、時分割制御回路136とを含む。
コード生成器137は各基地局をサーチするためのコードを発生して、マッチドフィルタ131に与える。時分割制御回路136は各基地局のプロファイルを測定するごとに、デマルチプレクサ133とマルチプレクサ134とを順次切換える。
図2はメモリに遅延プロファイルを記憶させる方法を説明するための図であり、図3A〜図3Eはこの発明の一実施例の動作を説明するためのタイミング図である。
単に基地局11のみのプロファイルを測定する場合は、コード生成器137はその基地局に対応したコードを発生し、マッチドフィルタ131は図3Aに示すように、その基地局のプロファイルのみを測定し、時分割制御回路136は遅延プロファイル生成回路132で生成された遅延プロファイルがメモリ141に記憶されるようにデマルチプレクサ133を制御し、また記憶した遅延プロファイルが有効パス検出回路135に与えられるようにマルチプレクサ134を制御する。
基地局11,12のプロファイルを測定するときは、コード生成器137が基地局11,12のそれぞれのコードを交互に発生する。マッチドフィルタ131および遅延プロファイル生成回路132は、図3Bに示すように基地局11,12からの電波に基づく遅延プロファイルを交互に測定する。時分割制御回路136は基地局11,12からの遅延プロファイルのそれぞれがメモリ141,142に記憶されかつ有効パス検出器135に与えられるようにデマルチプレクサ133とマルチプレクサ134とを時分割制御する。
基地局11,12、…1Nの各プロファイルを測定するときは、コード生成器137が基地局11,12…1Nのそれぞれのコードを順次発生する。マッチドフィルタ131および遅延プロファイル生成回路132は、図3Cに示すように基地局11,12…1Nからの電波に基づく遅延プロファイルを時分割で測定する。時分割制御回路136は基地局11,12…1Nからの遅延プロファイルのそれぞれが図2に示すように、メモリ141,142…14Nに記憶されかつ有効パス検出器135に与えられるようにデマルチプレクサ133とマルチプレクサ134とを時分割制御する。
図4は低消費電力化を図る動作を説明するためのフローチャートである。この図4に示した実施例は、フェージングピッチやパス安定度を評価し、その評価値が安定しきい値よりも大きければポーズ期間を増やし、評価値が不安定しきい値よりも小さければポーズ期間を減らすものである。すなわち、フェージングピッチが速ければ移動機1が速く移動している場合と考えられ、伝搬環境も変わりやすので、ポーズの期間を減らし、測定時間を増やす。逆に、フェージングピッチが非常にゆっくりであれば移動機1の移動速度も非常に緩やかあるいはほとんど静止している状態と考えられるのでポーズ期間を増やすことにより、動作率を最適化して消費電力を低減する。
より具体的に説明すると、ある程度受信した電波が強かったり、伝搬環境に変化がない場合には常時プロファイルを測定する必要はないので、図3Dに示すような予め定める単位処理時間だけ遅延プロファイルの測定が行なわれる。すなわち、時分割制御回路136は図3Dに示す単位測定時間だけ基地局11のみの遅延プロファイルを測定するために、コード生成器137によって基地局11のコードを発生してマッチドフィルタ131に与える。デマルチプレクサ133およびマルチプレクサ134は、時分割制御回路136の制御により前記単位測定時間だけメモリ141を動作させて遅延プロファイルを記憶させるとともに、有効パス検出回路135に与えられるように時分割制御する。単位測定時間経過後はポーズ期間となり、ポーズ期間経過後の単位測定時間になると、再び遅延プロファイルの測定が行なわれる。これにより見かけ上の測定時間に比べて実際の測定時間を短くでき、その時間はRAKEパス検出器130を動作させる必要がなく、低消費電力化を図ることができる。
同様にして、基地局11,12の2つの基地局の遅延プロファイルを低消費電力で測定するときは、図3Eに示すように基地局11の遅延プロファイルが1単位測定時間測定され、その後基地局12の遅延プロファイルが1単位測定時間測定される。その後はポーズ期間とされ、ポーズ期間経過後は、再び基地局11の遅延プロファイルが1単位測定時間測定される。
したがって、この実施例によれば、遅延プロファイルを測定すべきセルの数に対して、プロファイル測定回路138の時分割動作で多重数を可変にし、また測定すべきセルの数が少ない、または遅延プロファイルが安定している場合は、動作停止期間を設けて回路の動作率を下げて低消費電力化を図ることができる。
図5はこの発明の他の実施例を示すブロック図である。図1に示した実施例では、複数の遅延プロファイルを1つのマッチドフィルタ131で測定するようにしたが、セルが増えると1セルあたりの測定時間が減少し、性能が劣化するおそれがある。規格上では6つのセルの遅延プロファイルを測定することになっているため、時分割制御では性能が1/6になってしまう。そこで、図5に示した実施例では、Nセル(たとえば6セル)の遅延プロファイルを測定するために、M(<N)個(たとえば2個)のマッチドフィルタと遅延プロファイルを記憶するN個(6個)の記憶メモリが用いられる。
より具体的に説明すると、マッチドフィルタ151…15Mと、コード生成器161…16Mと、遅延プロファイル生成回路171…17Mと、デマルチプレクサ181…18Mは、それぞれM個(2個)設けられており、その他のメモリ141,142…14Nと、マルチプレクサ134と、有効パス検出器135と、時分割制御回路136は図1と同様にして構成される。
図6A〜図6Dは図5に示した実施例の動作を説明するためのタイミング図である。図6A〜図6Dにおいて、セル1のみを受信するときは時分割制御回路136によってマッチドフィルタ151とコード生成器161とでマルチプレクサ181のみが動作状態にされ、それ以外のマッチドフィルタなどは図6Bに示すように非動作状態(オフ)にされる。その結果、図6Aに示すように、セル1の遅延プロファイルが常時測定される。
Nセル(たとえば6セル)の遅延プロファイルを測定するときは、図6Cに示すようにマッチドフィルタ151によりセル1,セル2,セル3の遅延プロファイルが順次測定されるように時分割制御され、マッチドフィルタ15Mによりセル4、セル5,セル6の遅延プロファイルが順次測定されるように時分割制御される。
したがって、この実施例によれば、たとえば2つのマッチドフィルタ151,15Mにより6つのセルの遅延プロファイルを時分割制御で測定することにより、各セルごとにマッチドフィルタを設ける場合に比べて性能的には1/3になるが、マッチドフィルタや遅延プロファイル生成回路は2個設けるだけで済み、構成を簡略化できるとともに消費電力も軽減できる。
図7はこの発明のさらに他の実施例を示すブロック図であり、図8は動作を説明するためのタイミング図である。この実施例は、図1の実施例の遅延プロファイル生成回路132の出力と、デマルチプレクサ133との間に平均化回路161を設けたものである。
一般に、遅延プロファイルはフェージングなど伝搬環境によって時々刻々変化している。このため、パスの強さやタイミングが時間変動することになる。遅延プロファイルを観測してから実際に復調のタイミングを決める制御があるために、応答時間の遅延が生じる。このため、選択されたパスは実際に使われる前に観測された結果に過ぎず、フィンガに割当てられたときに最適である保証はない。その影響を軽減するために、この実施例では平均化回路161を設ける。理想的にはたとえば80ミリ秒間の遅延プロファイルを測定して平均するのが好ましいが、メモリ容量が膨大になり、構成も複雑になってしまう。
そこで、この実施例では直前に測定した遅延プロファイルに「1」より小さな忘却係数を乗じて新たに測定した遅延プロファイルに加算する手法を採用している。
すなわち、メモリ141,142…14Nに記憶している遅延プロファイルはマルチプレクサ134により時分割的に読み出されて平均化回路161に与えられる。平均化回路161は、加算器162と係数器163とを含み、係数器163はマルチプレクサ134から出力されたメモリの内容に「1」より小さな忘却係数を掛けて、スイッチ回路164を介して加算器162に与える。加算器162は遅延プロファイル生成回路132で生成され、読み出された遅延プロファイルのセルに対応する新たな遅延プロファイルに忘却係数で重み付された今までの遅延プロファイを加算してデマルチプレクサ133に与える。
このように、平均化回路161を設け、メモリ141、142…14Nに記憶した遅延プロファイルを係数器163にフィードバックして忘却係数を掛けて、新たに測定した遅延プロファイルに加算するようにしたので、遅延プロファイルを観測してから実際に復調のタイミングを決める制御のための応答時間の遅延による影響を軽減することができ、かつ平均化利得によりS/N比を向上することができる。
ところで、ソフトハンドオーバで通信する基地局を切替える場合や、周辺セルモニタでもニタするセルを切替える場合には、観測セルを切替えるためにメモリ141,142…14Nをクリアする必要がある。たとえば、図9に示すように記憶メモリのアドレス0〜1Aにプロファイル1が書込まれていて、アドレス1A〜2Aにプロファイル2が書込まれており、プロファイルNをアドレス1A〜2Aに書込もうとすれば、もとのプロファイル2のデータをクリアする必要がある。一般に、メモリのクリアには各メモリエリアに0を書込むための専用回路が必要となるが、時間を要するばかりでなく消費電力も増加してしまう。
そこで、図7に示す係数器163の出力がスイッチ回路164の一方の入力に与えられ、他方の入力に「0」が与えられ、スイッチ回路164の出力がデマルチプレクサ133に与えられる構成を実施する。メモリ141,142…14Nをクリアするとき、スイッチ回路164の入力を他方側に切換えて、図8に示す単位観測時間の間、忘却係数を「0」が設定される。これにより、メモリに残っている値をクリアしながら新たな遅延プロファイルを書込むことができる。すなわち、メモリクリアと同様の効果を得ることができ、メモリクリアに時間を要しない上、回路規模および消費電力ともに増加することがない。
図10A〜図10Cは遅延プロファイルの観測周期を示す図である。
遅延プロファイルを測定する場合、図10Aに示すように常に最大の観測周期(観測窓)の幅で測定すれば、有効なパスが現われていない遅延プロファイルで測定することになって消費電力が増大し、使用するメモリ領域も大きくなる。
このとき、有効なパスが現れる範囲だけ遅延プロファイルを観測するようにすれば、効率よく有効なパスを測定することができる。たとえば、ある観測窓に対して、有効なパスが洗われる範囲(広がり)を示す遅延スプレッド(最小遅延のパスと最大遅延のパスの時間差)を測定し、これが十分小さければ、これに基づき観測窓を小さくし、さらに必要であれば観測窓のタイミングをずらすようにすればよい。
そこで、この実施例では、遅延スプレッドに基づき遅延プロファイルを観測する観測窓の大きさ、タイミングを可変にする。すなわち、観測窓の単位幅はマッチドフィルタ131のハード構成によって決定されるが、この単位幅が小さくなるようにマッチドフィルタ131が構成される。そして、マッチドフィルタ131に対して単位測定時間毎に観測する観測窓が指定されるように、プロファイル測定回路138が時分割で制御される。
たとえば、単位幅を100チップとなるようにマッチドフィルタ131を構成すると、図10Aに示すように遅延スプレッドが大きい場合には遅延プロファイル生成回路132の観測窓が大きく設定され、1つ目の単位測定時間には遅延時間0〜199チップの測定を行うように順次制御され、4単位測定時間で0〜399チップまでの1つの遅延プロファイルが観測されるようにする。また、図10Bおよび図10Cに示すように遅延スプレッドが小さい場合には観測窓が小さく設定され、1つ目の単位測定時間には遅延時間100〜199チップ、次の単位測定時間には200チップ〜299チップの測定が行われるように制御され、2単位測定時間で100〜299チップまでの1つの遅延プロファイルファイルが測定されるようにする。
また、複数のセルでソフトハンドオーバを行っている場合には、同様の制御を行うことでそれぞれのセルに割当てる観測窓が小さく設定され、1セルあたりの遅延プロファイルを記憶するメモリ量が削減される。この場合、複数の基地局から同一の内容の信号を受信しているので、観測窓を小さくしても十分な受信利得を得ることができ、トータルのメモリサイズの増加を抑えることができる。逆に、1つのセルの信号を受信する場合には、観測窓を大きく設定して、受信利得の確保を図るよう制御することが可能となる。
産業上の利用可能性
この発明によれば、マッチドフィルタを時分割に動作させて複数の基地局の遅延プロファイルを複数のメモリに記憶させることにより、回路規模を増加させずに1度に複数の基地局の遅延プロファイルを観測可能にでき、携帯電話機などの無線通信を行う無線移動機に利用可能である。
【図面の簡単な説明】
図1はこの発明の一実施例のRAKEパス検出器のブロック図である。
図2はメモリへの遅延プロファイルをメモリに記憶させる方法を説明するための図である。
図3A〜図3Eはこの発明の一実施例の動作を説明するためのタイミング図である。
図4は低消費電力化を図る動作を説明するためのフローチャートである。
図5はこの発明の他の実施例を示すブロック図である。
図6A〜図6Dは図5に示した実施例の動作を説明するためのタイミング図である。
図7はこの発明のさらに他の実施例を示すブロック図である。
図8はこの発明のさらに他の実施例の動作を説明するためのタイミング図である。
図9はこの発明のさらに他の実施例を説明するための図である。
図10A〜10Cは遅延プロファイルと必要な観測周期との関係を示す図である。
図11はこの発明が適用されるCDMA通信方式のシステムの概略図である。
図12はCDMA方式の移動機の全体構成を示すブロック図である。
図13は図12に示したパス検出器の一例を示すブロック図である。
図14はマッチドフィルタの動作を説明するための図である。
図15は遅延プロファイルを説明するための図である。
Claims (14)
- 基地局からの高周波信号を受信してベースバンド信号を出力する受信部(102)、
前記受信部から出力されるベースバンド信号に基づいて、前記基地局からの信号の遅延プロファイルを測定するプロファイル測定部(138)、
復数の基地局のそれぞれからの信号に対する複数の遅延プロファイルを時分割で測定するように前記遅延プロファイル測定部を制御する制御部(136)、および
前記測定された遅延プロファイルに基づいて前記基地局との有効なパスを検出するパス検出部(135)を備えることを特徴とする無線移動機。 - 前記制御部は、時分割数とそれぞれの動作時間を可変できることを特徴とする、請求項1に記載の無線移動機。
- 前記プロファイル測定部は、
前記ベースバンド信号に基づいて信号の遅延時間に対する強度を観測するマッチドフィルタ(131,151…15M)と、
前記マッチドフィルタによって観測された信号の遅延時間に対する強度に基づいて、前記遅延プロファイルを生成する遅延プロファイル生成回路(132,171…17M)とを含むことを特徴とする、請求項1に記載の無線移動機。 - 前記プロファイル測定部はM個設けられ、N(M<N)基地局の遅延プロファイルを観測することを特徴とする、請求項1に記載の無線移動機。
- さらに、測定された遅延プロファイルに1より小さい所定数を乗じ、それを新たに測定された遅延プロファイルに加えることにより遅延プロファイルの平均化を行う平均化回路(161)を含むことを特徴とする、請求項1に記載の無線移動機。
- さらに、測定された遅延プロファイルを記憶するメモリ(141…14N)を備え
前記平均化回路の所定数を0として、前記メモリの内容をクリアすることを特徴とする、請求項5に記載の無線移動機。 - 前記制御部は、測定した遅延スプレッドに基づいて遅延プロファイルを測定する測定周期または/および測定タイミングを変更することを特徴とする、請求項1に記載の無線移動機。
- 基地局からの高周波信号を受信してベースバンド信号を出力する受信部(102)、
前記受信部から出力されるベースバンド信号に基づいて、前記基地局からの信号の遅延プロファイルを測定するプロファイル測定部(138)、
1つの基地局からの信号の遅延プロファイルを時分割で間欠的に測定するように前記遅延プロファイル測定部を制御する制御部(136)、および
前記測定された遅延プロファイルに基づいて前記基地局との有効なパスを検出するパス検出部(135)を備えることを特徴とする無線移動機。 - 前記制御部は、時分割数とそれぞれの動作時間を可変できることを特徴とする、請求項8に記載の無線移動機。
- 前記プロファイル測定部は、
前記ベースバンド信号に基づいて信号の遅延時間に対する強度を観測するマッチドフィルタ(131,151…15M)と、
前記マッチドフィルタによって観測された信号の遅延時間に対する強度に基づいて、前記遅延プロファイルを生成する遅延プロファイル生成回路(132,171…17M)とを含むことを特徴とする、請求項8に記載の無線移動機。 - 前記プロファイル測定部はM個設けられ、(M<N)基地局の遅延プロファイルを観測することを特徴とする、請求項8に記載の無線移動機。
- さらに、測定された遅延プロファイルに1より小さい所定数を乗じ、それを新たに測定された遅延プロファイルに加えることにより遅延プロファイルの平均化を行う平均化回路(161)を含むことを特徴とする、請求項8に記載の無線移動機。
- さらに、測定された遅延プロファイルを記憶するメモリ(141…14N)を備え
前記平均化回路の所定数を0として、前記メモリの内容をクリアすることを特徴とする、請求項12に記載の無線移動機。 - 前記制御部は、測定した遅延スプレッドに基づいて遅延プロファイルを測定する測定周期または/および測定タイミングを変更することを特徴とする、請求項8に記載の無線移動機。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/007661 WO2003024009A1 (fr) | 2001-09-04 | 2001-09-04 | Dispositif radiomobile |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003024009A1 true JPWO2003024009A1 (ja) | 2004-12-24 |
JP3989900B2 JP3989900B2 (ja) | 2007-10-10 |
Family
ID=11737701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003527932A Expired - Fee Related JP3989900B2 (ja) | 2001-09-04 | 2001-09-04 | 無線移動機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040029547A1 (ja) |
EP (1) | EP1424797A4 (ja) |
JP (1) | JP3989900B2 (ja) |
CN (1) | CN1533645A (ja) |
WO (1) | WO2003024009A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040042411A1 (en) * | 2002-08-30 | 2004-03-04 | Erik Dahlback | Method and apparatus for controlling the rate of path searching in a communications system |
JP4540434B2 (ja) * | 2004-09-08 | 2010-09-08 | パナソニック株式会社 | パスサーチ処理装置および処理方法 |
JP2006101308A (ja) * | 2004-09-30 | 2006-04-13 | Fujitsu Ltd | 無線基地局装置及びパスサーチ方法 |
US7848388B2 (en) * | 2006-08-08 | 2010-12-07 | Sony Ericsson Mobile Communications Ab | Minimizing estimation time for rake fingers with help of a speed sensor |
JP4836829B2 (ja) | 2007-02-26 | 2011-12-14 | 富士通株式会社 | Cdma方式の基地局で使用される受信装置、パス検出装置、方法及びコンピュータプログラム |
US9276629B2 (en) * | 2011-11-17 | 2016-03-01 | Intel Deutschland Gmbh | Rake receiver circuit and method for operating a rake receiver circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2476600T3 (es) * | 1997-07-17 | 2014-07-15 | Inventergy, Inc. | Sistema de comunicaciones por radio CDMA y aparato de transmisión para dicho sistema |
JP3891373B2 (ja) * | 1998-03-26 | 2007-03-14 | ソニー株式会社 | 復調装置及び復調方法 |
JP3741881B2 (ja) * | 1998-11-16 | 2006-02-01 | 富士通株式会社 | Cdma通信において使用される受信装置 |
JP2000278176A (ja) * | 1999-03-19 | 2000-10-06 | Sanyo Electric Co Ltd | 遅延プロファイル測定装置 |
JP2000286768A (ja) * | 1999-03-29 | 2000-10-13 | Kokusai Electric Co Ltd | Cdma移動局装置 |
FI19992734A (fi) * | 1999-12-20 | 2001-06-21 | Nokia Networks Oy | Menetelmä hajaspektrisignaalin vastaanottamiseksi ja vastaanotin |
-
2001
- 2001-09-04 US US10/363,263 patent/US20040029547A1/en not_active Abandoned
- 2001-09-04 CN CNA018151175A patent/CN1533645A/zh active Pending
- 2001-09-04 JP JP2003527932A patent/JP3989900B2/ja not_active Expired - Fee Related
- 2001-09-04 EP EP01961361A patent/EP1424797A4/en not_active Withdrawn
- 2001-09-04 WO PCT/JP2001/007661 patent/WO2003024009A1/ja not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20040029547A1 (en) | 2004-02-12 |
EP1424797A4 (en) | 2006-08-02 |
CN1533645A (zh) | 2004-09-29 |
JP3989900B2 (ja) | 2007-10-10 |
EP1424797A1 (en) | 2004-06-02 |
WO2003024009A1 (fr) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100694927B1 (ko) | 주기적으로 삽입되는 파일럿 기호를 사용하는 다중 경로전파 지연 결정 장치 | |
US5937005A (en) | Error rate measurement apparatus for a mobile radio communications system | |
JPH11220774A (ja) | 移動速度に基づく通信制御装置および方法 | |
JPH1051355A (ja) | スペクトル拡散通信装置 | |
JPH11251962A (ja) | セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置 | |
JP3369513B2 (ja) | 通信端末装置及び無線受信方法 | |
EP1381169B1 (en) | Method of and apparatus for path search | |
US5903596A (en) | Spread spectrum demodulation unit | |
CN1111976C (zh) | 限制天线发送功率的时分换发送分集发射机及其方法 | |
JPH10163921A (ja) | スペクトル拡散復調装置 | |
JP2006101308A (ja) | 無線基地局装置及びパスサーチ方法 | |
JP3943305B2 (ja) | スペクトル拡散受信装置、およびスペクトル拡散受信方法 | |
JP3989900B2 (ja) | 無線移動機 | |
JP2001168764A (ja) | Ds/cdma移動体通信システムの無線通信装置およびサーチャ制御方法 | |
JP4081982B2 (ja) | Cdma移動通信復調回路及び復調方法 | |
JPH10271034A (ja) | Cdma移動体通信受信装置 | |
JP4448403B2 (ja) | 電力レベル測定装置及び移動局 | |
JPH08111653A (ja) | Cdma受信機 | |
JP4971303B2 (ja) | Rake受信機のための遅延値の選定方法 | |
JP2000091973A (ja) | Rake合成回路 | |
JP3292186B2 (ja) | Cdma受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体 | |
JP2001196974A (ja) | Cdma無線受信装置および制御方法 | |
JP3719997B2 (ja) | 直接スペクトラム拡散通信の受信装置 | |
JP2010514295A (ja) | 受信ダイバーシチに関する効果的な遅延プロファイルの計算 | |
JP4661560B2 (ja) | 同期追跡回路及びcdma受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |