JPS58123399A - Drive device for 2-phase step motor - Google Patents
Drive device for 2-phase step motorInfo
- Publication number
- JPS58123399A JPS58123399A JP564182A JP564182A JPS58123399A JP S58123399 A JPS58123399 A JP S58123399A JP 564182 A JP564182 A JP 564182A JP 564182 A JP564182 A JP 564182A JP S58123399 A JPS58123399 A JP S58123399A
- Authority
- JP
- Japan
- Prior art keywords
- step motor
- frequency
- pulse
- phase step
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 20
- 230000005284 excitation Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 230000032683 aging Effects 0.000 abstract 1
- 238000004804 winding Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は２相ステツプモータ駆動装置、特に２相ステツ
プモータの回転速度、および方向をデジタル制御によっ
て制御する２相ステツプモータ駆動装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a two-phase step motor drive, and more particularly to a two-phase step motor drive that controls the rotational speed and direction of the two-phase step motor by digital control.
励磁捲線にパルス電圧を印加し、このパルス列に対応し
てｌパルスごとに一定角度づつ歩進させるステップモー
タは良く知られている。A step motor is well known in which a pulse voltage is applied to an excitation winding, and the step motor is stepped by a fixed angle every 1 pulses in response to this pulse train.
ステップモータはブラシのような機械的しゆう動部がな
く、マ九印加するパルス数と回転角が一致し累積誤差が
現れないという特徴をもっているが、急速な停止を行う
ときなどにおいては安定するまで時間がかかり、ま九動
作が本質的に階動的である。従ってステップモータを利
用して精密な制御を行うときには、一般的に数１０Ｈｚ
以下の超低周波数正弦波により連続的に清らかに動作さ
せる仁とを行っている。Step motors do not have mechanical moving parts such as brushes, and the number of applied pulses matches the rotation angle, so there is no cumulative error. However, they are stable when stopping rapidly, etc. It takes a long time to complete the process, and the movement is stepwise in nature. Therefore, when performing precise control using a step motor, the frequency is generally several tens of Hz.
The following ultra-low frequency sine waves are used to continuously and clearly operate the device.
従来この糧の２相ステツプモータの回転速度、および方
向を滑らかにかつ連続的に制御する方法としては次の２
つの方法がある。Conventionally, the following two methods have been used to smoothly and continuously control the rotational speed and direction of this two-phase step motor.
There are two ways.
第１の方法は、互に９０°の位相差を有する第１および
第２の正弦波電圧を２相ステツプモータの２つの励磁捲
線に印加し、これらの周波数および第１もしくＩ／′ｉ
第２の正弦波電圧の極性を制御することによ多回転速度
および方向の制御を行うアナログ電圧によるアナログ制
御を基本とする方法である。The first method is to apply first and second sinusoidal voltages with a phase difference of 90° to the two excitation windings of a two-phase step motor, and to adjust their frequencies and the first or I/'i
This is a method based on analog control using analog voltages, which controls multiple rotational speeds and directions by controlling the polarity of the second sine wave voltage.
Ｗ、２の方法は、＃！１の方法において第１および第２
の正弦波電圧を発生する場合に、部分的にデジタル処理
を行って励磁捲線に印加する第１および第２の正弦波電
圧を発生するもので、この内容は昭和５４年１２月２日
付の公開特許公報１％開昭５４−１６１０３ｒ ２相ス
テツプモータ用制御装置」に詳述されている。W, method 2 is #! In method 1, the first and second
When generating a sine wave voltage, the first and second sine wave voltages to be applied to the excitation winding are partially digitally processed. The invention is described in detail in Patent Publication 1% 1987-16103r ``Control device for two-phase step motor''.
しかしながら、これら従来の第１および第２の方法はい
づれも電圧を、その大きさに対応した周波数に変換する
周波数制御方法を基本としているため、構成する回路の
演算増幅器等のドリフトによる動作変動や経時変化の影
響等を受け、かつ制御範曲も構成する回路で限定されて
柔軟性に乏しいという欠点がある。However, since both of these conventional methods are based on a frequency control method that converts the voltage into a frequency corresponding to the magnitude of the voltage, operation fluctuations due to drifts of the operational amplifiers, etc. of the constituent circuits are It has the disadvantage that it is affected by changes over time, and the control range is limited by the circuits that constitute it, resulting in poor flexibility.
本発明の目的は上述した欠点を除去し、プログラム制御
によシ周波数と極性を自由に変えることが出来るデジタ
ル制御を行うという簡単な手段により、構成する回路に
よる動作変動や経時変化を受けることが極めて少く、ま
た制御の柔軟性も高い２相ステツプモータ躯動装置を提
供することにある。The purpose of the present invention is to eliminate the above-mentioned drawbacks, and to eliminate the effects of operational fluctuations and changes over time caused by the constituent circuits by simple means of digital control that allows the frequency and polarity to be freely changed through program control. It is an object of the present invention to provide a two-phase step motor sliding device that is extremely small in number and has high control flexibility.
本発明の装置は、２相ステツプモータの回転速度、方向
を制御量に応じて制御する２札ステツプモータ駆動装置
において、前記２相ステツプモータの励磁捲線に印加す
べき互に９０度位相のずれた第１およびｗｃ２の駆動用
正弦波電圧を基準用正弦波信号を第１のサンプリングパ
ルスおよびこの第１のサンプリングパルスから４分の１
周期遅延させた第２のサンプリングパルスとによシサン
プリングして得るステップモータ駆動手段と、前記第１
および第２のサンプリングパルスの周波数ト極性とをプ
ログラム制御によ多制御するデジタル制御手段と、前記
２相ステツプモータの負荷の位置に対応する位置検出手
段とを備えて構成される。The device of the present invention is a two-step step motor drive device that controls the rotational speed and direction of a two-phase step motor according to a control amount, in which the two-phase step motor has a phase difference of 90 degrees to be applied to the excitation windings of the two-phase step motor. The driving sine wave voltage of the first and wc2 is changed to the reference sine wave signal by the first sampling pulse and a quarter from this first sampling pulse.
a step motor drive means obtained by sampling with a second sampling pulse whose period is delayed;
and digital control means for controlling the frequency and polarity of the second sampling pulse by program control, and position detection means corresponding to the position of the load of the two-phase step motor.
次に図面□を参照して本発明の詳細な説明する０第１図
は本発明の一冥施例を示すブロック図である。予め制御
用プログラムを内蔵したマイクロプロセッサ１は、位置
指令器９から表先知仁ｄ廿會介セく位置指令信号９０１
を受けると、内蔵するプログラムの制御のもとにこの位
置指令信号９０１と、後述する位置検出器５からＡ−Ｄ
コンバータ３を介して入力する負荷１０の角度位置情報
とを比較し、所望の′回転速度および方向に対応する位
置制御信号を設定□したうえパスライン１０１を介して
ステップモータ駆動部６に送出する０メモリ２はこれら
の信号データをマイクロプロセツマア制御によってスト
アするためのメモリである０ステツプモ一タ駆動部６は
マイクロプロセッサ１から送出されたこの位置制御信号
、を受けるとマイクロプロセッサ１のプログラムの制御
のもとに彼達する回路によ）２相ステツプモータ４の第
１の励磁捲線７および第２の励磁捲＠Ｓに、互に位相が
９０度ずれ、所望の回転速度に対応し九周波数と極性を
有する駆動用超低周波数正弦波電圧ｆＤ１とｆＤｘとを
出力し、２相ステツプモータ４を動作させる。Next, the present invention will be described in detail with reference to drawing □. FIG. 1 is a block diagram showing one embodiment of the present invention. The microprocessor 1, which contains a control program in advance, receives a position command signal 901 from the position command device 9.
When received, this position command signal 901 and A-D are sent from the position detector 5, which will be described later, under the control of a built-in program.
It compares the angular position information of the load 10 input via the converter 3, sets a position control signal corresponding to the desired rotational speed and direction, and sends it to the step motor drive section 6 via the pass line 101. 0 memory 2 is a memory for storing these signal data under microprocessor control. 0 step monitor drive section 6 receives this position control signal sent from microprocessor 1 and executes the program of microprocessor 1. The first excitation winding 7 and the second excitation winding @S of the two-phase step motor 4 are arranged 90 degrees out of phase with each other and corresponding to the desired rotational speed. Driving ultra-low frequency sine wave voltages fD1 and fDx having frequencies and polarities are outputted to operate the two-phase step motor 4.
ポテンシ画メータを用い九位置検出器５は、２相ステツ
プモータ４のロータ軸ギヤ機構１１を介して結合された
負荷１０に機械的に結合されておシ、負荷ｌＯの角度位
置に比例する電圧を出力する。この電圧はＡ−Ｄコンバ
ータ３に送出されデジタル量に変換し、マイクロプロセ
ッサ１のプログラムの制御のもとに・当イン１０１およ
びメモリ２を介してマイクロプロセッサ１において、上
述したように位置指令信号との比較を行ってステップモ
ータ駆動部６に位置制御信号として出力する０
このようにして本笑施例では、マイクロプロセッサ１の
内蔵するプログラムの制御のもとに２相ステツプモータ
４の回転速度、および方向をデジタル処理により設足し
、滑らかな連続的動作を行い、構成する回路要素による
変動および経時変化を受けることが極めて少く、ま九制
御範曲もブロダラムによって自由に設定出来るようにし
ている。A nine-position detector 5 using a potentiometer is mechanically coupled to a load 10 coupled via a rotor shaft gear mechanism 11 of a two-phase step motor 4, and a voltage proportional to the angular position of the load lO is applied. Output. This voltage is sent to the A-D converter 3 to be converted into a digital quantity, and under the control of the program of the microprocessor 1, the position command signal is sent to the microprocessor 1 via the input 101 and the memory 2 as described above. In this way, in this embodiment, the rotational speed of the two-phase step motor 4 is determined under the control of the program built in the microprocessor 1. , and direction are established through digital processing, allowing smooth continuous operation, extremely little fluctuation due to constituent circuit elements and changes over time, and the control range can be freely set by Bloderum. .
第２図は第１図の実施例におけるステップモータ駆動部
の部分を詳細に示すブロック図である。FIG. 2 is a block diagram showing in detail the step motor drive section in the embodiment of FIG. 1.
以下に第２図を参照して本実施例による２相ステツプモ
ータ駆動装置の動作を詳細に説明する。The operation of the two-phase step motor drive device according to this embodiment will be explained in detail below with reference to FIG.
基準とする周波数ｆのクロック信号パルスを出力するり
四ツク信号発生器６１の出力は、このクロック信号パル
スを１／４０００ に分周する固定分藏器６２Ａ、およ
び分周比を予め設定した１／Ｎ（Ｎは正の整数）に分周
するプログラマブル分周器６３、ならびにＭＮＤ回路７
０および排他的論理和回路（以下ＥＸ−ＯＲと称する）
７１に入力される。The output of the four-wave signal generator 61 which outputs a clock signal pulse with a reference frequency f is divided into a fixed divider 62A which divides this clock signal pulse into 1/4000, and a frequency divider 62A with a preset frequency division ratio of 1/4000. /N (N is a positive integer) programmable frequency divider 63 and MND circuit 7
0 and exclusive OR circuit (hereinafter referred to as EX-OR)
71.
固定分周器６２Ａに入力した信号は次の（１）式で示さ
れる周波数ｆＲに分周される。The signal input to the fixed frequency divider 62A is divided into a frequency fR expressed by the following equation (1).
ｆＲ＝ｆ／４ｏｏｏ ・・・・・
・（１）（１）式で示される周波数ｆＲに分周されたク
ロック信号パルスは帯域通過フィルタ、ＢＰＦ５４によ
ってｆＲの周波数の正弦波電圧にろ彼され、サンプルホ
ールド回路６６Ａに出力される。fR=f/4ooo...
- (1) The clock signal pulse frequency-divided to the frequency fR shown by equation (1) is filtered by a band pass filter, BPF 54, into a sine wave voltage of the frequency fR, and output to the sample-and-hold circuit 66A.
一方、プログラマブル分周器６３に入力した周波数ｆの
クロック信号パルスは、マイクロプロセッサｌの内蔵す
るプログラムの制御のもとに、分周比設定信号１００２
によ４１／Ｎの分局比で分周され周波数ｆ／Ｎのクロッ
ク信号パルスとなってパルス遅延回路７２に送出される
０
パルス遅延回路７２は、入力したｆｌＦ４ （Ｄ周波数
のクロック信号パルスを遅延させて〜いＤ回路７０、お
よびＥＸ−（ＪＲ回路７２に入力する。この場合パルス
遅延回路７２による入力の遅延量は、〜ＣΦ回路７ｏと
ＥＸ−（ＪＲ回路７１で行うそれぞれのパルス演算に必
要な量、本実施例ではクロック信号パルスの周期の入の
時間、遅延させている。On the other hand, the clock signal pulse of frequency f input to the programmable frequency divider 63 is transmitted to the frequency division ratio setting signal 1002 under the control of a program built in the microprocessor l.
The frequency is divided by a division ratio of 41/N and sent to the pulse delay circuit 72 as a clock signal pulse of frequency f/N. In this case, the amount of delay of the input by the pulse delay circuit 72 is determined by the pulse calculations performed by the CΦ circuit 7o and the EX-(JR circuit 71). It is delayed by a necessary amount, which in this embodiment is the start time of the cycle of the clock signal pulse.
ＮＡＮＤ回路７０と、ＥＸ−（ＪＲ回路７１の入力端子
にはクロック悟号発生器６１から入力する周波数ｆのク
ロック信号パルδと、パルス遅延回路７２から入力する
周波数ｆ／ＮＣ）クロック信号パルスが同時に入力し、
へＡＮＤ回路７０ではこれら２人力のパルス減算、ＥＸ
−ｔＪＲｆｉ路７１では２人力のパルス加算を論理演算
し、〜ＩＤ回路７０の出力には次の（２）式に示す周波
数ｆｔの出カッくルス、またＥＸ−（ＪＲ回路７１の出
力には次の（８）式に示す周波数ｆ、の出力パルスが発
生する。NAND circuit 70 and EX- (to the input terminal of JR circuit 71, clock signal pulse δ of frequency f inputted from clock signal generator 61 and frequency f/NC inputted from pulse delay circuit 72) clock signal pulse are input. Enter at the same time,
The AND circuit 70 performs these two manual pulse subtractions, EX
-tJRfi path 71 performs a logical operation on the two-man power pulse addition, and the output of the ~ID circuit 70 is the output current of the frequency ft shown in equation (2) below, and the output of the EX-(JR circuit 71 is An output pulse with a frequency f shown in the following equation (8) is generated.
ｆ＞＝ｆｆ／へ＝ｆ（１−１／へ） ・・・・・・
（２）ｆｌ ＝ ｆ＋ｆ／Ｐ４＝ｆ（１＋１／Ｎ）
・・・・・・（８）第３図はクロック信号ノ（ル
スの分周および（２）。f＞=ff/to=f(to 1-1/) ・・・・・・
(2) fl = f+f/P4=f(1+1/N)
(8) Figure 3 shows the frequency division of the clock signal and (2).
（８）式によるパルス減算および加算の動作の内容を示
すパルスタイミングチャートである。8 is a pulse timing chart showing the contents of pulse subtraction and addition operations according to equation (8).
プログラマブル分周器６３、および〜ｋＮＤ回路７ Ｑ
、ＥＸ−（ＪＲ回路に入力するクロック信号／（ルス
（Ｃ）は周波数ｆのパルス列であり、プロゲラマフ。Programmable frequency divider 63 and ~kND circuit 7 Q
, EX-(Clock signal input to the JR circuit/(Rus (C) is a pulse train of frequency f, and is a programmer.
ル分周器６３に入力したノくルス列（Ｃ１は分局比麹で
分周されｆｌＮの周波数の）（ルスダ１ハ（転）として
出力し、パルス遅延回路７２でノ（ルス減算および加算
に必要な遅延量Δｔだけ遅延されて）（ルス列（ｂ）と
して出力する。本実施例ではこの遅延量Δｔは入力する
クロック信号パルス列（Ｃ１のハ週期としている０
ＮＡＮＤ回路７０では、クロック信号パルス列（Ｃ）と
、パルス遅延回路の出力パルス列（ｂｌとを同時に入力
し、減算演算によｆｉＮ番目ごとにパルス減算し、かつ
極性の反転した出力、ｆ−ｆ／ｒ′１１．すなわち（２
）式で示されるｆ、の周波数のパルメタ１ハｄ）を出力
し、ＥＸ−ＯＲ回路７１では、クロック信号ノ（ルス列
（Ｃ）と、パルス遅延回路の出力パルス列（ｂ）とを同
時に入力し、加算演算によｌＩ４目ごとにパルス加算し
た出力、ｆ＋ｆ／Ｎ、すなわち（８）式で示されるｆｌ
の周波数のパルメタ１ハＣ）を出力する。The pulse train (C1 is divided by the dividing ratio and has a frequency of flN) inputted to the pulse frequency divider 63 is output as a pulse train, and the pulse delay circuit 72 performs pulse subtraction and addition. In this embodiment, this delay amount Δt is the period of the input clock signal pulse train (C1).In the NAND circuit 70, the clock signal pulse train (C) and the output pulse train (bl) of the pulse delay circuit are input at the same time, and the pulse is subtracted every fiNth pulse by a subtraction operation.
), and the EX-OR circuit 71 simultaneously inputs the clock signal pulse train (C) and the output pulse train (b) of the pulse delay circuit. Then, the output obtained by adding pulses every fourth lI by the addition operation, f+f/N, that is, fl shown by equation (8)
Outputs Palmeta 1C) with a frequency of .
これらのｆ、および九の周波数のパルス出力は、マルチ
プレクサ６９に入力し、マイクロプロセッサ１のプログ
ラムの制御のもとにセレクト信号１００１によ９１重も
しくはｆ、いづれかの周波数のノ（ルス出力ｆ、を出力
する。ｆ、は次の（４）式に示す。These f and 9 frequency pulse outputs are input to the multiplexer 69, and under the control of the program of the microprocessor 1, the select signal 1001 is used to select either the 91 or f frequency pulse output f, is output. f is shown in the following equation (4).
ｆａ＝ｆｃｌ±１／へ） ・・・・・
・（４）（４）式において、複号士はセレクト信号１０
０１によシいづれかの符号をとるものである。fa=fcl±1/) ・・・・・・
・(4) In equation (4), the double number is the select signal 10
01 takes any sign.
セレクト信号１００１は、位置検出器５の出力に応答し
て、マイクルプロセッサ１のプログラムの制御のもとに
（４）式の＋、−いづれか、すなわちｆ。In response to the output of the position detector 5, the select signal 1001 is set to either + or - of equation (4), that is, f, under the control of the program of the microprocessor 1.
もしくはｆ、いづれかの信号をセレクトする制御を行う
信号である。or f, which is a signal that performs control to select either signal.
固定分周ｆｉｔ６２Ｂはマルチプレクサ６９の出力を受
け、固定分周器６２Ａと同じ＜１／４０００の分縄比で
分周した周波数のパルス信号ｆｓすなわちｆｓ／４００
０の周波数のパルス信号を出力し、これをモノステープ
ルマルチバイブレータ６７Ａ。The fixed frequency divider fit 62B receives the output of the multiplexer 69 and generates a pulse signal fs of a frequency divided by the dividing ratio of <1/4000, which is the same as the fixed frequency divider 62A, that is, fs/400.
A pulse signal with a frequency of 0 is output, and this is sent to a monostaple multivibrator 67A.
および％サイクル遅延回路６５を介してモノステープル
マルチバイブレータ６７ に送出する。and is sent to a monostaple multivibrator 67 via a % cycle delay circuit 65.
モノステープルマルチバイブレータ６７Ａｌｄ１／４０
００に分周されたマルチプレクサ６９の出力パルス周波
数ｆ８に対応した数のパルスをパルス幅を設定したうえ
サンプリングパルスとしてサンプルホールド回路６６Ａ
に送出する。Mono staple multivibrator 67Ald1/40
The sample and hold circuit 66A sets the pulse width of the pulses corresponding to the output pulse frequency f8 of the multiplexer 69 divided by 00, and uses them as sampling pulses.
Send to.
％サイクル遅延回路６５は、入力した周波数ｆ８のパル
ス列信号を％サイクル、すなわち９０度位相を遅延させ
て出力し、この出力はモノステープルマルチバイブレー
タ６７Ｂでパルス幅をＧ定したうえサンプリングパルス
としてサンプルホールド回路６６Ｈに送出する。The % cycle delay circuit 65 outputs the input pulse train signal of frequency f8 with a % cycle, that is, a 90 degree phase delay, and this output is sampled and held as a sampling pulse after the pulse width is set to G by a mono-staple multivibrator 67B. The signal is sent to circuit 66H.
サンプルホールド回路６６Ａおよび６６Ｂは、Ｈ）’Ｂ
”６４Ｃ）出力すなわちクロック信号発生器６１の周波
数の１／４０００に分周された周波数ｆｎの正弦波出力
を受け、これをモノステープルマルチバイブレータ６７
Ａおよび６７Ｂの周波数ｆ８の出力パルスによってサン
プリングしホールドすることによって、出力としてはｆ
Ｒ−ｆｓの周波数ｆ。The sample and hold circuits 66A and 66B are H)'B
"64C) output, that is, a sine wave output with a frequency fn divided by 1/4000 of the frequency of the clock signal generator 61, and this is sent to the monostaple multivibrator 67.
By sampling and holding the output pulses of frequency f8 of A and 67B, the output is f8.
Frequency f of R-fs.
の信号を電力増幅器６８Ａおよび６８Ｂに送出する。こ
の場合サンプルホールド回路６６Ａの出力は、入力した
ｆＲの周波数の正弦波信号をｔ／プリングパルスｆｓで
サンプリングして得られる周波数ｆＤの正弦波であル、
一方、サンプルホールド回路６６Ｂをサンプリングする
サンプリングパルスの周波数はｆｓへであってサンプル
ホールド回路６６Ａのサンプリングパルスとは等して周
波数を有するが位相かにサイクルすなわち９０度遅れて
おル、従ってサンプルホールド回路６６Ｈの出力は周波
数がｆｏの余弦波として出力される。signals to power amplifiers 68A and 68B. In this case, the output of the sample and hold circuit 66A is a sine wave with a frequency fD obtained by sampling the input sine wave signal with a frequency of fR with t/pulling pulse fs.
On the other hand, the frequency of the sampling pulse that samples the sample and hold circuit 66B is equal to the frequency of the sampling pulse of the sample and hold circuit 66A, but the phase is delayed by a cycle, that is, 90 degrees, and therefore the sample and hold circuit 66B has the same frequency as the sampling pulse of the sample and hold circuit 66A. The output of the circuit 66H is output as a cosine wave with a frequency fo.
なお、一般的に、サンプルホールド回路で入力信号をサ
ンプリング周波数によってスイッチングしサンプリング
して出力する場合、スイッチングによって入力信号の基
本周波数のほかに多くの周波数スペクト２ムが発生し、
サンプリング周波数の選び方によってはこれらの周波数
スペクトラムの１部が基本人力信号とともに出力すると
いう問題があるが、本実施例ではサンプリング周波数と
サンプルホールド回路５５Ａ、６６Ｈの低域周波数通過
特性を所望の出力低周波数信号に対応して予め設定して
おくことによシ、この問題の影會は無いようにしている
。Generally, when a sample and hold circuit switches the input signal according to the sampling frequency and samples it and outputs it, many frequency spectrums are generated in addition to the fundamental frequency of the input signal due to the switching.
Depending on how the sampling frequency is selected, a part of these frequency spectra may be output together with the basic human input signal, but in this embodiment, the sampling frequency and the low frequency pass characteristics of the sample hold circuits 55A and 66H are adjusted to the desired output low level. This problem can be avoided by setting it in advance according to the frequency signal.
サンプルホールド回路６６Ａおよび６６Ｈの出力は、そ
れぞれ電力増幅器６８Ａおよび６８Ｂに送出され、２相
ステツプモータ４の駆動レベルまで増輪した彼、それぞ
れ励磁播ｆｓ７および８に印加される。従って２相ステ
ツプモータは周波数ｆＤの正弦波電圧を第１の励磁捲！
１７に、周波数がｆＤで前記正弦波電位よシも位相が９
０度遅れた余弦波電圧を第２の励磁捲線８に受けて、周
波数ｆＤに比例した速度で回転する。The outputs of sample and hold circuits 66A and 66H are sent to power amplifiers 68A and 68B, respectively, and applied to excitation signals fs7 and fs8, respectively, which are increased to the drive level of two-phase step motor 4. Therefore, the two-phase step motor is first excited with a sinusoidal voltage of frequency fD!
17, the frequency is fD and the phase of the sine wave potential is 9.
The second excitation winding 8 receives a cosine wave voltage delayed by 0 degrees, and rotates at a speed proportional to the frequency fD.
また、前述した周波数ｆｏｌｄ次の（６）式で示される
ように、正もしくは負の極性を有するものである０
ｆＤ＝ｆｎ−ｆｓ＝ｆＲ−ハ（１±１／Ｎ）千ｆｎハ・
・・（６）復号の極性はセレクト信号１００１の制御に
よｐ＋か、−かのいづれかをとる。セレクト信号１００
１によって＋ｆｎ／Ｎとなっ九場合は、サンプルホール
ド回路６６Ａの出力は正弦波出力となシ、サンプルホー
ルド回路６６Ｂの出力は、この正弦波出力よりも９０度
位相の遅れた余弦波出力となる。In addition, as shown in the following equation (6), the frequency fold described above has positive or negative polarity.
(6) The polarity of decoding takes either p+ or - under the control of the select signal 1001. Select signal 100
If +fn/N is obtained by 1, the output of the sample and hold circuit 66A will be a sine wave output, and the output of the sample and hold circuit 66B will be a cosine wave output with a phase delay of 90 degrees from this sine wave output. .
セレクト信号１００１によって−ｆＬ／へとなった場合
には、正弦波であるサンプルホールド６６Ａの出力の極
性が反転し、余弦波であるサンプルホールド６６Ｂの出
力の極性は叢らない。従って、励磁捲線７に加はる電圧
の極性が反転し、２相ステツプモータ４の回転方向変換
できる。When it becomes -fL/ by the select signal 1001, the polarity of the output of the sample hold 66A which is a sine wave is reversed, and the polarity of the output of the sample hold 66B which is a cosine wave is not mixed. Therefore, the polarity of the voltage applied to the excitation winding 7 is reversed, and the direction of rotation of the two-phase step motor 4 can be changed.
上述したように２相ステップモータ４Ｆｉ、分周比りお
よびセレクト信号１００１によって回転速度と方向を変
更することが出来るが、この分周比１／Ｎおよびセレク
ト信号による極性変更は、次のような帰還ループで行わ
れる。As mentioned above, the rotational speed and direction of the two-phase step motor 4Fi can be changed using the frequency division ratio and the selection signal 1001, but the polarity can be changed using the frequency division ratio 1/N and the selection signal as follows. This is done in a feedback loop.
すなわち１指令信号９０１によって分周比１／へおよび
セレクト信号１００１による極性設定を受けた２相ステ
ツプモータ４が動作すると、この２相ステツプモータ４
のロータに取付けである位置検出器５は、負荷１００角
度位置に比例する電圧を出力し、この電圧はＡ−Ｄコン
バータ３によシデジタル量に変換された後、マイクロプ
ロセッサ１のプログラムの制御のもとに位重指令信号９
０１と比較され、その大きさ、および極性に応答してセ
レクト信号１００１および分庵比設定信号１００２を出
力して分局比麹の変更設定およびマルチプレクサ６９の
出力パルス信号Ｍｌ＆数九をｆｌとするか九とするか、
すなわち（４）式で示す士ｆ／Ｎの極性セレクトを行う
。That is, when the two-phase step motor 4, which has received the frequency division ratio of 1/1 by the 1 command signal 901 and the polarity setting by the select signal 1001, operates, the two-phase step motor 4
A position detector 5 attached to the rotor outputs a voltage proportional to the angular position of the load, which is converted into a digital quantity by the A-D converter 3 and then controlled by the program of the microprocessor 1. Under the weight command signal 9
01 and outputs a select signal 1001 and a branching ratio setting signal 1002 in response to the magnitude and polarity to change the branching ratio koji and set the output pulse signal Ml & number 9 of the multiplexer 69 to fl. Let's say nine,
That is, the polarity selection of f/N shown in equation (4) is performed.
サンプルホールド回路６６Ａの出力正弦波信号の周波数
ｆｏは（６）式からも明らかな如く、被号の極性を有し
ておシ、この極性をマイクロプロセラ？ｌのプログラム
の制御のもとに設定したセレクト信号１００１によって
決定することによって２相ステツプモータの極性を変え
ることが出来る。As is clear from equation (6), the frequency fo of the output sine wave signal of the sample and hold circuit 66A has the signified polarity. The polarity of the two-phase step motor can be changed by determining the select signal 1001 set under the control of the program 1.
２相ステツプモータ４の駆動用正弦波電圧の周波数ｆＤ
と回転角度は正比例し、本実施例ではこの周波数と回転
角度の数値を等しいものに設定しであるので、回転角度
をＥＲとするとｆＤとＥＲの関係は次の（６）式で示さ
れる。Frequency fD of the sine wave voltage for driving the two-phase step motor 4
and the rotation angle are directly proportional, and in this embodiment, the numerical values of this frequency and the rotation angle are set to be equal. Therefore, if the rotation angle is ER, the relationship between fD and ER is expressed by the following equation (6).
ｆＤ二Ｅｙｔ ・・・川（
６）従って（６）式と（６）式から次の（７ン式がＷｓ
４される。fD2Eyt...River (
6) Therefore, from equations (6) and (6), the following equation (7) is Ws
4.
Δ＝ｆＲ／Ｅｘ ・・団・（７
）故に、ｆＲを回転角ｉＥＲで除算したへをプログラマ
ブル分周器に予めセットしておくことによってサーボ系
として構成することが出来る。Δ=fR/Ex... Group (7
) Therefore, by setting fR divided by rotation angle iER in advance in a programmable frequency divider, it is possible to construct a servo system.
１１１ 次に、代表的数値例をもって実施例の動作を説明する。111 Next, the operation of the embodiment will be explained using typical numerical examples.
クロック信号パルスの周波数ｆを２ ＭＨｚとするとｆ
ｎ、ｆｓおよびｆＤはそれぞれ次の（８）。If the frequency f of the clock signal pulse is 2 MHz, then f
n, fs and fD are each as follows (8).
（９）、および（至）式で示すことができる。(9) and (to).
ｆ Ｒ”ｆ／４０００＝５００ （Ｈｚ）
−＝（８）ｆＢ＝ｆｎＣｘ±１／Ｎ）＝ｓｏｏ（ｘ±
１／ｈ） ・・・・・・（９）ｆｏ＝ｆＲ−ｆｓ−
ｑｆｎバーｑ５００／ｈ ＝（ｍ従って、たとえば
ｈが５０のときはｆＤは１０（Ｈｚ）、Ｎが５００のと
きはｆＤは１（Ｈｚ）の正弦波が得られ、このようにし
てマイクロプロセッサ１のプログラムの制御のもとにサ
ーボ系による帰還動作で、安定した連続的な２相ステツ
プモータ４の動作を行うことが出来る。f R”f/4000=500 (Hz)
−=(8) fB=fnCx±1/N)=soo(x±
1/h) ・・・・・・(9)fo=fR−fs−
qfn bar q500/h = (m Therefore, for example, when h is 50, fD is 10 (Hz), and when N is 500, fD is 1 (Hz), a sine wave is obtained, and in this way, the microprocessor 1 The feedback operation by the servo system under the control of the program allows stable and continuous operation of the two-phase step motor 4.
以上は本発明の一実施例として基本的な実施例をとり上
げて説明したが、その他の変形例についても本発明を適
用出来ることは明らかである。Although the basic embodiment has been described above as one embodiment of the present invention, it is clear that the present invention can be applied to other modified examples.
たとえば、本実施例においては固定分周器６２Ａおよび
６２Ｂによる固定分周比を１／４０００としているが、
これは他の任意の値でよく、またマルチプレクサ６９は
セレクト信号１００１ Ｋよってｆｌもしくはｆ、いづ
れかを患力する他の切替回路金利用してもよいことは明
らかで、ＮＡＮＤ回路７０およびＥＸ−（ＪＲ回路７１
も同様な機能を有する他の論理回路に置換えても差支え
ない。For example, in this embodiment, the fixed frequency division ratio by the fixed frequency dividers 62A and 62B is set to 1/4000;
It is clear that this may be any other value, and that the multiplexer 69 may also utilize other switching circuits that select either fl or f depending on the select signal 1001K, and the NAND circuit 70 and EX-( JR circuit 71
may be replaced with other logic circuits having similar functions.
さらにメモリ２、およびＡ−Ｄコンバータ３は所望に応
じ、マイクロプロセッサ１と組合せて単一の構成とする
ことも容易であＣ，また、位置検出器５はデジタルエン
コーダを用いることによシ完全にドリフト等をとシ除く
ことも容易であり、これらはいづれも本発明の主旨を損
うことなく簡単に実施出来る。Furthermore, the memory 2 and the A-D converter 3 can be easily combined with the microprocessor 1 into a single configuration as desired.The position detector 5 can also be easily configured by using a digital encoder. It is also easy to remove drift, etc., and these can be easily implemented without detracting from the spirit of the present invention.
以上説明したように本発明によれば、プログラム制御に
よシ周波数と極性を自由に変えることが出来るデジタル
制御を行うという簡単な手段を備えるととべよシ、構成
する回路による動作変動や経時変化を受けることが極め
て少く、また制御の柔軟性も極めて高い２相ステツプモ
ータの駆動を行うことが出来る効果がある。As explained above, according to the present invention, by providing a simple means of performing digital control that can freely change the frequency and polarity by program control, it is possible to eliminate operational fluctuations and changes over time caused by the constituent circuits. This has the advantage that it is possible to drive a two-phase step motor with extremely little interference and extremely high control flexibility.
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の一部を詳細に示すブロック図、第３図
は第２図のブロック図におけるパルスの動作の時間的関
係を示すパルスタイミングチャートである。
第１図訃よび第２図において、１・・・・・・マイクロ
プルセッサ、２・・・・・・メモリ、３・・・・・・Ａ
−Ｄコンバータ、４・・・・・・２相ステツプモータ、
５・・・・・・位置検出器１．６・・・・・・ステップ
モータ駆動部、７，８・・・・・・励磁捲線、９・・・
・・・位置指令器、６１・・・・・・クロック信号発生
器、６２Ａ、６２Ｂ・・・・・・固定分周器、６３・・
・・・・プロゲラ！プル分周器、６４・・・・・・ＨＰ
）’、６５・・・・・・Ｋサイクル遅延回路、６６Ａ、
６６Ｂ・・・・・・サンプルホールド回路、６７Ａ、６
７Ｂ・・・・・・モノステーブルマルチバイブレータ、
６８Ａ、６８Ｂ・・・・・・電力増＃Ａ器、６９・・・
・・・マルチブレフサ、７０・・・・・・ＮＡＭＤ回路
、７１・・・・・・ＥＸ−（ＪＲ回路、７２・・・・・
・パルス遅延回路。
８ ／ 図FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing a part of the embodiment of FIG. 1 in detail, and FIG. 3 is a block diagram showing the operation of the pulse in the block diagram of FIG. It is a pulse timing chart showing a temporal relationship. In Fig. 1 and Fig. 2, 1...Microprocessor, 2...Memory, 3...A
-D converter, 4...2 phase step motor,
5...Position detector 1, 6...Step motor drive section, 7, 8...Excitation winding, 9...
...Position command device, 61...Clock signal generator, 62A, 62B...Fixed frequency divider, 63...
...Progera! Pull frequency divider, 64...HP
)', 65...K cycle delay circuit, 66A,
66B...Sample hold circuit, 67A, 6
7B... Monostable multivibrator,
68A, 68B... Power booster #A, 69...
...Multiple brefsa, 70...NAMD circuit, 71...EX-(JR circuit, 72...
・Pulse delay circuit. 8/Figure
Claims (1)
制御する２相ステツプモータ駆動装置において、前記２
相ステツプモータの励磁１ａｉ！ｉｌ！に印加すべき互
に９０度位相のずれた第１および第２の駆動用正弦波電
圧を基準用正弦波信号を第１のサンプリンパルスおよび
この第１のサンプリングパルスから４分の１周期遅延さ
せｆｃ第２のサンプリングパルスとによシサンプリング
して得るステップモータ駆動手段と、前記！！１および
第２のサンプリングパルスの周波数と極性とをプルグラ
ム制御により制御するデジタル制御手段と、前記２相ス
テツプモータの負荷の位ｍを検出する位置検出手段とを
備えて成ることをｅｌｌとする２相ステツプモータ躯動
装置。In a two-phase step motor drive device that controls the rotational speed and direction of a two-phase step motor according to a control amount,
Phase step motor excitation 1ai! Il! The first and second driving sinusoidal voltages, which are 90 degrees out of phase with each other to be applied to the reference sinusoidal signal, are delayed by a quarter period from the first sampling pulse and the first sampling pulse. A step motor drive means obtained by sampling with the fc second sampling pulse, and the above! ! ELL comprises digital control means for controlling the frequency and polarity of the first and second sampling pulses by program control, and position detection means for detecting the position m of the load of the two-phase step motor. Phase step motor rotation device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP564182A JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP564182A JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123399A true JPS58123399A (en) | 1983-07-22 |
| JPS648560B2 JPS648560B2 (en) | 1989-02-14 |
Family
ID=11616756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP564182A Granted JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123399A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251519A (en) * | 1975-10-23 | 1977-04-25 | Yaskawa Electric Mfg Co Ltd | Synchronous motor driving system |
| JPS56141597U (en) * | 1980-03-26 | 1981-10-26 |
-
1982
- 1982-01-18 JP JP564182A patent/JPS58123399A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251519A (en) * | 1975-10-23 | 1977-04-25 | Yaskawa Electric Mfg Co Ltd | Synchronous motor driving system |
| JPS56141597U (en) * | 1980-03-26 | 1981-10-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648560B2 (en) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107763A (en) | Closed loop and open synchronization of the phase switchings in driving a DC motor | |
| JPS58123399A (en) | Drive device for 2-phase step motor | |
| JPS59222088A (en) | Rotating angle control circuit of motor | |
| JP2691670B2 (en) | Motor speed detector | |
| JPH01186190A (en) | Synchronous controller | |
| JPH04177512A (en) | Speed controller | |
| SU1661926A1 (en) | Torque thyratron motor and device for its adjustment | |
| SU1150722A1 (en) | D.c. drive | |
| SU301397A1 (en) | DIGITAL SPEED CONTROL SYSTEM | |
| JP3294644B2 (en) | Motor control device | |
| JP2002323911A (en) | Sequence controller | |
| JPS63234889A (en) | Phase controlling circuit | |
| JPS6370310A (en) | Frequency divider for multiphase signal | |
| SU1415071A2 (en) | Analyser of vibrations of rotating parts | |
| SU693410A1 (en) | Angular displacement-to-code converter | |
| RU1781810C (en) | Electric motor drive with frequency-current control | |
| JPH09238491A (en) | Motor speed controller | |
| SU737972A1 (en) | Shaft angular position- to-code converter | |
| SU1700737A1 (en) | Reference signals driver to control a synchronous motor | |
| SU470845A1 (en) | Code-angle converter | |
| SU585474A1 (en) | Follow-up system | |
| JPS63129880A (en) | Phase comparison circuit | |
| JPH0817586B2 (en) | Digital controller | |
| JPH0827657B2 (en) | Digital servo control circuit | |
| JPS59169378A (en) | Speed controller of motor |