JPS6394682A - 絶縁ゲイト型電界効果半導体装置 - Google Patents
絶縁ゲイト型電界効果半導体装置Info
- Publication number
- JPS6394682A JPS6394682A JP24054686A JP24054686A JPS6394682A JP S6394682 A JPS6394682 A JP S6394682A JP 24054686 A JP24054686 A JP 24054686A JP 24054686 A JP24054686 A JP 24054686A JP S6394682 A JPS6394682 A JP S6394682A
- Authority
- JP
- Japan
- Prior art keywords
- energy band
- band width
- layer
- semiconductor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 230000005669 field effect Effects 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title description 3
- 230000000694 effects Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- 239000012212 insulator Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野」
本発明は、高速動作を行うための絶縁ゲイト型電界効果
半導体装置に関するもので、超LSI 、超々LSIに
適用させる基礎ディバイス構造を提案するものである。
半導体装置に関するもので、超LSI 、超々LSIに
適用させる基礎ディバイス構造を提案するものである。
「従来の技術」
絶縁ゲイト型電界効果半導体装置(以下IG、FETと
いう)は、一対の不純物領域であるソース領域、ドレイ
ン領域とその間に設けられたチャネル形成領域とよりな
り、このチャネル形成領域の状態をゲイト電掻に印加さ
れた電界により制御するものである。そしてこのチャネ
ル形成領域は単なる1種類の単結晶半導体材料例えばシ
リコン半導体よりなり、このシリコン半導体にP又はN
型の不純物をドープしてスレッシュホールド電圧の制御
、ソース、ドレイン間のパンチスルーの防止を行ってき
た。
いう)は、一対の不純物領域であるソース領域、ドレイ
ン領域とその間に設けられたチャネル形成領域とよりな
り、このチャネル形成領域の状態をゲイト電掻に印加さ
れた電界により制御するものである。そしてこのチャネ
ル形成領域は単なる1種類の単結晶半導体材料例えばシ
リコン半導体よりなり、このシリコン半導体にP又はN
型の不純物をドープしてスレッシュホールド電圧の制御
、ソース、ドレイン間のパンチスルーの防止を行ってき
た。
「発明の解決しようとする問題」
しかし、この技術ではこれまでキャリアが半導体とゲイ
ト絶縁膜との界面およびそのごく近接した半導体領域に
集中して流れ、界面散乱に伴いキャリアの移動度も電子
で約300cm”V/sec 、ホールで150cm”
V/sec L/かない。
ト絶縁膜との界面およびそのごく近接した半導体領域に
集中して流れ、界面散乱に伴いキャリアの移動度も電子
で約300cm”V/sec 、ホールで150cm”
V/sec L/かない。
これは界面散乱を用いつつ、少数キャリアをチャネル形
成領域に注入したためである。さらにソース、ドレイン
間の短チヤネル化に伴い、このチャネル形成領域をNチ
ャネルIG、FETの場合P型とする。しかもこの程度
は短チヤネル化に伴い、益々高濃度化しなければならな
い。このため、さらにキャリアの移動度が小さくなって
しまうという二重の欠点があった。
成領域に注入したためである。さらにソース、ドレイン
間の短チヤネル化に伴い、このチャネル形成領域をNチ
ャネルIG、FETの場合P型とする。しかもこの程度
は短チヤネル化に伴い、益々高濃度化しなければならな
い。このため、さらにキャリアの移動度が小さくなって
しまうという二重の欠点があった。
その結果、エネルギバンド巾のナロウイング(中挟化)
が起きてしまい、益々キャリアは界面散乱の悪影響を受
けるようになった。
が起きてしまい、益々キャリアは界面散乱の悪影響を受
けるようになった。
このため、チャネル長を短くしてもソース・ドレイン間
に空乏層がひろがりに(いこと、さらにキャリアを表面
伝導(界面散乱を伴う伝導)からバルク伝導(界面の散
乱を伴わない伝導)にすることが求められていた。本発
明はこれらを改良せんとするものである。
に空乏層がひろがりに(いこと、さらにキャリアを表面
伝導(界面散乱を伴う伝導)からバルク伝導(界面の散
乱を伴わない伝導)にすることが求められていた。本発
明はこれらを改良せんとするものである。
「問題を解決するための手段」
本発明はこれらの問題を解決するため、IG、FETの
チャネル形成領域に半導体層−絶縁体(半絶縁体を含む
)層−半導体層・・・の繰り返しの多層構造からなるス
ーパーラティス(超格子)構造をキャリアの移動方向に
沿って面を有すべく積層して設けたものである。
チャネル形成領域に半導体層−絶縁体(半絶縁体を含む
)層−半導体層・・・の繰り返しの多層構造からなるス
ーパーラティス(超格子)構造をキャリアの移動方向に
沿って面を有すべく積層して設けたものである。
そしてその超格子構造において、内部より界面に向かっ
てエネルギバンド巾の小なる層のエネルギバンド巾を漸
増させたものである。その結果、キャリアの移動する層
は界面に向かってエネルギ巾のワイド化(巾広化)を生
ぜしめ、キャリアの表面散乱の影響をより小にせしめた
ものである。
てエネルギバンド巾の小なる層のエネルギバンド巾を漸
増させたものである。その結果、キャリアの移動する層
は界面に向かってエネルギ巾のワイド化(巾広化)を生
ぜしめ、キャリアの表面散乱の影響をより小にせしめた
ものである。
この場合、半導体層および絶縁体層を光CVO法および
その後の光ビームアニールまたは光エピタキシアル成長
法を用いて形成し、それぞれの層の厚さは5〜100
人好ましくは10〜30人とし、それぞれの層における
エネルギバンド巾はそれを扶乙・層のエネルギバンドの
影響を受けて変形せしめるいわゆる超格子構造を有せし
めた。その結果、エネルギバンド端が変成されているた
め、層間の界面と平行に移動するキャリアにとって界面
を実質的に除去できる。
その後の光ビームアニールまたは光エピタキシアル成長
法を用いて形成し、それぞれの層の厚さは5〜100
人好ましくは10〜30人とし、それぞれの層における
エネルギバンド巾はそれを扶乙・層のエネルギバンドの
影響を受けて変形せしめるいわゆる超格子構造を有せし
めた。その結果、エネルギバンド端が変成されているた
め、層間の界面と平行に移動するキャリアにとって界面
を実質的に除去できる。
例えば、内部より界面に向かって、
■シリコン半導体40人−窒化珪素(Si3N4−1H
O<X<4)20八−シリコン半導体30八−窒化珪素
(sizNa−x)20人−シリコン半導体20人・・
・ ■シリコン半導体25人−窒化珪素(Si:+lLa〜
XX=3.8)25人−シリコン半導体25人−窒化珪
素(Si3Na−にX =3.6)25人−シリコン半
導体25人−窒化珪素5iJn−x X=3.6)2
5人・・・(]]’1J17半導体25半導2硅515
人−シリコン半導体25人−窒化珪素(SiJ4−xX
=3.5)20人−シリコン半導体25人−窒化珪素
5i3Nn−x X=3.5)25人・・・■ ■,
■,■の2つまたは3つの組み合わせと少なくもエネル
ギバンド巾の大なる層と小なる層とをそれぞれ2層以上
設けたものである。
O<X<4)20八−シリコン半導体30八−窒化珪素
(sizNa−x)20人−シリコン半導体20人・・
・ ■シリコン半導体25人−窒化珪素(Si:+lLa〜
XX=3.8)25人−シリコン半導体25人−窒化珪
素(Si3Na−にX =3.6)25人−シリコン半
導体25人−窒化珪素5iJn−x X=3.6)2
5人・・・(]]’1J17半導体25半導2硅515
人−シリコン半導体25人−窒化珪素(SiJ4−xX
=3.5)20人−シリコン半導体25人−窒化珪素
5i3Nn−x X=3.5)25人・・・■ ■,
■,■の2つまたは3つの組み合わせと少なくもエネル
ギバンド巾の大なる層と小なる層とをそれぞれ2層以上
設けたものである。
そのため、各半導体のそれぞれに十分均等にキャリア注
入させるべく、各層の端面ば各層の界面る)に従ってチ
ャネル形成領域を中挟(よりチャネル長を短くする方向
)にすることが好ましい。
入させるべく、各層の端面ば各層の界面る)に従ってチ
ャネル形成領域を中挟(よりチャネル長を短くする方向
)にすることが好ましい。
「作用」
かかる場合、ソース、ドレイン間の空乏層は特にドレイ
ン側の空乏層は極薄の半導体層にのみのびるが、この半
導体が極薄膜であるため、ソース側に同じ電圧を加えて
も、従来より公知の構成に比べてパンチスルーを生じに
くい。特にキャリアが従来の如く半導体・絶縁体界面の
みを移動するのではなく、複数のWell(エネルギ的
に相対的に低い井戸型エネルギレベル)を移動するため
、そこでのキャリアが界面に押しつけられる程度のゲイ
ト電界強度が小さい。結果としてみかけ上NチャネルI
G.FETの場合、本発明の半導体が例えば夏型(P−
型)であっても、従来公知のP型(P”型)と同じ程度
のバンドの曲りしかしなくなる。その結果、同一ドレイ
ン電圧でもドレイン空乏層のソースへの到達、即ちパン
チスルーの発生を押さえることができる。加えてキャリ
アは夏型(P−型)であるため移動度が大きい。加えて
半導体−絶縁体界面近傍のエネルギバンド巾を実質的に
大きくするため、リークをしに<<、結果としてチャネ
ル形成領域の周辺部で発生しやすいいわゆるショートチ
ャネルリークをも防ぎやすいという他の特徴を有する。
ン側の空乏層は極薄の半導体層にのみのびるが、この半
導体が極薄膜であるため、ソース側に同じ電圧を加えて
も、従来より公知の構成に比べてパンチスルーを生じに
くい。特にキャリアが従来の如く半導体・絶縁体界面の
みを移動するのではなく、複数のWell(エネルギ的
に相対的に低い井戸型エネルギレベル)を移動するため
、そこでのキャリアが界面に押しつけられる程度のゲイ
ト電界強度が小さい。結果としてみかけ上NチャネルI
G.FETの場合、本発明の半導体が例えば夏型(P−
型)であっても、従来公知のP型(P”型)と同じ程度
のバンドの曲りしかしなくなる。その結果、同一ドレイ
ン電圧でもドレイン空乏層のソースへの到達、即ちパン
チスルーの発生を押さえることができる。加えてキャリ
アは夏型(P−型)であるため移動度が大きい。加えて
半導体−絶縁体界面近傍のエネルギバンド巾を実質的に
大きくするため、リークをしに<<、結果としてチャネ
ル形成領域の周辺部で発生しやすいいわゆるショートチ
ャネルリークをも防ぎやすいという他の特徴を有する。
以下に実施例に従い本発明を説明する。
「実施例1」
第1図は本発明のIG、FETの製造工程を示す縦断面
図である。
図である。
第1図(A)において、単結晶半導体として例えばシリ
コン半導体を用いた。この半導体の表面を十分清浄にし
た後、光CVD法を用いシリコン半導体層を25人の厚
さに形成する。さらに、窒化珪素(Si3N4−XO<
X<4)をそれに続き形成する。さらに再びシリコン半
導体を形成する。これを2〜50回繰り返し、超格子構
造を作る。この方法はこれまで来光門人により開発され
てきた光CVD装置(hシー1)を用いた。即ち、反応
炉内に基板を保持し、低圧水銀灯(185nm)を用い
て、この紫外光で基板の表面を照射しつつ反応炉内の圧
力を1Qtorrに保持した。基板の温度は300℃と
した。反応性気体としてジシラン(SiJa)を用いた
。そして所定の時間を経て厚さ10〜100人のシリコ
ン半導体を形成した。その後、マイクロコンピュータに
より制御させつつ、この系にNH3/SiJ& =0.
1〜1として同様に光CVD法により5iJ4−x (
0<X<4)を形成した。この窒化珪素膜は低級窒化珪
素膜である。
コン半導体を用いた。この半導体の表面を十分清浄にし
た後、光CVD法を用いシリコン半導体層を25人の厚
さに形成する。さらに、窒化珪素(Si3N4−XO<
X<4)をそれに続き形成する。さらに再びシリコン半
導体を形成する。これを2〜50回繰り返し、超格子構
造を作る。この方法はこれまで来光門人により開発され
てきた光CVD装置(hシー1)を用いた。即ち、反応
炉内に基板を保持し、低圧水銀灯(185nm)を用い
て、この紫外光で基板の表面を照射しつつ反応炉内の圧
力を1Qtorrに保持した。基板の温度は300℃と
した。反応性気体としてジシラン(SiJa)を用いた
。そして所定の時間を経て厚さ10〜100人のシリコ
ン半導体を形成した。その後、マイクロコンピュータに
より制御させつつ、この系にNH3/SiJ& =0.
1〜1として同様に光CVD法により5iJ4−x (
0<X<4)を形成した。この窒化珪素膜は低級窒化珪
素膜である。
この窒化珪素膜を同様に10〜100人の厚さに形成し
た。こうして半導体層および絶縁体層(または半絶縁体
層)の形成をn回繰り返し行い、少なくとも2層の半導
体層一般には2〜50層をマイクロコンピュータにより
制御して形成した。
た。こうして半導体層および絶縁体層(または半絶縁体
層)の形成をn回繰り返し行い、少なくとも2層の半導
体層一般には2〜50層をマイクロコンピュータにより
制御して形成した。
これらの構成は「問題を解決するための手段」に示され
た■、■および■を実施した。
た■、■および■を実施した。
次にこれら全体を水素雰囲気に浸しつつ、レーザ光、例
えば窒素レーザにより光アニールを行った。すると基板
(10)が単結晶のため、半導体層(l−1) 、 (
1−3) ・・・は単結晶化される。また窒化珪素で
ある(1−2) 、 (1−4) ・・・は窒素の添
加量に従い単結晶、歪単結晶または非単結晶の構造をと
り得る。
えば窒素レーザにより光アニールを行った。すると基板
(10)が単結晶のため、半導体層(l−1) 、 (
1−3) ・・・は単結晶化される。また窒化珪素で
ある(1−2) 、 (1−4) ・・・は窒素の添
加量に従い単結晶、歪単結晶または非単結晶の構造をと
り得る。
第1図(A)はその−例として半導体層(1−1)、(
1−3)、絶縁体または半繕縁体層(1−2) 、 (
1−4) (図面の線の太さの関係で4本とした層の数
はこれ以上であってもよい)を形成し、この積層体を(
1)としている。
1−3)、絶縁体または半繕縁体層(1−2) 、 (
1−4) (図面の線の太さの関係で4本とした層の数
はこれ以上であってもよい)を形成し、この積層体を(
1)としている。
この後、本発明においてはマスク(2)を形成して、そ
のパターンの外側を異方性エツチンングをし、少なくと
も多層部(1)の領域を除去した。さらにこの除去した
部分に絶縁物(4)を充填した。
のパターンの外側を異方性エツチンングをし、少なくと
も多層部(1)の領域を除去した。さらにこの除去した
部分に絶縁物(4)を充填した。
この絶縁物はいわゆるトレンチ構造の形成方法と同様の
プロセスに従った。その後マスク(2)を除去し、第1
図(B)を得た。
プロセスに従った。その後マスク(2)を除去し、第1
図(B)を得た。
その後、第1図(C)に示される如く、ゲイト絶縁膜(
5)およびゲイト電極(8)を形成した。ゲイト絶縁膜
は光CVD法の酸化珪素膜(厚さ200人)とした。ゲ
イト電極は多結晶シリコン、WSiz、Ti5izまた
は半導体−金属多層構造であってもよい。
5)およびゲイト電極(8)を形成した。ゲイト絶縁膜
は光CVD法の酸化珪素膜(厚さ200人)とした。ゲ
イト電極は多結晶シリコン、WSiz、Ti5izまた
は半導体−金属多層構造であってもよい。
この後、ソース(6)、ドレイン(7)をイオン注入法
によりその不純物濃度が1017〜1019CII+−
3となるようにした。この時、このソース・ドレインの
端面ば積層体(1)に対し垂直となるべ(努めた。
によりその不純物濃度が1017〜1019CII+−
3となるようにした。この時、このソース・ドレインの
端面ば積層体(1)に対し垂直となるべ(努めた。
この後これら全体に光CVD法を用いSiH,とo2の
反応により0.5μの厚さに酸化珪素膜を作製した。
反応により0.5μの厚さに酸化珪素膜を作製した。
さらにそれらに対し、ECR(電子サイクロトロン共鳴
)を用いた異方性エッチンングを施し、ゲイト電極の側
周辺のみを(9)に示す如く残し他部をエツチング除去
をした。
)を用いた異方性エッチンングを施し、ゲイト電極の側
周辺のみを(9)に示す如く残し他部をエツチング除去
をした。
更に1×10′9〜2×1020C11−3の高濃度の
イオン注入によりコンタクトのオーム接触用およびソー
ス、ドレインの低シート抵抗化を行う領域(6’)。
イオン注入によりコンタクトのオーム接触用およびソー
ス、ドレインの低シート抵抗化を行う領域(6’)。
(7゛)を形成した。
さらにこれらの熱アニールを行い、その後層間絶縁物(
13)を酸化珪素により形成した。さらに電極用穴あけ
を行い、ソースの電極・リード(11)、ドレインの電
極・リード(12)を公知のアルミニュームにより形成
させた。
13)を酸化珪素により形成した。さらに電極用穴あけ
を行い、ソースの電極・リード(11)、ドレインの電
極・リード(12)を公知のアルミニュームにより形成
させた。
か(して形成されたIG、FETはチャネル長1μを形
成する時、チャネル形成領域(20)の半導体がアンド
ープまたは第1図(C)にてゲイト絶縁物を形成した後
のスレッシュホールド電圧制御用に必要な不純物の添加
の程度であるにもかかわらず、ソース、ドレイン間の電
圧が例えば5vでパンチスルーを観察しなかった。また
C、T、Sahの式により求めた移動度は■の構造で7
00cm2V/sec、■の構造で800cm”V/s
ec、■の構造で750cmzV/secを有しており
、これまではIG、FETが300cm”V/sec程
度であるに比べて約2.5倍の移動度を得ることができ
た。
成する時、チャネル形成領域(20)の半導体がアンド
ープまたは第1図(C)にてゲイト絶縁物を形成した後
のスレッシュホールド電圧制御用に必要な不純物の添加
の程度であるにもかかわらず、ソース、ドレイン間の電
圧が例えば5vでパンチスルーを観察しなかった。また
C、T、Sahの式により求めた移動度は■の構造で7
00cm2V/sec、■の構造で800cm”V/s
ec、■の構造で750cmzV/secを有しており
、これまではIG、FETが300cm”V/sec程
度であるに比べて約2.5倍の移動度を得ることができ
た。
このキャリア移動度は超格子の結晶性の向上に伴い、さ
らに向上させることができるものと推定される。
らに向上させることができるものと推定される。
さらに第3図は第1図(D)におけるA−A’のエネル
ギバンド図であり、実線がモホロジ的なエネルギバンド
図を示す。この図面は■のエネルギバンド図の一例であ
る。図の破線図より明らかな如く、キャリア(ここでは
電子)にとって最も安定な領域が多数(1−3) 、
(1−5) ・・・存在し、かつ界面よす離れた位置
にエネルギバンド的に最も安定な領域があることがわか
る。このため第3図(B)に示す如くに電圧を印加され
ても、キャリアがゲイト絶縁膜との界面のみに集中する
ことを防ぐことができる。
ギバンド図であり、実線がモホロジ的なエネルギバンド
図を示す。この図面は■のエネルギバンド図の一例であ
る。図の破線図より明らかな如く、キャリア(ここでは
電子)にとって最も安定な領域が多数(1−3) 、
(1−5) ・・・存在し、かつ界面よす離れた位置
にエネルギバンド的に最も安定な領域があることがわか
る。このため第3図(B)に示す如くに電圧を印加され
ても、キャリアがゲイト絶縁膜との界面のみに集中する
ことを防ぐことができる。
「実施例2」
第2図は本発明の他の実施例を示す。
図面において第2図(A) 、 (B)に実施例1と同
様に形成した。
様に形成した。
更に第2図(C)において、ソース(6)、ドレイン(
7)を表面側(ゲイト絶縁物に接する側)を低濃度とし
、他部(ゲイト絶縁膜より離れた内部側)に高濃度領域
を作った。即ち、ソース(6)、ドレイン(7)の最高
濃度領域を界面ではなく内部にすべくイオン注入を行っ
た。するとソース、ドレイン間の距離(チャネル長)は
ゲイト絶縁膜との界面に近ずくに従って長くなり、内部
により短い層を存在させることができる。その結果、キ
ャリアはゲイト絶縁膜の界面より離れた内部の半4体層
をより通過やすくなり、より表面散乱の影響をさけるこ
とができ得る。
7)を表面側(ゲイト絶縁物に接する側)を低濃度とし
、他部(ゲイト絶縁膜より離れた内部側)に高濃度領域
を作った。即ち、ソース(6)、ドレイン(7)の最高
濃度領域を界面ではなく内部にすべくイオン注入を行っ
た。するとソース、ドレイン間の距離(チャネル長)は
ゲイト絶縁膜との界面に近ずくに従って長くなり、内部
により短い層を存在させることができる。その結果、キ
ャリアはゲイト絶縁膜の界面より離れた内部の半4体層
をより通過やすくなり、より表面散乱の影響をさけるこ
とができ得る。
更に実施例1と同様の工程を経て、第2図(B)の縦断
面図を得た。
面図を得た。
この構造で第3図に示した超格子のエネルギバンド構造
を用いた時、キャリア移動度700cm”V/secを
得た。この結果はこれまでのいわゆるショートチャネル
IG、FETではみられない大きな値である。
を用いた時、キャリア移動度700cm”V/secを
得た。この結果はこれまでのいわゆるショートチャネル
IG、FETではみられない大きな値である。
「実施例3」
この実施例は第1図または第2図において第2図(八)
の超格子の作製方法に関し光エピタキシアル成長方法を
用いたものである。
の超格子の作製方法に関し光エピタキシアル成長方法を
用いたものである。
即ち、実施例1と同様の装置を用いた。基板温度は50
0℃、圧力10torrとし、反応性気体は5iz)I
sに加えて15siF2を同じ程度注入した。加えて水
素を5izHbの20倍の量導入した。その他は実施例
1と同様である。すると半導体層をエピタキシアル成長
をさせることが可能となった。
0℃、圧力10torrとし、反応性気体は5iz)I
sに加えて15siF2を同じ程度注入した。加えて水
素を5izHbの20倍の量導入した。その他は実施例
1と同様である。すると半導体層をエピタキシアル成長
をさせることが可能となった。
「効果」
本発明によりこれまで単に可能性のみが論じられてきた
超格子を具体的に単結晶シリコンIG、FETに適用し
た。その結果十分大なる工業的効果即ちショートチャネ
ル化を伴うドレイン電圧低下の防止、キャリア移動度の
向上に伴う高速化を達成した。
超格子を具体的に単結晶シリコンIG、FETに適用し
た。その結果十分大なる工業的効果即ちショートチャネ
ル化を伴うドレイン電圧低下の防止、キャリア移動度の
向上に伴う高速化を達成した。
さらにこの場合、チャネル形成領域に意図的に不純物を
ドープしていないため、同一基板に形成したC/MOS
即ち同一工程で作られた超格子層をPチャネルIG、F
ETとNチャネルIG、FETに適用することが可能と
なった。
ドープしていないため、同一基板に形成したC/MOS
即ち同一工程で作られた超格子層をPチャネルIG、F
ETとNチャネルIG、FETに適用することが可能と
なった。
本発明は、単結晶のシリコン半導体の層と窒化珪素の層
との多層構造とした。しかし窒化珪素の替わりに酸化珪
素(SiO□〜X O<X<2)または炭化珪素(Si
xC+−x O<X<1)を用いてもよい。
との多層構造とした。しかし窒化珪素の替わりに酸化珪
素(SiO□〜X O<X<2)または炭化珪素(Si
xC+−x O<X<1)を用いてもよい。
さらに本発明は積層的に5OI(絶縁膜上の半導体単結
晶化)プロセスを用いている。その結果、三次元素子構
成に適用することができる。また薄膜トランジスタに対
しても適用することができる。
晶化)プロセスを用いている。その結果、三次元素子構
成に適用することができる。また薄膜トランジスタに対
しても適用することができる。
第1図および第2図は本発明の製造工程を示す縦断面図
である。 第3図は本発明の超格子構造を示す一例である。
である。 第3図は本発明の超格子構造を示す一例である。
Claims (1)
- 【特許請求の範囲】 1、チャネル形成領域はエネルギバンド巾の大なる層と
エネルギバンド巾の小なる半導体の層とが量子論的に相
互作用を有する多層構成を有し、内部に比べゲイト絶縁
膜側に近い側の前記エネルギバンド巾の大なる層のエネ
ルギバンド巾はより大、または厚さがより厚く設けられ
たことを特徴とする絶縁ゲイト型電荷効果半導体装置。 2、特許請求の範囲第1項において、内部に比べゲイト
絶縁膜に近い側の前記エネルギバンド巾の小なる層は同
一材料よりなり、かつその厚さはより薄く設けられたこ
とを特徴とする絶縁ゲイト型電界効果半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24054686A JPS6394682A (ja) | 1986-10-08 | 1986-10-08 | 絶縁ゲイト型電界効果半導体装置 |
US07/102,841 US4908678A (en) | 1986-10-08 | 1987-09-30 | FET with a super lattice channel |
US07/342,854 US5021839A (en) | 1986-10-08 | 1989-04-25 | FET with a super lattice channel |
US07/406,859 US5008211A (en) | 1986-10-08 | 1989-09-14 | Method for forming FET with a super lattice channel |
US07/466,955 US5055887A (en) | 1986-10-08 | 1990-01-18 | Fet with a super lattice channel |
US07/512,026 US4988634A (en) | 1986-10-08 | 1990-04-16 | Method for forming FET with a super lattice channel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24054686A JPS6394682A (ja) | 1986-10-08 | 1986-10-08 | 絶縁ゲイト型電界効果半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6394682A true JPS6394682A (ja) | 1988-04-25 |
Family
ID=17061135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24054686A Pending JPS6394682A (ja) | 1986-10-08 | 1986-10-08 | 絶縁ゲイト型電界効果半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6394682A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007521648A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有するmosfetを有する半導体装置 |
JP2007521646A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有する半導体装置 |
JP2008547241A (ja) * | 2005-05-25 | 2008-12-25 | メアーズ テクノロジーズ, インコーポレイテッド | 堆積途中でアニーリングを行うことによってバンドが設計された超格子を有する半導体素子の作製方法 |
JP2009535861A (ja) * | 2006-05-01 | 2009-10-01 | メアーズ テクノロジーズ, インコーポレイテッド | ドーパントを阻止する超格子を有する半導体素子及び関連方法 |
WO2014108940A1 (ja) * | 2013-01-09 | 2014-07-17 | 国立大学法人東京工業大学 | 電界効果トランジスタ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984775A (ja) * | 1982-10-29 | 1984-05-16 | 株式会社東芝 | 機器集合装置 |
JPS6127681A (ja) * | 1984-07-17 | 1986-02-07 | Res Dev Corp Of Japan | 超格子構造のチヤネル部をもつ電界効果トランジスタ |
-
1986
- 1986-10-08 JP JP24054686A patent/JPS6394682A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984775A (ja) * | 1982-10-29 | 1984-05-16 | 株式会社東芝 | 機器集合装置 |
JPS6127681A (ja) * | 1984-07-17 | 1986-02-07 | Res Dev Corp Of Japan | 超格子構造のチヤネル部をもつ電界効果トランジスタ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007521648A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有するmosfetを有する半導体装置 |
JP2007521646A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有する半導体装置 |
JP2007521649A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有する半導体装置 |
JP2007521647A (ja) * | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有する半導体装置を製作する方法 |
JP4742035B2 (ja) * | 2003-06-26 | 2011-08-10 | メアーズ テクノロジーズ, インコーポレイテッド | バンド設計超格子を有する半導体装置 |
JP2008547241A (ja) * | 2005-05-25 | 2008-12-25 | メアーズ テクノロジーズ, インコーポレイテッド | 堆積途中でアニーリングを行うことによってバンドが設計された超格子を有する半導体素子の作製方法 |
JP2009535861A (ja) * | 2006-05-01 | 2009-10-01 | メアーズ テクノロジーズ, インコーポレイテッド | ドーパントを阻止する超格子を有する半導体素子及び関連方法 |
WO2014108940A1 (ja) * | 2013-01-09 | 2014-07-17 | 国立大学法人東京工業大学 | 電界効果トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5021839A (en) | FET with a super lattice channel | |
KR100237279B1 (ko) | Misfet, 상보형misfet 및 그 제조방법 | |
US8889519B2 (en) | Semiconductor device and method for manufacturing the same | |
US20140048765A1 (en) | Semiconductor device and method for manufacturing the same | |
US20090283842A1 (en) | Semiconductor device and method of fabricating the same | |
KR20020066191A (ko) | Mos 전계 효과 트랜지스터 | |
WO2007046150A1 (ja) | フィン型半導体装置及びその製造方法 | |
TWI234202B (en) | Manufacturing method of semiconductor device | |
US8148717B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
US7009200B2 (en) | Field effect transistor | |
JP2002025931A (ja) | 半導体素子の製造方法 | |
CN101431101A (zh) | 制造半导体器件的方法 | |
JP3488914B2 (ja) | 半導体装置製造方法 | |
JPS5915388B2 (ja) | 半導体装置 | |
JP2709374B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
JPS6394682A (ja) | 絶縁ゲイト型電界効果半導体装置 | |
US11646196B2 (en) | Method for germanium enrichment around the channel of a transistor | |
JP3790238B2 (ja) | 半導体装置 | |
US11121254B2 (en) | Transistor with strained superlattice as source/drain region | |
JP3169066B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US6680504B2 (en) | Method for constructing a metal oxide semiconductor field effect transistor | |
JPH04276662A (ja) | 半導体装置の製造方法 | |
US20120018704A1 (en) | Uniaxial tensile strain in semiconductor devices | |
US6905932B2 (en) | Method for constructing a metal oxide semiconductor field effect transistor | |
JPS6394681A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 |