JPS6394682A - 絶縁ゲイト型電界効果半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は、高速動作を行うための絶縁ゲイト型電界効果
半導体装置に関するもので、超ＬＳＩ　、超々ＬＳＩに
適用させる基礎ディバイス構造を提案するものである。

「従来の技術」 絶縁ゲイト型電界効果半導体装置（以下ＩＧ、ＦＥＴと
いう）は、一対の不純物領域であるソース領域、ドレイ
ン領域とその間に設けられたチャネル形成領域とよりな
り、このチャネル形成領域の状態をゲイト電掻に印加さ
れた電界により制御するものである。そしてこのチャネ
ル形成領域は単なる１種類の単結晶半導体材料例えばシ
リコン半導体よりなり、このシリコン半導体にＰ又はＮ
型の不純物をドープしてスレッシュホールド電圧の制御
、ソース、ドレイン間のパンチスルーの防止を行ってき
た。

「発明の解決しようとする問題」 しかし、この技術ではこれまでキャリアが半導体とゲイ
ト絶縁膜との界面およびそのごく近接した半導体領域に
集中して流れ、界面散乱に伴いキャリアの移動度も電子
で約３００ｃｍ”Ｖ／ｓｅｃ　、ホールで１５０ｃｍ”
Ｖ／ｓｅｃ　Ｌ／かない。

これは界面散乱を用いつつ、少数キャリアをチャネル形
成領域に注入したためである。さらにソース、ドレイン
間の短チヤネル化に伴い、このチャネル形成領域をＮチ
ャネルＩＧ、ＦＥＴの場合Ｐ型とする。しかもこの程度
は短チヤネル化に伴い、益々高濃度化しなければならな
い。このため、さらにキャリアの移動度が小さくなって
しまうという二重の欠点があった。

その結果、エネルギバンド巾のナロウイング（中挟化）
が起きてしまい、益々キャリアは界面散乱の悪影響を受
けるようになった。

このため、チャネル長を短くしてもソース・ドレイン間
に空乏層がひろがりに（いこと、さらにキャリアを表面
伝導（界面散乱を伴う伝導）からバルク伝導（界面の散
乱を伴わない伝導）にすることが求められていた。本発
明はこれらを改良せんとするものである。

「問題を解決するための手段」 本発明はこれらの問題を解決するため、ＩＧ、ＦＥＴの
チャネル形成領域に半導体層−絶縁体（半絶縁体を含む
）層−半導体層・・・の繰り返しの多層構造からなるス
ーパーラティス（超格子）構造をキャリアの移動方向に
沿って面を有すべく積層して設けたものである。

そしてその超格子構造において、内部より界面に向かっ
てエネルギバンド巾の小なる層のエネルギバンド巾を漸
増させたものである。その結果、キャリアの移動する層
は界面に向かってエネルギ巾のワイド化（巾広化）を生
ぜしめ、キャリアの表面散乱の影響をより小にせしめた
ものである。

この場合、半導体層および絶縁体層を光ＣＶＯ法および
その後の光ビームアニールまたは光エピタキシアル成長
法を用いて形成し、それぞれの層の厚さは５〜１００　
人好ましくは１０〜３０人とし、それぞれの層における
エネルギバンド巾はそれを扶乙・層のエネルギバンドの
影響を受けて変形せしめるいわゆる超格子構造を有せし
めた。その結果、エネルギバンド端が変成されているた
め、層間の界面と平行に移動するキャリアにとって界面
を実質的に除去できる。

例えば、内部より界面に向かって、 ■シリコン半導体４０人−窒化珪素（Ｓｉ３Ｎ４−１Ｈ
Ｏ＜Ｘ＜４）２０八−シリコン半導体３０八−窒化珪素
（ｓｉｚＮａ−ｘ）２０人−シリコン半導体２０人・・
・ ■シリコン半導体２５人−窒化珪素（Ｓｉ：＋ｌＬａ〜
ＸＸ＝３．８）２５人−シリコン半導体２５人−窒化珪
素（Ｓｉ３Ｎａ−にＸ　＝３．６）２５人−シリコン半
導体２５人−窒化珪素５ｉＪｎ−ｘ　　Ｘ＝３．６）２
５人・・・（］］’１Ｊ１７半導体２５半導２硅５１５
人−シリコン半導体２５人−窒化珪素（ＳｉＪ４−ｘＸ
　＝３．５）２０人−シリコン半導体２５人−窒化珪素
５ｉ３Ｎｎ−ｘ　　Ｘ＝３．５）２５人・・・■　■，
■，■の２つまたは３つの組み合わせと少なくもエネル
ギバンド巾の大なる層と小なる層とをそれぞれ２層以上
設けたものである。

そのため、各半導体のそれぞれに十分均等にキャリア注
入させるべく、各層の端面ば各層の界面る）に従ってチ
ャネル形成領域を中挟（よりチャネル長を短くする方向
）にすることが好ましい。

「作用」 かかる場合、ソース、ドレイン間の空乏層は特にドレイ
ン側の空乏層は極薄の半導体層にのみのびるが、この半
導体が極薄膜であるため、ソース側に同じ電圧を加えて
も、従来より公知の構成に比べてパンチスルーを生じに
くい。特にキャリアが従来の如く半導体・絶縁体界面の
みを移動するのではなく、複数のＷｅｌｌ（エネルギ的
に相対的に低い井戸型エネルギレベル）を移動するため
、そこでのキャリアが界面に押しつけられる程度のゲイ
ト電界強度が小さい。結果としてみかけ上ＮチャネルＩ
Ｇ．ＦＥＴの場合、本発明の半導体が例えば夏型（Ｐ−
型）であっても、従来公知のＰ型（Ｐ”型）と同じ程度
のバンドの曲りしかしなくなる。その結果、同一ドレイ
ン電圧でもドレイン空乏層のソースへの到達、即ちパン
チスルーの発生を押さえることができる。加えてキャリ
アは夏型（Ｐ−型）であるため移動度が大きい。加えて
半導体−絶縁体界面近傍のエネルギバンド巾を実質的に
大きくするため、リークをしに＜＜、結果としてチャネ
ル形成領域の周辺部で発生しやすいいわゆるショートチ
ャネルリークをも防ぎやすいという他の特徴を有する。

以下に実施例に従い本発明を説明する。

「実施例１」 第１図は本発明のＩＧ、ＦＥＴの製造工程を示す縦断面
図である。

第１図（Ａ）において、単結晶半導体として例えばシリ
コン半導体を用いた。この半導体の表面を十分清浄にし
た後、光ＣＶＤ法を用いシリコン半導体層を２５人の厚
さに形成する。さらに、窒化珪素（Ｓｉ３Ｎ４−ＸＯ＜
Ｘ＜４）をそれに続き形成する。さらに再びシリコン半
導体を形成する。これを２〜５０回繰り返し、超格子構
造を作る。この方法はこれまで来光門人により開発され
てきた光ＣＶＤ装置（ｈシー１）を用いた。即ち、反応
炉内に基板を保持し、低圧水銀灯（１８５ｎｍ）を用い
て、この紫外光で基板の表面を照射しつつ反応炉内の圧
力を１Ｑｔｏｒｒに保持した。基板の温度は３００℃と
した。反応性気体としてジシラン（ＳｉＪａ）を用いた
。そして所定の時間を経て厚さ１０〜１００人のシリコ
ン半導体を形成した。その後、マイクロコンピュータに
より制御させつつ、この系にＮＨ３／ＳｉＪ＆　＝０．
１〜１として同様に光ＣＶＤ法により５ｉＪ４−ｘ　（
０＜Ｘ＜４）を形成した。この窒化珪素膜は低級窒化珪
素膜である。

この窒化珪素膜を同様に１０〜１００人の厚さに形成し
た。こうして半導体層および絶縁体層（または半絶縁体
層）の形成をｎ回繰り返し行い、少なくとも２層の半導
体層一般には２〜５０層をマイクロコンピュータにより
制御して形成した。

これらの構成は「問題を解決するための手段」に示され
た■、■および■を実施した。

次にこれら全体を水素雰囲気に浸しつつ、レーザ光、例
えば窒素レーザにより光アニールを行った。すると基板
（１０）が単結晶のため、半導体層（ｌ−１）　、　（
１−３）　　・・・は単結晶化される。また窒化珪素で
ある（１−２）　、　（１−４）　　・・・は窒素の添
加量に従い単結晶、歪単結晶または非単結晶の構造をと
り得る。

第１図（Ａ）はその−例として半導体層（１−１）、（
１−３）、絶縁体または半繕縁体層（１−２）　、　（
１−４）　（図面の線の太さの関係で４本とした層の数
はこれ以上であってもよい）を形成し、この積層体を（
１）としている。

この後、本発明においてはマスク（２）を形成して、そ
のパターンの外側を異方性エツチンングをし、少なくと
も多層部（１）の領域を除去した。さらにこの除去した
部分に絶縁物（４）を充填した。

この絶縁物はいわゆるトレンチ構造の形成方法と同様の
プロセスに従った。その後マスク（２）を除去し、第１
図（Ｂ）を得た。

その後、第１図（Ｃ）に示される如く、ゲイト絶縁膜（
５）およびゲイト電極（８）を形成した。ゲイト絶縁膜
は光ＣＶＤ法の酸化珪素膜（厚さ２００人）とした。ゲ
イト電極は多結晶シリコン、ＷＳｉｚ、Ｔｉ５ｉｚまた
は半導体−金属多層構造であってもよい。

この後、ソース（６）、ドレイン（７）をイオン注入法
によりその不純物濃度が１０１７〜１０１９ＣＩＩ＋−
３となるようにした。この時、このソース・ドレインの
端面ば積層体（１）に対し垂直となるべ（努めた。

この後これら全体に光ＣＶＤ法を用いＳｉＨ，とｏ２の
反応により０．５μの厚さに酸化珪素膜を作製した。

さらにそれらに対し、ＥＣＲ（電子サイクロトロン共鳴
）を用いた異方性エッチンングを施し、ゲイト電極の側
周辺のみを（９）に示す如く残し他部をエツチング除去
をした。

更に１×１０′９〜２×１０２０Ｃ１１−３の高濃度の
イオン注入によりコンタクトのオーム接触用およびソー
ス、ドレインの低シート抵抗化を行う領域（６’）。

（７゛）を形成した。

さらにこれらの熱アニールを行い、その後層間絶縁物（
１３）を酸化珪素により形成した。さらに電極用穴あけ
を行い、ソースの電極・リード（１１）、ドレインの電
極・リード（１２）を公知のアルミニュームにより形成
させた。

か（して形成されたＩＧ、ＦＥＴはチャネル長１μを形
成する時、チャネル形成領域（２０）の半導体がアンド
ープまたは第１図（Ｃ）にてゲイト絶縁物を形成した後
のスレッシュホールド電圧制御用に必要な不純物の添加
の程度であるにもかかわらず、ソース、ドレイン間の電
圧が例えば５ｖでパンチスルーを観察しなかった。また
Ｃ、Ｔ、Ｓａｈの式により求めた移動度は■の構造で７
００ｃｍ２Ｖ／ｓｅｃ、■の構造で８００ｃｍ”Ｖ／ｓ
ｅｃ、■の構造で７５０ｃｍｚＶ／ｓｅｃを有しており
、これまではＩＧ、ＦＥＴが３００ｃｍ”Ｖ／ｓｅｃ程
度であるに比べて約２．５倍の移動度を得ることができ
た。

このキャリア移動度は超格子の結晶性の向上に伴い、さ
らに向上させることができるものと推定される。

さらに第３図は第１図（Ｄ）におけるＡ−Ａ’のエネル
ギバンド図であり、実線がモホロジ的なエネルギバンド
図を示す。この図面は■のエネルギバンド図の一例であ
る。図の破線図より明らかな如く、キャリア（ここでは
電子）にとって最も安定な領域が多数（１−３）　、　
（１−５）　　・・・存在し、かつ界面よす離れた位置
にエネルギバンド的に最も安定な領域があることがわか
る。このため第３図（Ｂ）に示す如くに電圧を印加され
ても、キャリアがゲイト絶縁膜との界面のみに集中する
ことを防ぐことができる。

「実施例２」 第２図は本発明の他の実施例を示す。

図面において第２図（Ａ）　、　（Ｂ）に実施例１と同
様に形成した。

更に第２図（Ｃ）において、ソース（６）、ドレイン（
７）を表面側（ゲイト絶縁物に接する側）を低濃度とし
、他部（ゲイト絶縁膜より離れた内部側）に高濃度領域
を作った。即ち、ソース（６）、ドレイン（７）の最高
濃度領域を界面ではなく内部にすべくイオン注入を行っ
た。するとソース、ドレイン間の距離（チャネル長）は
ゲイト絶縁膜との界面に近ずくに従って長くなり、内部
により短い層を存在させることができる。その結果、キ
ャリアはゲイト絶縁膜の界面より離れた内部の半４体層
をより通過やすくなり、より表面散乱の影響をさけるこ
とができ得る。

更に実施例１と同様の工程を経て、第２図（Ｂ）の縦断
面図を得た。

この構造で第３図に示した超格子のエネルギバンド構造
を用いた時、キャリア移動度７００ｃｍ”Ｖ／ｓｅｃを
得た。この結果はこれまでのいわゆるショートチャネル
ＩＧ、ＦＥＴではみられない大きな値である。

「実施例３」 この実施例は第１図または第２図において第２図（八）
の超格子の作製方法に関し光エピタキシアル成長方法を
用いたものである。

即ち、実施例１と同様の装置を用いた。基板温度は５０
０℃、圧力１０ｔｏｒｒとし、反応性気体は５ｉｚ）Ｉ
ｓに加えて１５ｓｉＦ２を同じ程度注入した。加えて水
素を５ｉｚＨｂの２０倍の量導入した。その他は実施例
１と同様である。すると半導体層をエピタキシアル成長
をさせることが可能となった。

「効果」 本発明によりこれまで単に可能性のみが論じられてきた
超格子を具体的に単結晶シリコンＩＧ、ＦＥＴに適用し
た。その結果十分大なる工業的効果即ちショートチャネ
ル化を伴うドレイン電圧低下の防止、キャリア移動度の
向上に伴う高速化を達成した。

さらにこの場合、チャネル形成領域に意図的に不純物を
ドープしていないため、同一基板に形成したＣ／ＭＯＳ
即ち同一工程で作られた超格子層をＰチャネルＩＧ、Ｆ
ＥＴとＮチャネルＩＧ、ＦＥＴに適用することが可能と
なった。

本発明は、単結晶のシリコン半導体の層と窒化珪素の層
との多層構造とした。しかし窒化珪素の替わりに酸化珪
素（ＳｉＯ□〜Ｘ　Ｏ＜Ｘ＜２）または炭化珪素（Ｓｉ
ｘＣ＋−ｘ　Ｏ＜Ｘ＜１）を用いてもよい。

さらに本発明は積層的に５ＯＩ（絶縁膜上の半導体単結
晶化）プロセスを用いている。その結果、三次元素子構
成に適用することができる。また薄膜トランジスタに対
しても適用することができる。

【図面の簡単な説明】

第１図および第２図は本発明の製造工程を示す縦断面図
である。 第３図は本発明の超格子構造を示す一例である。

Claims (1)

1. 【特許請求の範囲】 １、チャネル形成領域はエネルギバンド巾の大なる層と
   エネルギバンド巾の小なる半導体の層とが量子論的に相
   互作用を有する多層構成を有し、内部に比べゲイト絶縁
   膜側に近い側の前記エネルギバンド巾の大なる層のエネ
   ルギバンド巾はより大、または厚さがより厚く設けられ
   たことを特徴とする絶縁ゲイト型電荷効果半導体装置。 ２、特許請求の範囲第１項において、内部に比べゲイト
   絶縁膜に近い側の前記エネルギバンド巾の小なる層は同
   一材料よりなり、かつその厚さはより薄く設けられたこ
   とを特徴とする絶縁ゲイト型電界効果半導体装置。