JPS6393110A - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPS6393110A
JPS6393110A JP62051833A JP5183387A JPS6393110A JP S6393110 A JPS6393110 A JP S6393110A JP 62051833 A JP62051833 A JP 62051833A JP 5183387 A JP5183387 A JP 5183387A JP S6393110 A JPS6393110 A JP S6393110A
Authority
JP
Japan
Prior art keywords
dielectric layer
metal layer
consists essentially
silicon oxide
layered structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62051833A
Other languages
English (en)
Other versions
JPH065669B2 (ja
Inventor
トーマス シー.ホロウェイ
トーマス イー.タング
チェ−チァ ウェイ
ロジャー エー.ヘイケン
デビッド エー,ベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/837,468 external-priority patent/US4657628A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6393110A publication Critical patent/JPS6393110A/ja
Publication of JPH065669B2 publication Critical patent/JPH065669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は集積回路及びその製造方法に閃するものである
自己整合性耐熱金属ケイ化物技法は、集積回路では、そ
の寸法規模の縮小として装置の良好な性能全実現するか
ぎの一つとして認められてきた。
ニケイ化チタン(TiSi2 )は最も魅力のある金属
ケイ化物の一つとして認められるようになったが、それ
は固有抵抗の低さ、安定性及び自己整合性形Ft (s
elf−aligned formation)の能力
のためである。
ケイ化チタン技法の主要な利点の一つは、自己整合性V
LSI過程の有効性である。すなわち、チタン金属層全
全体に析出させてから、窒素雰囲気中で加熱することに
よって、ケイ素(単結晶性、多結晶性にかかわりなく)
の露出面積全体が反応して、チタンケイ化物全生成し、
かつチタン金属がケイ素と接触していない所で、大部分
がチタン窒化物である組成物が生成する。こf″Lに、
ポリケイ素ケ9−ト水準?バタン化させた後に、この段
階を行うことによって、ケイ化物は露出している給源/
ドレン領域の表面(または他の露出基体表面領域)、ポ
リケイ素r−)水準の表向で形成され、他でに形成され
ないので、非常に有効である。これを工許容できる低い
l1lIT権抵抗を保持したままで、給源/ドレン拡散
をもつと浅くすることができること全怠味し、かつまた
ポリケイ素ケ9−ト水準の面積抵抗を下げることがでさ
ることをも慧味している。この過程で窒素雰囲気全使用
するの(工、きわどいことではあるが、さもなければ、
ケイ素が生長中のケイ化物層を通って拡散して出、かつ
横への生長全すせ、従って、この反応で生成するケイ化
チタンは、例えばVL8 I装置のデート及び給源/ド
レンの曲に半ミクロン程度のギャップkmかけすること
ができる工うになるからである。この工うな過程は、例
えは電子装置に関するIEEE詔事録(IEEE TR
ANSACTION ON ELECTRON DEV
ICE)の1985年2月発行の舅141ページにある
二A−アルペリ7 (M、Alperin)その他のV
LSIに使用する自己整合性TiSi2過程の発展(D
evelopmentof  the  Self−a
ligend TiSi2  Process  fo
r  VLSIApplications)に説明がし
てあり、本明細膏で(工、これを併せて参考資料とする
しかしながら、この自己整合性TiSi2技法はケイ化
物反応過程に使用する窒素雰囲気の少しの酸素汚染でも
価値がなくなる。反応過程中の酸素汚染が二つの問題に
帰着することを見い出した、すなわち、第一にケイ化P
#Jに固有抵抗が高いこと、第二に、未反応チタン(′
!たは窒化チタンのような非ケイ化物物質)は除去しに
くいことであった。
一般に、二酸化チタンには集積回路の製造には全く都合
の恋い性質が若干ある。TiO2は生成熱が非常に高く
、従って非常に安定な化合物である。
TiO2のエツチングは非常に困難であり、かつ窒化段
階中に存在するいささかの酸素でも、TiNよりも二不
ルギー上からも有利なTiO2を生成しやすい。TiO
2を工TiNまたにTiSi2とは異なって絶縁体であ
υ、TiO2の生成は′亀気的注質の徹底的な機能低下
の原因になり、かつ簡単には元に戻らない。
起こりそうな酸素汚染を避けるために、製造過程で【工
通常非常に高流速のアルゴンのような窩純度のパージガ
ス(高純度のN2の供給と共に)を使用するfig、あ
るいは反応環境に低圧力を使用するかのどちらかである
。これらの方法で(工両万共コストが高くなり、かつ実
際問題として維持するのが困餘である。迅速熱処理(R
apid ThermalProcessing) k
使用してTiSi2’ji製造すれば、汚染の心配全多
少軽減はするが、均一なケイ素化を達成するにはガスの
流速及び純度が依然として主要な役割をしている。
本発明で(工、ケイ化物反応の前に、チタン層の頂部に
キャツ7″醒化′JipJを置いて酸素汚染問題?最小
にしている。反応過程中には、この酸化物を工、近接し
ているチタン金属層によって部分的に還元される。それ
故、酸累シエ多少遊離され、チタン層の中に拡散して行
くことができる。反応過程の低温段階では、酸素にチタ
ン金属の粒界でブラタされ、かつケイ素原子が粒界をよ
ぎって拡散し出すのを妨筈する。この過程で導入される
酸素不純物は、伝統的な自己整合性TiSi2過程で使
用する窒素のそれと部分的に類似した機能を果すようで
ある。
酸化物看から出てくる醪累が、遊離酸素汚染と同様な問
題をもたらさない理由(除去の困難さ、及びケイ化物の
面積抵抗の悪さ)は完全には解明されていない。しかし
ながら、TiO2生成の活性化エネルギーが重要なmさ
?するのではないかと考えられる。チタンと二酸化ケイ
素から二酸化チタンとケイ素とを生成するレドックス反
応に、チタンと気体酸素との反応工りもエンタルピーが
はるかに小さく、かつレドックス反応の活性化エネルギ
ーもづつと高いかもしれない。その上、二酸化チタンの
組成には違いがありそうである、すなわちチタンを工遊
離の02と反J心すれはルチル(Ti02の非常に安定
な形態)全生成するのが代表的であるが、チタン金属の
粒界沿いに拡散する酸素を工、はるかに結合の弱い化合
物を生成する。
チタン金属には水素に対して、極度に高い親和力かある
ことも指摘しておかなければならない、従ってチタンの
粒界に既に存在する水素はキャップ酸化物力・ら拡散し
て出てくる酸素とある仕方で協同してケイ素の拡散を制
限することができる。
出るのを妨げ、窒素雰囲気での焼きなまし中に、大部分
が窒化チタンから成る組成物に転化させることができ、
かつケイ素との接触中にDO熱すれば、ケイ化チタンに
転化させることができることを実験で証明した。すなわ
ち、この位置の酸素(工・ルチルTiO2エフも安定性
の劣る、ある形態になっていることが明白なようである
本発明の別の英施態様では、チタン層を酸化物/窒化物
積層体でキャップして、酸素がキャップ酸化物を通って
拡散するのに更に保護を施すべきであることを教示して
いる。
ケイ化チタン過程の重要な利点は、局部的な相互連絡が
たやすく利用できることである。すなわち、係属中(T
I−11029)の85年5月1日に出願の特許出願第
729.318号明細書に記載しであるように、窒素雰
囲気直接反応過程中に、ケイ素と接触していない部分の
チタンは、主として窒化チタン(TiN ) 全包含す
る組成物を生成するが、この生成物に代表的には完全な
化学量論的ではない。局部的な相互連絡が必要でない場
合にを工、このTiN層は単に除去することができるか
、所望に工っては、TiN/ii’5バタン化し、かつ
エツチングして、非常に薄い面積抵抗の低い局部相互連
絡にすることができる。
親特許(係属中(TI−11770)の86年6月7日
出願の第837.468号明細書)では、なかんずく、
析出させたままのチタン層の上にキャップtフ化物全バ
タン化することに工ってTiN層全バタン化する実施態
様全説明した。次にキャップ酸化物で適切にバタン化し
である構造体を窒素中で7JO然してケイ化物を作り、
露出TiNを全部除してから、キャップ酸化物を除去し
、かつ残存するチタン(キャップ酸化物で保護しておい
た)を再び窒素中でDO熱して、TiN局部相互連絡を
作る。この特許明細筈では、この過程全作用させるキャ
ップ酸化物とチタンとの間の垢異的な化学的相互作用を
説明し、力)つ結果として局部的な相互化物層(局部的
相互連絡バタン全確定する)をバタン化し、かつエツチ
ングする点全除いて、この過程と両立することができる
窒素雰囲気過程のもう一つの特徴に、競合反応がケイ素
上で起こる、すなわちケイ化チタンがケイ素の界面から
上方に生長するにつれて、窒化チタンが気相から下方に
生長することである。これらの競合反応でに、活性化エ
ネルギーが等しくないので、TIN/ TIS 12の
厚さの比率は鋭敏な温度の開数である。TiNは、局部
的な相互連絡の位置にある場合以外でt工除去されるの
で、TiがTiNの生成で消費されてケイ化物層の面積
抵抗を下げる。このことは、面積抵抗が反f(5温度の
鋭敏関数であること金慧味し、好ましくないことである
すなわち、本発明でに、本明細書に記載する他の利点の
外に、少なくとも下記の利点を提供する。
(1)  過程ではチタンと、窒素のような環境ガスと
の間の相互作用を必要としないので、キャップ物質全窒
化物/e7化物積層体にすることによって、咽素汚染の
害を受けないようにすることが容易である。それ故、反
応環境に特別な必要条件を加える必要がない。これで、
一般に処理コストが下がり、かつフィルム品質の再現在
が改良される。
(2)反応中には窒化チタンが生成しないので、TiS
i2層の面積抵抗を工、窒素雰囲気過程中でエリも反応
温度に左右されることが少ない。
(3)窒化チタンの局部的相互連絡に関する可a目注は
、この方法の影響全受けない。窒化チタンの相互連絡【
工、未反応チタン全選択的にエツチングで除いてから、
非臨界的な窒素雰囲気中で別の熱窒素化7行うことによ
って、容易に作ることができる。
(41TiSi2の最後の焼きなましを窒素雰囲気中で
行って、(a層窒化チタン/ TiSi2層を製造する
ことかでさ、この場合、窒化チタンを良好なアルミニウ
ム拡散障壁として使用することができる。この方法では
、ケイ化物層上のチタン物質を、焼きなましの前に除去
しないので、TiSi2の面積抵抗を犠牲にすることな
く、窒素雰囲気過程中Vも厚い窒化チタンを生成する。
本発明によって、集積回路の製造方法全提供するが、こ
れに、本質的にはケイ素から成る露出部分全包有する、
一部分だけ作っである集積回路構造体が截っている基体
に準備し、大部分がチタンから成る金属層を全体に析出
させ、該金N層の少なくともあら711)しめ定めてあ
る部分の直接上に載る、主として酸化物から成る誘電体
層全作り、かつ該金属層の部分が該露出ケイ素の部分と
反応して、チタンケイ化物を生成するまで加熱を施して
、ケイ素が該誘電体層の下の該金属層の部分全通って、
拡散して出るの全、該誘電体層が抑制する工程全包含す
る。
本発明によって、やはり集積回路を製作する方法全提供
するか、こfl=は、本質的にケイ素から成る、露出部
分を内包する、一部分だけ作っである集積回路構造体が
載っている基体を準備し、大部分がチタンから成る金属
N+ k全体に析出させ、該金属層の少なくともあらか
じめ定めてある部分の直接上に載っている、主として酸
化物から成る誘電体層を作り、かつ顔合り層の部分が該
露出ケイ素の部分と反応して、チタンケイ化物を生成す
るまで加熱を施し、これでケイ素が該誘電体層の下の該
金14膚の部分を通って拡散して出るのを該誘電体層が
抑制し、該誘電体層及び(またを工)あらかじめ定めて
あるパタンの中の該金属層の残りの、あらD・しめ定め
てある部分を除去して、局部的な相互連絡を確定し、か
つ窒素雰囲気中で加熱を施し、金属層の残部の部分を転
化して、大部分が窒化チタンから成る導電体にする工程
全包含する。
本発明に工って集積回路を調造する方法を提供するか、
方法は、本質的にケイ素から成る露出している部分を内
包する、一部分だけ作っである集積回路構造体を歳せで
ある基体を準備し、大部分がチタンから成る金属層上全
体に析出させ、該金属層の少なくともあら7:l)じめ
定めてある部分に直接載る大部分が酸化物から取る誘電
体層全作り、かつ該金属層の部分が該露出ケイ素の部分
と反応して、チタンケイ化物を生成するまで加熱を施し
、それに工って、該あ電体層の下の該金属層の部分を通
ってケイ素が拡散して出るのを該誘電体層が抑制し、該
誘電体層全除去し、窒素雰囲気中で加熱を施して、金属
層の残っている部分を、大部分が窒化チタンから成る導
電性物質に転化させ、かつ該導電性物質上あらかじめ定
めてあるバタンでエツチングして、局部的相互連絡it
−作る、工程から成る。
図面を参考にして、本発明の説明をするが、図面は、 第1図では構造体のオージェ(Auger、)組成物の
状St−示し、ここで、ケイ素の上に熱酸化物6000
又、その上にTi1oooX、その上にプラズマ酸化物
1oooXを、Ar及びN2の雰囲気中で675℃で6
0分間反応させ、この場合三角で炭素に対するデータ点
を示し、円で酸素に対するデータ点を示し、十字でケイ
素に対するデータ点全示し、かつ四角でチタンに対する
データ点を示す、15%ニジも少なA百分率を工雑音水
準に消されるものと考えることができ、かつ最初の二、
三のデータ点は結局汚染物質及び(またに)環境種か支
配しているようであることを指摘しておく。
第2図でにケイ素の上にCVD TEO8酸化物、その
上にチタン、その上にプラズマ酸化物’z、Ar及びN
2の雰囲気中で675℃で60分間反応させ・た構造体
のオージェ組成物の状態を示し、三角で炭素に対するデ
ータ点を示し、円でチタンに対するデータ点を示し、十
字でケイ素に対するデータ点を示し、かつ四角で醪累に
対するデータ点を示す。
第3図ではCVD TEO8戯化物上にチタン、その上
にプラズマ酸化物を675℃で反応させ、その後、プラ
ズマ酸化物を除去し、かつ残部をAr及びN2の雰囲気
中で675℃で60分間再度反応させた構造体のオージ
ェ組成物の状態を示し、ここで三角は炭素に対するデー
タ点を示し、円では窒素に対するデータ点を示し、十字
では酸素に対するデータ点を示し、四角ではチタンに対
するデータ点を示し、かつ内側に垂線のアル三角でケイ
素に対するデータ点を示す。(この図でに、他の元累に
対して示しである窒素の比率(工正確でにないが、深さ
についての図の変化は正確である。)第4図では、p+
(ホウ素注入)ケイ素の上に’(z、Ar及びN2の雰
囲気中で675℃で30分間反応させた構造体のオージ
ェ組成物の状態を示し、ここでは三角で炭素に対するデ
ータ点を示し、円では酢譜に対するデータ点を示し、十
字でにケイ素に対するデータ点全示し、かつ四角ではチ
タンに対するデータ点を示す。
第5図では、n+(Pの231′−〕全施した)ボ上に
プラズマ酸化物1000Av、Ar及びN2の雰囲気中
で675°Cで60分間反応させた構造体のオージェ組
成物の状態を示し、ここでは三角で炭素のデータ点を示
し、丸で酸素のデータ点を示し、十字でケイ素のデータ
点全示し、かつ四角でチタンのデータ点を示す。
第6A図では5i025000 A上にTi1500A
1その上に100[)Aがある構造体のラブフォード後
万赦乱解析(Rutherford Backscat
teringanalysis)(RBS解析)D)ら
誘導しfc第二次イオンエネルギーに対するカウントの
生のデータを示す。
酸素、ケイ素及びチタンについて示しである破線(工、
これらの元素が試料の表面にだけ存在するものとした場
合に予想される最大エネルギーを示す。
第6B図は、この生のデータから誘導したグラフであっ
て、第−界凹(プラズマ酸化物)と第二界面(T1/熱
酸化物)との間のO対Tiの原子比全示す。示しである
的確な深さを工、正確でない虞のある蕃度についての仮
定を使用して計算したものであるから正確ではないか、
深さについての相対的なざ4度の図面は信頼することが
できる。
第7A図では、熱5102約700A上にポリケイ素約
”/4/’ m %その上にTiSi2約270OA。
その上にプラズマ析出させた5i021000Aがある
構造体のラブフォート後方散乱解析(RBS解析)から
誘導したカウント対第二次イオンエネルギーの生のデー
タを示し、また第7B図では、このデータから誘導した
深さに対するSi : Ti比のグラフを示す。
第8A図では結晶ケイ素上[TiSi2約2900A1
その上にプラズマ析出させた5i021000Aがある
構造体のラブフォート後方散乱解析(RBS解析)−o
・ら誘導した第二次イオンエネルヤーに対するカウント
の生のデータを示し、また第8B図では、このデータつ
)らあ導した深さに対するSi:Ti比のグラフを示す
第9図ではチタン全析出させ、かつ反l心させて、ケイ
素ヲ露出させであるケイ化チタン領tfAを作った後の
給源/rドレン堀)領域、及び窒化チタン(または他の
導電性化合物)、その他を示す。
第10図でに本発明の次の段階を示し、窒化チタン層を
バタン化させて、局部的な相互連絡、及び所望によって
は接触パッドを提供した。
第11図でに、本発明によって作ったT 1si2クラ
ツド給源/ドレン拡赦及びケ9−トのある積極的な装唯
のトランジスタの特性を示す。亜しきい値特注は非常に
適切であること全指摘しておく。
次に目下の好ましい実施態様の製作及び使用を極めて詳
細に検討する。しかしながら、本発明でに非常に多種類
の独特の情況で具体化することのできる、広く応用する
ことのできる発明の理念を提供するものであり、検討す
る特定の実施態様は本発明品を作り、かつ使用する特定
の方法の単なる例であって、本発明の範囲を限定するも
のではないことを正しく認識するべきである。
第9図は本発明の若干の実施態様での一段階全示し、ト
ランジスタ構造体28(この冥施例では、基体10、チ
ャンネル領域16、軽くドーピングを施しであるドレン
伸長領域14のある給源/ドレン領域12、ケ9−ト誘
電体30、デート20、側壁酸化物18、及びフィール
ド酸化物26全包含スる)全チタン層22でコーティン
グ全開し、かつ加熱して、ケイ化チタン領域20を生成
した。
TiSi。過程の酸化物キャップ化変換でに、反応過程
の前に、厚さが100OAのTi層23の頂部に厚さが
50[IA〜1000Aの酸化物層23を析出させるこ
とを包含する。次に、通常の雰囲気の675℃の反応過
程は、反応環境が02によって汚染されることには関係
なく、起こる。
反応過程中に、Ti/Si○2界面で酸化物23はTi
層22の中に拡散してゆく酸素原子の供給源全提供する
。低温(例えば600°C〜675℃の範囲内)では、
この02はT1粒界でブラタされ、こfiはケイ素原子
が拡張して出るのを遅らせる。
Ti 22の頂部に酸化物層23があるために、過程が
反1ノロガス雰囲気中で汚染に対して鋭敏でなくなる。
このことに故意に汚染させた炉の中で、酸化物キャップ
を施しであるTi 3i 2過程を通して、若干のCM
O8理論集積回路(最小形状寸法1μm)を処理するこ
とによって証明しである。
この実験のために、PSG汚染されたTi5iz反応炉
を使用し、かつ精製アルゴン線全しゃ断しき管の供給源
の端から流出するN2気流全標準の10t/分から減じ
て217分にした。炉の負荷末端でパージガスもしゃ断
した。パージ時間、押し込み及び吸引の速度はすべて標
準にし、かつ反応条件を合理的な標準水準、すなわち6
25℃、650℃及び675°Cで30分に設足した(
種々の操作で)。
装置のウェハ9個を、通常は各ロットで処理する酸化物
上T1のパイロットスライス2個と共に処理して、反応
環境汚染を監視した。4個のロットのウェハにはTt1
000!の上に析出させたPECVD ff化物(60
0℃)1000Xがあったが、他の5個のウェハにはP
KCVD酸化物800Xとプラズマ窒化物400Xとの
配合物があった。
反応の処理後には管の給源末端の酸化物パイロットスラ
イス上のT1は、スライス面積の%以上が暗青/褐色に
変色して、総体の環境汚染を示した。次にロットスライ
スを、末端点検出法を使用し、60%以上のエツチング
で正規のプラズマ酸化物エツチングによる処理をした。
乾燥エツチング後、ロントスライス9個にメが音波 (Megasonic ) Ti/Tinストリップ処
理(H2O2/NH,OH浴液、低負荷サイクルでの超
音波力)を行った。
正規の架橋構造体を調査して、堀の間及びデートから堀
まででケイ化物の不足を照合して、p−チャネル装置、
またはチャネル装置のどちらにも架橋がないことを示し
た。堀及びゲートの面積抵抗は約10/口で標準であっ
た。外観検査では、TiSi2が拡散で出ることはなく
、またケイ化物の品質は標準のようであった。
迅速熱処理(RTP)ケイ化物生成(700℃で15秒
間)と同時に、酸化物キャップを施しである構造を使用
する、もう一つの試験でも、正常な結果を示した。
キャップ酸化物方法をMO8FET構造体の製作で実証
した。ケイ素が拡散して出て、Ti8i2を生成するの
は認められなかった。デートの長さがサブミクロン範囲
のトランジスタ16及び3000Xの側壁酸化物1Bを
引き続いて製作した。最終焼きなまし中に、汚染酸素原
子が追い出され、従ってTiSi2層のフィルムの品質
に悪影響はなかった。
焼きなまし後のTiSi2200面積抵抗は伝統的な自
己整合性Ti Sl 2層と同じであった。本発明の過
程の流れを次の節で説明する。
過程の流れの見本は下記の通りである、8/D焼きなま
し後の純チタン析出(1000X)窒化ケイ素/二酸化
ケイ素酸(400X/800X)の低温析出 ケイ化物反応(675°0130分) 窒化物/酸化物層のプラズマエツチング湿式化学エツチ
ングによる未反応チタン(及び窒化物/酸化物線条)の
選択的ストリッピング ケイ化物の焼きなましく800℃、60分)過程の流れ
のもう一つの見本は下記の通りである、 S/D焼きなまし後の純チタン0.1μmの析出510
2の低温(300°C)析出 ケイ化物反応、N2中675°Cで60分酸化物層のマ
スクを施さないプラズマエツチング(酸化物/窒化物エ
ツチングに通常使用するような標準フルオロエツチング
化学薬品使用〕 酸化物領域でのTi反応生成物の選択的湿式ストリッピ
ング(超音波かき混ぜによるH2o2/H2SO,、ま
たはH2O2/NH,OH)ケイ化物焼きなまし 過程の流れのもう一つの見本は下記の通りである、 S/D焼きなまし後に純チタン0.1μm析出SiO□
の低温(300°G)析出 N2中700°015秒間(過渡加熱)のケイ化物反応 酸化物層のマスクを施さないプラズマフルオロエツチン
グ 酸化物領域でのTi反応生成物の選択湿式ストツクぎン
グ(超音波かき混ぜによるH2O2/H2SO4′fた
はH20゜/NH,OH)ケイ化物焼きな1し 0.1μmプラスマ酸化物析出、及びマスクを施さない
乾式エツチング段階では過程のコストは番外である。し
かしながら、環境ガス汚染に対して過程の鋭敏性がなく
なる利点、従って過程の再現性の改良が恐らく不利な点
を補っている。
この手順で製作した装R構造体に関する電気的測定値金
若干第11図に示す。ここで試験したトランジスタ構造
体(これは本発明によって作った給源/ドレン被徨加工
がある)には許容できる亜しきい値漏れがあることを知
ることができる。
本発明と局部的な相互連絡を行うための選択は少なくと
も三つある、 最も好ましい過程の流れは下記の通りである、Ti 2
2及びキャップ酸化物23の全体への適用 低温直接反応の実施 局部相互連絡22′の位置全体だけにキャラf酸化物2
3を残すためのキャップ酸化物23のバタン化及びエツ
チング ケイ化物上でチタン金属を選択的に除去する化学薬品を
使用する湿式エツチング及び乾式エツチング、例えはメ
ガソニック(Me gas on i c )浄化(H
2O2/NH4OH/H20)  またはビランハ(P
iranha ) キャップ酸化物23の除去 ケイ化物20を焼きなましし、かつTiN局部相互連絡
22′を作るための窒素雰囲気中での高温反応の実施 もう一つの別法は、TiNエツチングを使用して窒化段
階の後に、局部的相互連絡をバタン化することである。
この別法の利点は、窒化段階でT1層から酸素若干除去
し、かつこれを除去しやすくすることである。
第三(及び好ましさの最も劣る)別法は下記の通りであ
る、 T1及びキャップ酸化物の全体への適用低@直接反応の
実施 キャップ酸化物の除去 局部的相互連絡の位IItを覆うための光抵抗体のバタ
ン化 ケイ化物上に選択的にチタン金属を除去する化学薬品を
使用する、湿式エツチングまたは乾式エツチング 元抵抗体の除去 ケイ化物の焼きなまし及びTiN局部相互連絡生成のた
めの窒素中での高温反応の実施 本発明を使用して実際に行った若干の試験結果は下記の
通りである、 焼きなまし前の面積抵抗   焼きなまし後の面積抵抗
迅速熱処理の使用 給源/ドレン拡散 1.07±0.4Ω/口    1.06±0.278
Ω/ロ1.12±0.06Ω/口    1.09±0
.056(SΩ/ロボリケイ素線 1.04±0.05Ω/口    1.02±0.01
97Ω/ロ1.02±0.015Ω/口   1.00
 ±0.00761Ω/口炉なましの使用 給源/ドレン拡散 1.61 ±0.1 Ω/口    0.995±0.
0272Ω/ロ1.25±0.12Ω/口    0.
985±0.0251Ω/ロボリケイ素線 1.91 土0.2 Ω/口    0.902±0.
0196Ω/口1o86±0.2Ω/口    0.8
92±0.224Ω/ロキヤツf酸化物をバタン化し、
かつエツチングし、露出金属を湿式エツチングし、矢に
残りの金F4を窒化して作ったTiN局部相互連絡線に
ついてもデータ全嘔った。こうして得た抵抗測定値では
(1)  こうして作った局部相互連絡では、面積抵抗
は約100/口であり、かつ (2)チタンは側部当たり約手ミクロンで下切りされて
いる ことを示した。この場合、この下切りは許容することが
不可能で、未反応金属は代りにプラズマエツチングで除
去することができた。
親特許明細書で教示したように、バタン化された局部相
互連絡層を得る方法は、窒素雰囲気中でチタン22を反
応させる工程の前に、薄い硬いマスク23を析出させて
バタン化することである。
例えは、プラズマ酸化物23(すなわち、低温、例えば
300℃でプラズマ反応器内で析出させたケイ素酸化物
−これでかなり低密度の酸化物を生成する)の1000
X層をチタン金属22の上に析出させ、エツチングして
、所望のパタンで局部相互連絡をマスクしくチタンに対
して選択的な、CHF3 + C2F6 + 02 +
 Heのような酸化エツチングを使用して、プラズマ酸
化物23の下のチタン層22がエツチングの停止を行う
ようにする)、かつTiN及びTiSi□化合物を生成
する反応中に適切に残る。チタン金属とプラズマ酸化物
との間では顕著な反応が起こり、従って(迅速焼きなま
しを使用した実施例では)ラブフォード後方散乱解析で
は、プラズマ酸化物層の下のチタン金属では、酸素対チ
タン原子比が0.69:1(フィールド酸化物上にあり
、かつ反応段階中窒素雰囲気に露出されている醗素対チ
タン原子比約0.25 : 1に比較して)である。こ
の高い酸素含有歓は、チタンの金属導電特性を消失させ
るのには不十分であるが、エツチングに対しては実質的
な抵抗力を与える( TiO2は非常に安定な化合物で
あってエツチングするのが非常に困難である)。残って
いる金属チタンを次の反応段階でチタンの窒化物及び(
または)ケイ化物に転化させることができる。この過程
では、伝導度、エツチング停止能力を包含し、かつ側方
拡散に対する障壁を提供する貴重な性質のある局部相互
連絡を提供するとは言うものの、少なくともケイ化のた
めに迅速熱なましを使用する場合には、このようにして
提供する相互連絡は最初は純粋なTiNではない(それ
の窒素原子画分は恐らくプラズマ酸化物マスクの隅を除
けば1%よりもはるかに少ない)ことを実験的に見い出
した。プラズマ酸化物のマスクはTiNエツチング段階
中は適切なままであることを指摘しておく。
この別法の実施態様で導入する追加の酸素画分は、少な
くとも二つの方法で非常に有利にすることができる。第
一には、T10□は化学的に非常に不活性であるから、
接触穴の位置でのエツチング停止剤として、局部相互連
絡層の耐久性に加わる、第二に、TiN層のエツチング
はずっと簡単になる、すなわち硬いマスクでバタン化さ
れた相互連絡の下切りをすることな(、TiNを湿式エ
ツチングすることができる。このための試料の湿式エツ
チングは、室温で水に溶解したNH4OH十H2O2で
あるが他の多くの湿式化学薬品を使用することができる
すなわち、ケイ化チタンは粗い表面を生じるのが代表的
であり、従って酸化物マスク23の下のチタンが酸化物
マスク23と反応して、表面シール剤としてチタン酸化
物を生成するのは、気持ちのよい驚きである。この表面
のTiO2の多い層は、湿式エツチング中にエツチング
剤の侵入を避け、従って、上記の簡単な湿式エツチング
処理ができる。
この実施態様の別の変換では、プラズマ酸化物の硬いマ
スクは、ケイ化物化加熱段階(例えば675°C段階)
の後で、焼きなまし段階(例えば800℃段階)の前に
、除去する。高温段階中に窒素雰囲気を確実に存在させ
ることによって、ケイ素及びドープ剤が少しでも拡散し
て出るのを抑え、かつ最初の加熱段階から保護された酸
化物マスクが実質的に全部窒化物に転化される、残りの
金属チタンは、上記のように追加の拡散障壁の利点を提
供する。もう一つの(好ましさの劣る)別法(二つのタ
イプのポリケイ素を用いるNMO8過程のため、あるい
は若干の0MO3過程のための)では、バタン化された
チタンを安定な導体に転化することは、窒素を含有しな
い雰囲気中で高温焼きなましを行い、従ってケイ素が拡
散して出るのが局部相互連絡ストラップ中のチタン金属
をケイ化チタンに転化することができる。
酸化物の硬いマスク23は厳密に全く除去してはならな
いことを指摘しておく一場合によっては残りの全過程の
間適切にしておくことができる。
この実施態様の非常に1要な利点は、TiNエツチング
が全く必要がないことであり、−代りに、標準の清浄化
溶液を使用してTiNを単に浸出する。
すなわち、この実施態様は、全部のうちで製作環境に移
すのには最も適切かも知れない。
この実施態様のもう一つの利点は、形状制限段階は単に
酸化物エツチングであるから、これは非常に計りやすい
ことである。
所望によつ℃は、TiN層2層上2タン化した後に、第
10図の構造体を作るために、第二の焼きな寸し工程を
使用して、ケイ化物層20の面積抵抗を1Ω/口または
、これ以下まで下げるのが好ましい。この第二熱処理工
程は、大気圧のアルゴン雰囲気中で800°0で60分
間行うのが好ましいが、これらのパラメーターは変化さ
せることができる。例えば、焼きなまし温度を750℃
から875°Cまでの範囲内、あるいはもっと広くさ゛
えすることができ、かつこの工程の他の処理パラメータ
ーも広く変化させることができる。
実際に、ケイ化物化は、場合によっては、せん光電球、
またはレーデ−加熱、あるいは他の過渡加熱方法を使用
して、過渡加熱段階として行うことができる。これは窒
化チタン層中に原子画分の高い未反応チタンを残しがち
であり、これは指摘されるように、バタン化を促進する
ことができ、かつ後の焼きなましで処理することができ
る。
ケイ化物の面積抵抗を下げる最終焼きなましを行った後
に、処理は通常のやり方で進める。今や例えば、低圧力
CVDパッド酸化物1000X、続いてホウリン酸ケイ
酸塩がラス1μmのような中間水準の誘電体を析出させ
ることができる。次に接触穴を中間水準誘電体の中に切
り、かつバタン化金属層を作って、所望の電気的相互連
絡バタンを得る。
次の処理に対して、使用するのが好ましい唯一の変更は
、中間水準vIt体を切断する接触エツチング剤は、好
ましくは窒化チタン上で止まるエツチング化学薬品にす
ることである。これは、窒化チタン層22を接触体の底
部で拡散障壁として使用することができること、及び窒
化チタン22は接触エツチング中にフィールド酸化物2
6の露出部分の下切りを阻止するので、堀に対する接触
体をフィールド酸化物領域26に1ねさせることができ
ることをも意味する。CF、及び025%のような、通
常のフッ素をベースとする酸化物エツチング化学薬品は
TiNに対して十分に選択性である。
言うまでもなく、本発明の明細書で極めて頻繁に引用す
るポリケイ素r−)層は、厳密にポリケイ素でなければ
ならないのではなくて、実質的に多結晶性または非品性
であり、かつ大画分のケイ素を含有する他の物質であっ
てもよく、この扱い方では、ケイ化物及びポリケイ素/
ケイ化物サンドインチ構造体を確かに包含し、かつ将来
の過程で類似の析出物及び電気的性質になる将来のす/
ドイツチ檎造体をも現在の過程のポリケイ素の代りに包
含しようとするものである。
同様に、キャップ酸化物23として非常に頻繁に引用し
た誘電体層は純粋な二酸化ケイ素でなければならないこ
とはなく、厳密にはケイ素酸化物でなくてもよく、代り
に生成熱がTiO2のそれよりも実質的に低い酸化物層
が誘電体の最低層である限り、説明した種々の実施態様
で示したように層状をした誘電体構造体を包含すること
ができる。
この酸化物層は酸化ケイ素層が好ましいが、本発明の教
示を同様に他の化合物に適用することができる。好まし
さは劣るが、チタンと反応して、拡散に対して粒界を不
動態化することのできる酸化性種を放出する他の誘電体
をケイ素酸化物の代りに使用することができる。
同様に、キャップ酸化物23として極めて頻繁に引用し
た誘電体層自体を一層以上の追加の層で覆って、酸素に
対する拡散障壁にする場合には、これらの層は、好まし
いほとんどの実施態様でのように、厳密には窒化ケイ素
でなければならないことはなく、同じ目的の役立つ他の
どんな物質(TiNのような)の代りにすることができ
S0同様に、チタンとして非常に頻繁に引用した金属層
22は、厳密には純粋なチタンでなければならないこと
はないが、代りに組成の大部分がチタンである限り、広
範囲のチタン合金または偏位合金のうちのどれであって
もよ(、Ti:V及びT1:A1合金は確かにこれに包
含され、かつTi:YまたはTi:Wのような他の金属
間組成物も使用することができる。
本発明の教示をチタン以外の金属に拡張することができ
ると考えられる。一般に、 (1)導電性ケイ化物を作り、 (2)金属が酸素で不動態化されれば、ケイ素を拡散さ
せない(ケイ化物生成に適する温度で)力)つ (3)  ケイ素醪化物を還元することのできる(ケイ
化物生成に適した温度で)、 金属は、どれでも本発明を使用することができる。
チタンはこれらの必要条件に合致することが分っている
限りの唯一の金属であり、かつ本発明をチタン(または
チタン合金)と用いて使用すれば、大変な利益を得るも
のであり、本発明の教示は他の適切な金属にも適用する
ことができる。
娼業界の熟達者は正しく認識していることではあるが、
本発明は広く変更し、かつ変化させることができ、これ
の範囲は特許請求の範囲以外には制限がない。
【図面の簡単な説明】
第1図はケイ素上に、チタン、プラズマ酸化物、を順次
析出させて処理したオージェ組成物の状態を示し、 第2図はケイ素上に、CVD TEO8酸化物、チタン
、プラズマ酸化物を順次析出させて処理した同様な状態
を示し、 第6図はCVD TEO8酸化物上にチタン、プラズマ
酸化物を順次析出させて処理した同様な状態を示し、 第4図はp+(ホウ素注入)ケイ素上に、T1、プラズ
マ酸化物を順次析出させて処理した同様な状態を示し、 第5図はn” (POCJ3ドー7〕ポリケイ素上にチ
タン、更にプラズマ酸化物を析出させ、処理した状態を
示し、 第6A図は5102上にチタンを析出させた構造体のR
B8解析に関するグラフであり、このデータから第6B
図を誘導し、 第7A図は5i02上にポリケイ素、更にTiSi2.
5102を析出させた構造体のRBS解析に関するグラ
フであり、このデータから第7B図を誘導し、第8A図
は結晶ケイ素上にTiSi2、更に5i02を析出させ
た構造体のRBS解析に関するグラフであり、このデー
タから第8B図を誘導し、第9図は給源/ドレン領域、
窒化チタン等を示し、 第10図は局部的相互連絡、接触パッド等全示し、 第11図はトランジスタ特性を示すグラフ及び数値であ
り、 10は基体、12は給源/ドレン領域、14は軽くドー
ピングを施した領域、16はチャンネル領域、18は側
壁酸化物、20はデート、22はチタンまたは窒化チタ
ンの層、22′は局部相互連絡、23は酸化物層、26
はフィールド酸化物、28はトランジスタ構造体、30
はデート誘電体、である。

Claims (1)

  1. 【特許請求の範囲】 (1)集積回路の製造において、工程 (a)本質的にケイ素から成る露出部分を包含していて
    、 一部分を作つてある集積回路構造体が載つ ている基体を準備し、 (b)主としてチタンから成る金属層を全体に析出させ
    、 (c)該金属層の少なくともあらかじめ定めてある部分
    に直接載つている、大部分が酸化物から成る誘電体層を
    作り、かつ (d)該金属層の部分が、該露出ケイ素の部分と反応し
    て、ケイ化チタンを生成するまで加熱を施し、 このようにして該誘電体層は、該誘電体層 の下の該金属層の部分を通つてケイ素が拡散して出るの
    を止める、 ことを特徴とする方法。 (2)更に、上記の工程(d)の次に、追加の工程、(
    e)誘電体層の、及び(または)金属層の残部の、あら
    かじめ定めてある部分を、あらかじめ定めてあるパター
    ンで除去して、局部的な相互連絡を確定し、かつ (f)窒素雰囲気中で加熱を施して、金属層の残つてい
    る部分を転化させて、大部分が窒化チタンから成る導電
    性物質にする、 ことを包含する、特許請求の範囲第(1)項に記載の方
    法。 (3)更に、上記の工程(d)の次に、追加の工程、(
    e)誘電体層を除去し、 (f)窒素雰囲気中で加熱を施して、金属層の残つてい
    る部分を転化させて、大部分が窒化チタンから成る導電
    性物質にし、かつ (g)該導電性物質をあらかじめ定めてあるパターンで
    エッチングして、局部的な相互連絡線を与える、 ことを包含する特許請求の範囲第(1)項に記載の方法
    。 (4)前記の工程(d)の次に、更に追加の工程、(e
    )誘電体層を除去し、 (f)金属層の残つている部分を、局部的な相互連絡線
    の位置に相当する、あらかじめ定めてあるパターンでエ
    ッチングし、かつ (g)窒素雰囲気中で加熱を施し、金属層の残つている
    部分を転化させて、大部分が窒化チタンから成る導電性
    物質にする、 ことを包含する特許請求の範囲第(1)項に記載の方法
    。 (5)集積回路の製造において、工程 (a)本質的にケイ素から成る露出部分を包含していて
    、 一部分を作つてある集積回路構造体が載つ ている基体を準備し、 (b)金属は (1)熱反応によつて導電性ケイ化物を形成することが
    でき、 (2)酸素で不動態化されている場合には(ケイ化物の
    生成に適切な温度で)ケイ素の拡 散通過をさせることなく、かつ (3)(該ケイ化物の生成に適切な温度で)SiO_2
    を還元することができる、 金属の層を全体に析出させ、 (c)該金属層の少なくともあらかじめ定めてある部分
    の直接上に載る、大部分が酸化物から成る誘電体層を作
    り、かつ (d)該金属層の部分が該露出しているケイ素の部分と
    反応して、窒化ケイ化チタンを生成するまで加熱を施し
    て、 これで誘電体層は、該誘電体層の下の該金 属層の部分を通つてケイ素が拡散して出るのを止める、 ことを特徴とする方法。 (6)金属層がチタン原子50%を包含する、特許請求
    の範囲第(1)項に記載の方法。 (7)金属層が本質的にチタンから成る、特許請求の範
    囲第(1)項に記載の方法。 (8)金属層を2000Åよりも薄い厚さに析出させる
    、特許請求の範囲第(1)項に記載の方法。 (9)誘電体層は本質的にケイ素酸化物から成る特許請
    求の範囲第(1)項に記載の方法。 (10)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は、本質的にケイ素酸
    化物から成る、特許請求の範囲第(1)項に記載の方法
    。 (11)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体の部分は本質的に、生成熱がT
    iO_2の生成熱よりも低い酸化物から成る、特許請求
    の範囲第(1)項に記載の方法。 (12)誘電体層は本質的に低密度ケイ素酸化物から成
    る、特許請求の範囲第(1)項に記載の方法。 (13)誘電体層が本質的に、大画分の水素を包有する
    低密度ケイ素酸化物から成る特許請求の範囲第(1)項
    に記載の方法。 (14)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は、大部分がケイ素酸
    化物から成り、かつ該層状構造体の少なくとも他の一部
    の部分が本質的に窒化ケイ素から成る特許請求の範囲第
    (1)項に記載の方法。 (15)誘電体を層状構造体として作り、かつ金属層に
    最も近接する該誘電体層の部分は、大部分がケイ素酸化
    物から成り、かつ該層状構造体の少なくとも他の一部の
    部分は本質的に、酸素に対して拡散障壁になる物質から
    成る、特許請求の範囲第(1)項に記載の方法。 (16)金属層は50原子%よりも多量のチタンを包含
    する特許請求の範囲第(2)項に記載の方法。 (17)金属層は本質的にチタンから成る、特許請求の
    範囲第(2)項に記載の方法。 (18)金属層を2000Åよりも薄い厚さに析出させ
    る特許請求の範囲第(2)項に記載の方法。 (19)誘電体層は本質的にケイ素酸化物から成る特許
    請求の範囲第(2)項に記載の方法。 (20)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は本質的にケイ素酸化
    物から成る特許請求の範囲第(2)項に記載の方法。 (21)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は本質的に、生成熱が
    TiO_2の生成熱よりも実質的に少ない酸化物から成
    る、特許請求の範囲第(2)項に記載の方法。 (22)誘電体層は本質的に、低密度の酸化ケイ素から
    成る特許請求の範囲第(2)項に記載の方法。 (23)誘電体層は本質的に、大画分の水素を包有する
    低密度の酸化ケイ素から成る、特許請求の範囲第(2)
    項に記載の方法。 (24)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は、大部分がケイ素酸
    化物から成り、かつ該層状構造体の少なくとも他の一部
    の部分は本質的に窒化ケイ素から成る、特許請求の範囲
    第(2)項に記載の方法。 (25)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は、大部分がケイ素酸
    化物から成り、かつ該層状構造体の少なくとも他の一部
    の部分は本質的に、酸素に対する拡散障壁になる物質か
    ら成る、特許請求の範囲第(2)項に記載の方法。 (26)金属層は50原子%よりも多量のチタンを包含
    する特許請求の範囲第(3)項に記載の方法。 (27)金属層は本質的にチタンから成る特許請求の範
    囲第(3)項に記載の方法。 (28)金属層を2000Åよりも薄い厚さに析出させ
    る特許請求の範囲第(3)項に記載の方法。 (29)誘電体層は本質的にケイ素酸化物から成る特許
    請求の範囲第(3)項に記載の方法。 (30)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体の部分は本質的にケイ素酸化物
    から成る、特許請求の範囲第(3)項に記載の方法。 (31)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体の部分は本質的に、生成熱がT
    iO_2のそれよりも実質的に少ない酸化物から成る、
    特許請求の範囲第(3)項に記載の方法。 (32)誘電体層は本質的に低密度の酸化ケイ素から成
    る、特許請求の範囲第(3)項に記載の方法。 (33)誘電体層は本質的に、大画分の水素を包有する
    低密度の酸化ケイ素から成る、特許請求の範囲第(3)
    項に記載の方法。 (34)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は大部分がケイ素酸
    化物から成り、かつ該層状構造体の少なくとも他の一部
    の部分は、本質的に窒化ケイ素から成る、特許請求の範
    囲第(3)項に記載の方法。 ム 誘電体層を層状構造体として作り、かつ金属層に最
    も近接する該誘電体層の部分は大部分が、ケイ素酸化物
    から成り、かつ該層状構造体の少なくとも他の一部の部
    分は本質的に、酸素に対する拡散障壁になる物質から成
    る、特許請求の範囲第(3)項に記載の方法。 (36)金属層は50原子%よりも多量のチタンを包含
    する特許請求の範囲第(4)項に記載の方法。 (37)金属層は本質的にチタンから成る特許請求の範
    囲第(4)項に記載の方法。 (38)金属層を2000Åよりも薄い厚さに析出させ
    る特許請求の範囲第(4)項に記載の方法。 (39)誘電体層は本質的にケイ素酸化物から成る特許
    請求の範囲第(4)項に記載の方法。 (40)誘電体層を層状構造体として作り、かつ金属層
    に最も近接する該誘電体層の部分は本質的にケイ素酸化
    物から成る、特許請求の範囲第(4)項に記載の方法。 (41)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は本質的に、生成熱
    がTiO_2のそれよりも実質的に少ない酸化物から成
    る、特許請求の範囲第(4)項に記載の方法。 (42)誘電体層は本質的に低密度の酸化ケイ素から成
    る、特許請求の範囲第(4)項に記載の方法。 (43)誘電体層は本質的に、大画分の水素を包有する
    低密度の酸化ケイ素から成る特許請求の範囲第(4)項
    に記載の方法。 (44)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は、大部分がケイ素
    酸化物から成り、かつ該層状構造体の少なくとも他の一
    部の部分は、本質的に窒化ケイ素から成る、特許請求の
    範囲第(4)項に記載の方法。 (45)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は、大部分がケイ素
    酸化物から成り、かつ該層状構造体の少なくとも他の一
    部の部分は本質的に、酸素に対する拡散障壁になる物質
    から成る、特許請求の範囲第(4)項に記載の方法。 (46)金属層は50原子%よりも多量のチタンを包含
    する第(5)項に記載の方法。 (47)金属層は本質的にチタンから成る特許請求の範
    囲第(5)項に記載の方法。 (48)金属層を2000Åよりも薄い厚さに析出させ
    る特許請求の範囲第(5)項に記載の方法。 (49)誘電体層は本質的にケイ素酸化物から成る特許
    請求の範囲第(5)項に記載の方法。 (50)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は本質的にケイ素酸
    化物から成る特許請求の範囲第(5)項に記載の方法。 (51)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体層の部分は本質的に、生成熱
    がTiO_2のそれよりも実質的に少ない酸化物から成
    る、特許請求の範囲第(5)項に記載の方法。 (52)誘電体層は本質的に低密度の酸化ケイ素から成
    る、特許請求の範囲第(5)項に記載の方法。 (53)誘電体層は本質的に、大画分の水素を包有する
    低密度の酸化ケイ素から成る特許請求の範囲第(5)項
    に記載の方法。 (54)誘電体を層状の構造体として作り、かつ金属層
    に最も近接する該誘電体の部分は、大部分がケイ素酸化
    物から成り、かつ該層状構造体の少なくとも他の一部の
    部分は、本質的に電化ケイ素から成る、特許請求の範囲
    第(5)項に記載の方法。 (55)誘電体層を層状の構造体として作り、かつ金属
    層に最も近接する該誘電体の部分は、大部分がケイ素酸
    化物から成り、かつ該層状構造体の少なくとも他の一部
    の部分は本質的に、酸素に対する拡散障壁になる物質か
    ら成る、特許請求の範囲第(5)項に記載の方法。
JP62051833A 1986-03-07 1987-03-06 集積回路装置の製造方法 Expired - Fee Related JPH065669B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/837,468 US4657628A (en) 1985-05-01 1986-03-07 Process for patterning local interconnects
US837468 1986-03-07
US06/876,947 US4690730A (en) 1986-03-07 1986-06-20 Oxide-capped titanium silicide formation
US876947 1986-06-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3038627A Division JPH04211122A (ja) 1986-03-07 1991-03-05 集積回路装置とそれを製造する方法

Publications (2)

Publication Number Publication Date
JPS6393110A true JPS6393110A (ja) 1988-04-23
JPH065669B2 JPH065669B2 (ja) 1994-01-19

Family

ID=27125942

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62051833A Expired - Fee Related JPH065669B2 (ja) 1986-03-07 1987-03-06 集積回路装置の製造方法
JP3038627A Pending JPH04211122A (ja) 1986-03-07 1991-03-05 集積回路装置とそれを製造する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP3038627A Pending JPH04211122A (ja) 1986-03-07 1991-03-05 集積回路装置とそれを製造する方法

Country Status (3)

Country Link
US (1) US4690730A (ja)
JP (2) JPH065669B2 (ja)
KR (1) KR960013135B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380542A (ja) * 1989-08-23 1991-04-05 Nec Corp 半導体集積回路装置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4921813A (en) * 1988-10-17 1990-05-01 Motorola, Inc. Method for making a polysilicon transistor
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Mis型半導体装置およびその製造方法
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
ES2063262T3 (es) * 1989-04-11 1995-01-01 At & T Corp Metodo para fabricar circuitos integrados de siliciuro.
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
JP2660072B2 (ja) * 1989-11-10 1997-10-08 株式会社東芝 コンタクトの形成方法
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
US5411907A (en) * 1992-09-01 1995-05-02 Taiwan Semiconductor Manufacturing Company Capping free metal silicide integrated process
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
US5686748A (en) * 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JP2792467B2 (ja) * 1995-06-13 1998-09-03 日本電気株式会社 半導体装置の製造方法
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6054387A (en) * 1996-09-13 2000-04-25 Texas Instruments Incorporated Method for forming a silicide region
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
TW400561B (en) * 1998-06-08 2000-08-01 United Microelectronics Corp The manufacturing method of the self-aligned salicide
US6555455B1 (en) 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
TW452982B (en) * 1998-10-05 2001-09-01 Seiko Epson Corp Semiconductor device and method for producing the same
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US9147779B2 (en) * 2013-05-01 2015-09-29 The Boeing Company Solar cell by-pass diode with improved metal contacts
KR102123038B1 (ko) * 2013-07-31 2020-06-16 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Mis型半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Mis型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380542A (ja) * 1989-08-23 1991-04-05 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPH065669B2 (ja) 1994-01-19
JPH04211122A (ja) 1992-08-03
KR960013135B1 (ko) 1996-09-30
US4690730A (en) 1987-09-01
KR870009462A (ko) 1987-10-26

Similar Documents

Publication Publication Date Title
JPS6393110A (ja) 集積回路装置の製造方法
JP2565665B2 (ja) シリサイド層の形成方法
US5318924A (en) Nitridation of titanium-tungsten interconnects
US5962904A (en) Gate electrode stack with diffusion barrier
US4940509A (en) Isotropic etchant for capped silicide processes
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
JPH0736403B2 (ja) 耐火金属の付着方法
JPS616822A (ja) ドーパントの外拡散を禁止する方法及び半導体装置
US20060014355A1 (en) Semiconductor device and method of manufacturing the same
JPH0581664B2 (ja)
JPS5830162A (ja) 電極の形成方法
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
JP2001250794A (ja) 半導体装置および導電構造を形成するためのプロセス
JPH05347271A (ja) 酸化物によりキャップされたケイ化チタン形成方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
US6277743B1 (en) Method of fabricating self-aligned silicide
EP2063464B1 (en) Method for oxidizing a structure during the fabrication of a semiconductor device
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JPS6261345A (ja) 半導体装置の製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
KR100249773B1 (ko) 혼합비정질 박막을 이용한 반도체 제작방법
JPH0799178A (ja) 半導体装置の製造方法
JPH05166752A (ja) チタンシリサイド層の形成方法
JPH10189605A (ja) タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法
US6127270A (en) Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees