JPS639121A

JPS639121A - ドライエツチング方法

Info

Publication number: JPS639121A
Application number: JP15158786A
Authority: JP
Inventors: Sayaka Sudou; 須藤　さやか; Keiji Horioka; 啓治堀岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-06-30
Filing date: 1986-06-30
Publication date: 1988-01-14
Anticipated expiration: 2012-09-17
Also published as: JP2654003B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体素子製造プロセスに用いられるドライ
エツチング方法に係わり、特に放電により生成した中性
ラジカルを輸送して無損傷のエツチングを行うドライエ
ツチング方法に関する。

（従来の技術）近年、半導体集積回路におけるパターンサイズの微細化
に伴い、３ｉ基板に深い溝を形成し、この溝で素子分離
を行ったり溝内にキャパシタを形成する技術が注目され
ている。この種の溝は一般に、反応性イオンエツチング
（ＲＩＥ）で形成されるが、ＲＩＥはイオン衝撃を伴う
ために、エツチングしたＳｔ衣表面ダメージを与える。

従って、ＲＩＥにより３ｉ基板に溝を形成した場合、そ
の後処理として表面層〈ダメージ層）を除去する表面洗
浄処理が必要となる。

上記の表面洗浄処理には基板表面にダメージを与えない
ことが必須であるが、このような無損傷のドライエツチ
ング方法の一つとして、ケミカル−ドライエツチング（
ＣＤＥ）が挙げられる。このＣＤＥは、エツチングすべ
き被処理基体とは別の＠域で反応ガスを放電により解離
し、この放電により生成された活性種を被処理基体まで
輸送して該基体をエツチングする方法である。通常、ゲ
ートのポリシリコンエツチング等のＣＤＥでは、ＣＦ４
と０２との混合ガスが用いられている。ところが、これ
を単結晶ＳｉのＲＩＥのＶ＆処理に用いると、ｏ２の添
加量により次のような問題を招いた。即ち、０２の添加
量が少ない場合には、処理面に荒れが生じる。逆に、０
２添加量が多い場合には、マスク近くでエツチングが遅
くなり、溝の上部と下部とで処理が均一に進まないこと
が判明した。

また、多層レジストプロセスで、スピンオングラス（Ｓ
ＯＧ）のマスクでレジストをパターニングした後、この
ＳＯＧを除去する工程にもＣＤＥが使われているが、上
記と同様なＣＦ４と０２との混合ガス系では、含まれる
酸素のためにレジストが侵される。そして、サブミクロ
ンのパターンの場合、この現象による寸法変換差が重大
な問題になることが判ってきた。

（発明が解決しようとする問題点）このように従来方法では、ＲＩＥにより溝を形成したの
ちの後処理（表面処理）として、表面荒れを起こすこと
なくダメージ層を均一に除去することは困難であった。

また、多層レジスト構造におけるスピンオングラスをレ
ジストの後退を招くことなくエツチングすることは困難
であった。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、ＣＤＥの欠点である０２ガスの影響を
排除し、ＲＩＥの後処理における溝内の均−且つ平坦な
エツチング処理（表面洗浄処理）を行うことのできる無
損傷のドライエツチング方法を提供することにある。

また本発明の他の目的は、多層レジスト構造における下
層レジスト上部のマスク層を、レジストを侵すことなく
エツチングすることのできる無損傷のドライエツチング
方法を提供することにある。

［発明の構成］（問題点を解決するための手段〉本発明の骨子は、ＣＦ４　＋０２混合ガスによるＣＤＥ
の欠点である０２ガスの影響を排除するために、弗素原
子供給源として、ＣＦ４の代りに炭素原子を含まないガ
スを用いることにある。

弗素原子供給源としてＣＦ４を用いる通常のＣＤＥでは
、ＣＦ４に対し数１０％〜数倍の０２ガスを添加するこ
とが必要である。これは、放電により生成した活性種の
輸送中、或いは被処理、基体表面において、ＣＦ４の放
電により生じた炭素を酸素と結合した安定な連発性物質
として除去し、弗素原子によるエツチングが有効に行わ
れるようにするためである。

本発明者等は、第２図に示す如く単結晶Ｓｉ基板２１上
にＳｉＯ２のマスク２２を形成した被処理基体をＣＦ４
　＋０２混合ガスのＣＤＥでエツチングした。その結果
、ｏ２の添加量が多い場合には、第３図（ａ）に示す如
くマスク２２の近くでエツチングが遅い形状となった。

この現象は、ｏ２の効果によるものであり、０２の添加
量を少なくすると、第３図（ｂ）に示す如く等本釣なエ
ツチング形状となる。しかしながら、この場合Ｃが十分
除去されないために、エツチング面が著しく荒れること
になる。従って、第３図（Ｃ）に示す如き理想的な等方
エツチングを行うためには、０２添加の必要のない反応
ガス、換言すれば炭素を含まない反応ガスを用いればよ
いことが理解される。

本発明はこのような点に着目し、反応性イオンエツチン
グにより溝が形成された被処理基体を真空容器内に収容
し、この容器とは分離された領域で反応ガスを放電によ
り解離し、この放電により生成した活性種を上記容器内
に導入して、上記被処理基体の表面層をエツチングする
ドライエツチング方法において、前記反応ガスとして、
弗素原子を含み且つ酸素原子を含まないガス、例えばＮ
Ｆ３或いはＳＦｓを用いるようにした方法である。

また本発明は、下地基板上に有機レジスト及び無機レジ
ストからなる多層レジスト構造が形成され且つこの多層
レジスト構造がバターニングされた被処理基体を真空容
器内に収容し、この容器とは分離された領域で反応ガス
を放電により励起し、この放電により生成した活性種を
上記容器内に導入して、上記多層レジスト構造の無機レ
ジストをエツチングするドライエツチング方法において
、前記反応ガスとして、弗素原子を含み且つ酸素原子を
含まないガス、例えばＮＦ３或いはＳＦｓを用いるよう
にした方法である。

（作用）上記方法によれば、反応ガスが炭素を含まないので、酸
素を添加する必要がなくなる。従って、反応ガスは、３
ｉに吸着され易い酸素及び炭素を共に含まなくてよいの
で、従来のＣＦ４　＋０２混合ガス系に比べると、清浄
なエツチング面を得易くなる。更に、反応ガスに０２を
含ませなくてよいので、レジストを侵す虞れが少なくな
り、多層レジスト構造等のレジストマスクを設けた基板
に関しては、微細加工に有利となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図である。図中１１は真空容器
であり、この容器１１内には被処理基体１２を載置する
試料台１３が収容されている。容器１１にはガス導入口
１４が設けられており、このガス導入口１４には放電管
１５の一端が接続されている。放電管１５は、マイクロ
波電源１６に接続された導波管１７にカップリングされ
ている。放電管１５の他端には、反応ガス又は反応ガス
と希釈ガスとの混合ガスが導入される。そして、放電管
１５内で反応ガスの活性種が生成され、この活性種がガ
ス導入口１４を介して容器１１内に導入されるものてな
っている。また、容器１１内に導入されたガスは、ガス
排気口１８から排気されるものとなっている。なお、希
釈ガスは放電管１５を通さず、ガス導入口１４とは別に
設けたガス導入口１９から容器１１内に直接導入するこ
とも可能である。

次に、上記装置を用いたＲＩＥの後処理方法（表面洗浄
処理）について、第４図を参照して説明する。

まず、第４図（ａ）に示す如く単結晶Ｓｉ基板４１上に
熱酸化３ｉ０２　！１４２ａ、Ｓ　ｉｓ　Ｉ４　！！４
２ｂ、ＣＶＤ−８１ｏ２ＩＩ４２ｃからなるマスク４２
を設けた被処理基体を用意し、これをＲＩＥでエツチン
グして深さ約４．５［μｍ］、開口幅約１［μｍ］の溝
４３を形成した。続いて、酸素プラズマで表面の有機物
を除去した後、希弗酸に浸し、水洗・乾燥した。

上記の構造を被処理基体１２として、前記第１図に示す
装置の試料台１３上に載置した。容器１１内を排気した
後、放電ｉ！１５に反応ガスとしてＮＦ３を導入し、マ
イクロ波放電によって活性種を生成し、この活性種を容
器１１内に導入する。

これにより、第４図（１））に示す如く、ｌＩ４３内を
薄くエツチング、つまり洗浄処理した。この洗浄処理に
おいては、表面荒れを招くこともなく、表面層を均一に
且つ平滑にエツチングすることができた。

なお、ＮＦ３を用いた時の８１のエツチング速度は約１
０００　［人／ｍｉｎ　］であり、洗浄処理のためには
やや速い。そこで、ＮＦ３と共に３倍量のＮ２を放電管
１５を通して添加したところ、エツチング速度は約２０
０［人／１ｎ］と適度に遅くなり、且つエツチング形状
はやはり良好であった。

また、希釈ガスとして、Ｎ２の代りに＠ｅ、　Ｎｅ。

Ａｒ等の希ガスを用いても、同様にエツチング速度を制
御することができた。さらに、放電管１５を通さずガス
導入口１９から希釈ガスを直接容器１１内に導入しても
、同様にエツチング速度を制御することができた。

一方、従来通りに、ＣＦ４に３倍量の０２を添加したも
のを反応ガスとして用いると、第４図（Ｃ）に示す如く
溝４３の開口部４４のエツチング速度が遅くなり、開口
部４４のダメージ層が除去されなかった。

このように本実施例方法によれば、ＲＩＥにより形成さ
れた溝４３の表面をＣＤＥにより洗浄処理するに際し、
反応ガスとしてＮＦ３を用いることにより、溝４３内の
表面を均−且つ平坦に薄くエツチングすることができ、
ダメージ層を確実に除去することができる。従って、Ｒ
ＩＥ後のダメージ層を除去するための表面処理方法とし
て極めて有効である。

次に、多層レジスト構造のマスクエツチング方法につい
て、第５図を参照して説明する。

まず、第５図（ａ）に示す如く、単結晶＄１基板５１上
に厚さ８５００　［大コの熱酸化膜５２を形成し、その
上に厚さ１［μｍ］のＡｇ−５＋スパッタ膜５３を形成
する。この上に、下層レジスト／ＳＯＧ／上層レジスト
の多層レジスト構造を形成し、下層レジストまで０．８
［μｍ］幅のラインパターンを形成した。続いて、上層
レジスト（図示せず）をマスクとして５ＯＧ５５をエツ
チングし、ざらに５ＯＧ５５をマスクとして下層レジス
ト５４をエツチングした。ここで、下層レジスト５４と
しては有機レジストを用いた。

上記構造の被処理基体を前記第１図に示す装置の試料台
１３上に載置し、反応ガスとしてＮＦ３を用いて５ＯＧ
５５をエツチングしたところ、第５図（ｂ）に示す如く
、レジスト５４の後退もなく５ＯＧ５５のみを除去する
ことができた。これは、反応ガスとして炭素を含まない
ＮＦ３を用いているので、酸素の添加が不要となり、レ
ジストが侵されることは殆どないからである。また、２
００［％コオーバエッチングの条件でも、下層レジスト
５４の幅の減少は１００　［人］以下であった。

これに対し、従来のようにＣＦ４とｏ２との混合ガスを
用いて５ＯＧ５５をエツチングしたところ、１００［％
］オーバエツチングの条件で下層レジスト５４は第５図
（Ｃ）に示す如く、幅が約０．７　［４層コとなり、Δ
＝０．１［μｍ］の減少が生じた。このレジストの後退
は、寸法変換差を生じることになり、サブミクロンのパ
ターン形成にあっては致命的な欠点となる。

このように本実施例方法によれば、多層レジストプロセ
スにおいて、ＣＤＥにより５ＯＧ５５をエツチングする
際に、反応ガスとしてＮＦ３を用いることにより、下層
レジスト５４の後退を招くことなく５ＯＧ５５をエツチ
ング除去することができる。このため、サブミクロンパ
ターンの形成に極めて有効である。

なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記反応ガスとしてはＮＦ３の代り
に、ＳＦｓを用いても実施例と同　　　一様の効果を得
ることができた。また、多層レジスト構造においては、
ＳＯＧの代りにシリコン含有レジストを用いることによ
り、３層でなく２層レジスト構造に適用することも可能
である。さらに、下層レジストとしては有機レジスト、
ＳＯＧ若しくはシリコン含有レジストの代りには態別レ
ジストであれば用いることが可能である。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。

［発明の効果］以上詳述したように本発明によれば、ＣＤＥでエツチン
グする際の反応ガスとして、ＮＦ３やＳＦｓ等の弗素原
子を含み且つ炭素原子を含まないガスを用いることによ
り、ＲＩＥによるエツチング後のダメージ層の除去（表
面洗浄処理）を、表面荒れを招くことなく均一に行うこ
とかできる。

また、多層レジスト構造における下層レジスト上部のマ
スク層の除去を、下層レジストの後退を招くことなく行
うことができる。従って、各種半導体集積回路の製造プ
ロセスに適用して、有効な効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図、第２図及び第３図はそれぞ
れ本発明の詳細な説明するための模式図、第４図は本発
明の一実施例を説明するためのもので溝の表面洗浄処理
工程を示す断面図、第５図は他の実施例を説明するため
のもので多層レジスト構造のＳＯＧエッチング工程を示
す断面図である。１１・・・真空容器、１２・・・被処理基体、１３・・
・試料台、’１４．１９・・・ガス導入口、１５・・・
放電管、１６・・・マイクロ波ＮＮ、１７・・・導波管
、１８・・・ガス排気口、４１．５１・・・単結晶８１
基板、４２・・・マスク、４３・・・溝、５４・・・下
層レジスト、５５・・・ＳＯＧ。出願人代理人　弁理士　鈴江武彦番第　１１１７第２図第３図第４図手続補正書昭和６１年１０月２４日特許庁長官　　黒　１）明　雄　殿１、事件の表示特願昭６１−１５１５８７号２、発明の名称ドライエツチング方法３、補正をする者事件との関係　　　特許出願人（３０７）　　株式会社　東芝４、代理人東京都千代田区霞が関３丁目７番２号　ＵＢＥビル〒１
００　　電話　０３　（５０２）３１８１　（大代表）
（１）特許請求の範囲の記載を別紙の通りに訂正する。（２）明細書の第６頁１５行目から同頁１６行目にかけ
て「被処理基体」とあるのを、ｒＲＩＥダメージのある
被処理基体」と訂正する。（３）明細書の第９頁１５行目に「ものてなっている。」とあるのを、「ものとなっている。」と訂正する。（１）　　反応性イオンエツチングによりイオン衝撃を
受けた被処理基体を真空容器内に収容し、二の容器とは
分離された領域で弗素原子を含み且つ炭素原子を含まな
い反応ガスを放電により解離し、この放電により生成し
た活性種を上記容器内に導入して、上記被処理基体の表
面層をエツチングすることを特徴とするドライエツチン
グ方法。ング方法。（３）前記反応ガスとして、ＮＦ３或いはＳＦ６を用い
たことを特徴とする特許請求の範囲第１項記載のドライ
エツチング方法。（４）前記反応ガスを、Ｎ２或いは希ガスで希釈したこ
とを特徴とする特許請求の範囲第１項又は第３項記載の
ドライエツチング方法。（５）前記被処理基体として単結晶シリコン基板を用い
たことを特徴とする特許請求の範囲第１項記裁のドライ
エツチング方法。（６）下地基板上に有機レジスト及び無機レジストから
なる多層レジスト構造が形成され且つこの多層レジスト
構造がバターニングされた被処理基体を真空容器内に収
容し、この容器とは分離された領域で弗素原子を含み且
つ炭素原子を含まない反応ガスを放電により励起し、こ
の放電により生成した活性種を上記容器内に導入して、
上記多層レジスト構造の無機レジストをエツチングする
ことを特徴とするドライエツチング方法。（７）前記反応ガスとして、ＮＦ３或いはＳＦ６を用い
たことを特徴とする特許請求の範囲第６項記載のドライ
エツチング方法。（８）前記反応ガスを、Ｎ２或いは希ガスで希釈したこ
とを特徴とする特許請求の範囲第６項又は第７項記載の
ドライエツチング方法。（９）　　前記無機レジストとしてスピンオングラス或
いはシリコン含有レジストを用いたことを特徴とする特
許請求の範囲第６項記載のドライエツチング方法。

Claims

【特許請求の範囲】

（１）反応性イオンエッチングにより溝が形成された被
処理基体を真空容器内に収容し、この容器とは分離され
た領域で弗素原子を含み且つ炭素原子を含まない反応ガ
スを放電により解離し、この放電により生成した活性種
を上記容器内に導入して、上記被処理基体の表面層をエ
ッチングすることを特徴とするドライエッチング方法。
（２）前記反応ガスとして、ＮＦ＿３或いはＳＦ＿６を
用いたことを特徴とする特許請求の範囲第１項記載のド
ライエッチング方法。
（３）前記反応ガスを、Ｎ＿２或いは希ガスで希釈した
ことを特徴とする特許請求の範囲第１項又は第２項記載
のドライエッチング方法。
（４）前記被処理基体として単結晶シリコン基板を用い
たことを特徴とする特許請求の範囲第１項記載のドライ
エッチング方法。
（５）下地基板上に有機レジスト及び無機レジストから
なる多層レジスト構造が形成され且つこの多層レジスト
構造がパターニングされた被処理基体を真空容器内に収
容し、この容器とは分離された領域で弗素原子を含み且
つ炭素原子を含まない反応ガスを放電により励起し、こ
の放電により生成した活性種を上記容器内に導入して、
上記多層レジスト構造の無機レジストをエッチングする
ことを特徴とするドライエッチング方法。
（６）前記反応ガスとして、ＮＦ＿３或いはＳＦ＿６を
用いたことを特徴とする特許請求の範囲第５項記載のド
ライエッチング方法。
（７）前記反応ガスを、Ｎ＿２或いは希ガスで希釈した
ことを特徴とする特許請求の範囲第５項又は第６項記載
のドライエッチング方法。
（８）前記無機レジストとしてスピンオングラス或いは
シリコン含有レジストを用いたことを特徴とする特許請
求の範囲第５項記載のドライエッチング方法。