JPS6386433A - フオトレジストの塗布方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はフォトレジストの塗布方法に関する。

（従来の技術） フォトレジストを用いたリソグラフィー技術は、半導体
集積回路の製造に不可欠な技術であり、近年では、１ｕ
Ｍからさらにはサブミクロンリングフィー技術も実用化
されつつある。フォトレジストは上記の様な微細加工時
のマスクとして使用されるが、加工後は除去してしまわ
ないと後工程での汚染の原因となる。又通常フォトレジ
ストは回転塗布法により、半導体基板上に形成されるが
、この際半導体基板裏面へのフォトレジストのまわりこ
みがあると、後工程の各種装置を汚染させる。

そこで、半導体基板のエッチ部のレジストを除去する方
法がとられている０通常は半導体基板を回転させながら
基板エッチに向って、レジストの溶剤となるシンナーを
吹きつけることによって基板エッチ部のレジストを除去
しているが、基板の回転数やシンナーな吹きつけ量の最
適化が困鑑であり、この最適化が不十分だと、シンナー
の飛沫や雰囲気によって、基板中央部のフォトレジスト
にもピンホールなどのＤｅｆｅｃｔを発生させる。

（発明が解決しようとする問題点） 上述したように従来の基板エッチのレジスト除去法では
基板中央部のＤｅｆｅｃｔが懸念される。これは回転し
ている基板にシンナーが吹きつけられた際にはねる飛沫
や残留雰囲気によるものと考えられる。そこで第１図に
示すようなガイドリングを基板に接近させ、そこに無反
応性の高圧ガスをブローしながら、基板エッチのレジス
トを除去することによって、基板中央部のＤｅｆｅｃｔ
の発生を防ぐことができる。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、半導体基板にフォトレジストを回転塗布し基
板エッチのフォトレジストを除去がる際に、基板より所
望量径の小さいガイドリングを基板に接近させて、この
ガイドリング内に高圧ガスをブローすることによって、
基板中央部のフォトレジストのＤｅｆｅｃｔの発生を防
ぐことを特徴とする。

（作　用） 本発明によれば、基板エッチのフォトレジスト除去のた
めのシンナーの飛沫や雰囲気が基板中央部に侵入するこ
とを防ぎ、基板エッチ部が除去された無欠陥のフォトレ
ジストを形成することができる。

（実施例） 以下、本発明の実施例を図面を参照して説明する。第１
図〜第４図は本発明の基板エッヂレジスト除去法を用い
たフォトレジストの塗布形成法の具体的実施例である。

半導体基板１１をまず、高速回転させ、基板表面上のゴ
ミをクリーニングした後フォトレジスト１２を滴下する
。その後５００ｒｐｍｕで０．８ｓｅｃ、　６００ｒｐ
ｍで０．８ｓｅｃ回転し所望膜厚の得られる４０００ｒ
ｐｍで２０ｓｅｃ回転させ、フォトレジストを半導体基
板上に形成する（第１図）。

次に半導体基板１１より３１１１ｍ径の小さいガイドリ
ング１３を基板１１に１ｍの距離まで接近させる（第２
図）。

さらにガイドリング１３内にＮ２ガスをブローしながら
基板１１を４００Ｏｒｐｍで回転させ、基板エッチに向
ってレジストシンナー１４を１０ｓｅｃ吹きつける（第
３図）。

さらに、レジストシンナーの雰囲気除去のため４０００
ｒｐ麿で２０ｓｅｃ乾燥回転させる（第４図）。

〔発明の効果〕

以上の本発明による基板エッヂレジスト除去法を用いた
フォトレジスト塗布方法を用いて試作したＧａＡｓ　Ｉ
ＣのＹｌｅｌｄは本発明によりダストや欠陥を低減させ
たことによって、従来の６０％から８０％に向上した。

ための工程断面図である。

】１・・・半導体基板 １２・・・フォトレジスト １３・・・ガイドリング １４・・・レジストシンナー 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久男 第　　１　図 第　　２　図 ｓ３図 Ｉ！４図

Claims (1)

【特許請求の範囲】
1. 半導体基板上にフォトレジストを回転塗布する際にフォ
   トレジストを滴下し、所望回転数で一定時間回転塗布し
   た後、半導体基板より所望量径の小さいガイドリングを
   半導体基板に接近させ、このガイドリング内に高圧のガ
   スをブローしながらガイドリングの外側にレジストシン
   ナーを流して、半導体基板の端又は裏面のレジストを除
   去することを特徴とするフォトレジストの塗布方法。