JPS61184824A - レジスト塗布方法およびレジスト塗布装置 - Google Patents
レジスト塗布方法およびレジスト塗布装置Info
- Publication number
- JPS61184824A JPS61184824A JP2441885A JP2441885A JPS61184824A JP S61184824 A JPS61184824 A JP S61184824A JP 2441885 A JP2441885 A JP 2441885A JP 2441885 A JP2441885 A JP 2441885A JP S61184824 A JPS61184824 A JP S61184824A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wafer
- solvent
- periphery
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 14
- 239000011248 coating agent Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title description 4
- 239000002904 solvent Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 22
- 230000007547 defect Effects 0.000 abstract description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012634 fragment Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 2
- 238000004528 spin coating Methods 0.000 abstract 1
- 238000009987 spinning Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003287 bathing Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の製作等に不可欠であるレジ
ストパターンの形成におけるレジスト塗布方法およびレ
ジスト塗布装置に関する。
ストパターンの形成におけるレジスト塗布方法およびレ
ジスト塗布装置に関する。
半導体集積回路パターンの形成においては、Ｓｉウェハ
等の基体の上にレジストを塗布し、光、電子、Ｘ線また
はイオンを目的の場所に照射して回路パターンを焼付け
、現像してレジストパターンを形成し、このパターンを
マスクとして基体加工を行って回路を形成する手段が採
用されている。
等の基体の上にレジストを塗布し、光、電子、Ｘ線また
はイオンを目的の場所に照射して回路パターンを焼付け
、現像してレジストパターンを形成し、このパターンを
マスクとして基体加工を行って回路を形成する手段が採
用されている。
パターンの焼付けには露光装置が使用され、レジストが
塗布された基体を正確に位置ぎめした後焼付けが行われ
る。
塗布された基体を正確に位置ぎめした後焼付けが行われ
る。
以下、従来のレジストパターン形成の例を示す３インチ
径のＳｉウェハに通常のスピンコータ式レジスト塗布装
置を用いて回転速度６０００ ｒｐｍ、時間２０秒の条
件でホトレジストＡＺ１４７０を厚さ１μｍｌに塗布し
た。
径のＳｉウェハに通常のスピンコータ式レジスト塗布装
置を用いて回転速度６０００ ｒｐｍ、時間２０秒の条
件でホトレジストＡＺ１４７０を厚さ１μｍｌに塗布し
た。
その後、レジスト溶媒を除去しかつ下地材料とレジスト
との接着を強める目的で、１００’Ｃ，６分のプリベー
タを行った。
との接着を強める目的で、１００’Ｃ，６分のプリベー
タを行った。
その後、該ウェハに反射投影型露光装置を用いて所定の
半導体集積回路パターンを焼付け、現像を行った。
半導体集積回路パターンを焼付け、現像を行った。
このようにして形成したレジストパターンの欠陥検査を
行った所、第２図に代表例を示す如（、レジスト破片に
原因する大きさ約１００μｍの欠陥が平均８０個／ウェ
ハの密度で検出された。
行った所、第２図に代表例を示す如（、レジスト破片に
原因する大きさ約１００μｍの欠陥が平均８０個／ウェ
ハの密度で検出された。
周知の如く、基体の位置ぎめにおいては、基体側面にガ
イドローラ等の位置ぎめ部品を押し当てたり、あるいは
ガイドローラを押し当てながら基体を回転させたりして
行われる。この時、基体側面とがイドローラとの接触に
より基体側面に付着していたレジストがひび割れて破片
となって剥がれ飛び、基体表面に付着してパターン欠陥
を生じたり、また露光装置内部に飛び散ってごみの原因
になり、やはり基体表面に付着してレジストパターン形
成における歩留りを大幅に低下させることかわかった。
イドローラ等の位置ぎめ部品を押し当てたり、あるいは
ガイドローラを押し当てながら基体を回転させたりして
行われる。この時、基体側面とがイドローラとの接触に
より基体側面に付着していたレジストがひび割れて破片
となって剥がれ飛び、基体表面に付着してパターン欠陥
を生じたり、また露光装置内部に飛び散ってごみの原因
になり、やはり基体表面に付着してレジストパターン形
成における歩留りを大幅に低下させることかわかった。
本発明はこのような従来技術における問題点を解決しよ
うとするものである。
うとするものである。
上記の問題点を解決する。ために、本発明のレジスト塗
布方法は、基体上にレジスト溶液を滴下し、滴下した後
あるいは滴下と同時に、上記基体を回転させてレジスト
膜を形成するレジスト塗布方法において、上記レジスト
膜を形成した後、上記基体外周に付着したレジスト膜を
溶解除去することを特徴とする。
布方法は、基体上にレジスト溶液を滴下し、滴下した後
あるいは滴下と同時に、上記基体を回転させてレジスト
膜を形成するレジスト塗布方法において、上記レジスト
膜を形成した後、上記基体外周に付着したレジスト膜を
溶解除去することを特徴とする。
また、本発明のレジスト塗布装置は、上記のレジスト塗
布方法を実施するため、基体上にレジスト溶液を滴下す
る手段と、上記基体を回転させる手段と、上記基体外周
部のみがレジスト溶媒に触れるように位置調整されたレ
ジスト溶媒噴出ノズルとを具備することを特徴とする。
布方法を実施するため、基体上にレジスト溶液を滴下す
る手段と、上記基体を回転させる手段と、上記基体外周
部のみがレジスト溶媒に触れるように位置調整されたレ
ジスト溶媒噴出ノズルとを具備することを特徴とする。
本発明は、レジストを塗布した後、基体外周にパターン
欠陥の発生を防止することができるので、以後の露光工
程によって欠陥のない高品質のレジストパターンを形成
することができる。
欠陥の発生を防止することができるので、以後の露光工
程によって欠陥のない高品質のレジストパターンを形成
することができる。
以下、本発明の実施例について説明する。
第１図に示すような、ウェハ（基体）３の外周部のみが
レジスト溶媒に触れるように位置調整を施した溶媒噴射
ノズル１を設置したスピンコータ式レジスト塗布装置を
用い、従来例と同様の条件でレジストを塗布シた。
レジスト溶媒に触れるように位置調整を施した溶媒噴射
ノズル１を設置したスピンコータ式レジスト塗布装置を
用い、従来例と同様の条件でレジストを塗布シた。
その後、引続いて回転速度５００ ｒｐｍ 、 １０秒
の条件でウェハを矢印６方向に回転しながら、図示の如
く、溶媒噴射ノズル１によりレジスト溶媒としてアセト
ンまたはエチルアルコールをウェハ外周部に噴射し、ウ
ェハ３の外周部のレジスト膜を溶解除去した。
の条件でウェハを矢印６方向に回転しながら、図示の如
く、溶媒噴射ノズル１によりレジスト溶媒としてアセト
ンまたはエチルアルコールをウェハ外周部に噴射し、ウ
ェハ３の外周部のレジスト膜を溶解除去した。
その後、レジスト溶媒２の噴射を停止して、レジスト溶
媒がウェハ３の外周から蒸発し去るまで１０秒間ウェハ
３の回転を続行した。
媒がウェハ３の外周から蒸発し去るまで１０秒間ウェハ
３の回転を続行した。
次に１００°Ｃ，６分のプリベータを行い、従来例と同
様にレジストパターンを形成して欠陥検査を行った所、
レジスト破片に原因する欠陥は皆無であった。
様にレジストパターンを形成して欠陥検査を行った所、
レジスト破片に原因する欠陥は皆無であった。
以上説明したように、本発明の方法および装置を用いれ
ば、基体外周に付着したレジスト膜に原因する欠陥発生
を防止することができるので、半導体集積回路等におけ
る微細なパターンの欠陥が減少し、高品質のパターンを
形成することができる効果がある。
ば、基体外周に付着したレジスト膜に原因する欠陥発生
を防止することができるので、半導体集積回路等におけ
る微細なパターンの欠陥が減少し、高品質のパターンを
形成することができる効果がある。
第１図は本発明のレジスト塗布方法に用いるレジスト塗
布装置の実施例の概略を示す斜視図、第２図は従来の方
法および装置によって形成したレジストパターンの欠陥
分布を示す図である。 １川レジスト溶媒噴射ノズル ２・・・噴射レジスト溶媒
布装置の実施例の概略を示す斜視図、第２図は従来の方
法および装置によって形成したレジストパターンの欠陥
分布を示す図である。 １川レジスト溶媒噴射ノズル ２・・・噴射レジスト溶媒
Claims (1)
- 【特許請求の範囲】 １、基体上にレジスト溶液を滴下し、滴下した後あるい
は滴下と同時に、上記基体を回転させてレジスト膜を形
成するレジスト塗布方法において、上記レジスト膜を形
成した後、上記基体外周に付着したレジスト膜を溶解除
去することを特徴とするレジスト塗布方法。 ２、基体上にレジスト溶液を滴下する手段と、上記基体
を回転させる手段と、上記基体外周部のみがレジスト溶
媒に触れるように位置調整されたレジスト溶媒噴出ノズ
ルとを具備することを特徴とするレジスト塗布装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441885A JPS61184824A (ja) | 1985-02-13 | 1985-02-13 | レジスト塗布方法およびレジスト塗布装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441885A JPS61184824A (ja) | 1985-02-13 | 1985-02-13 | レジスト塗布方法およびレジスト塗布装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184824A true JPS61184824A (ja) | 1986-08-18 |
Family
ID=12137604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2441885A Pending JPS61184824A (ja) | 1985-02-13 | 1985-02-13 | レジスト塗布方法およびレジスト塗布装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184824A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001084A (en) * | 1986-11-27 | 1991-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method for applying a treatment liquid on a semiconductor wafer |
| US5028955A (en) * | 1989-02-16 | 1991-07-02 | Tokyo Electron Limited | Exposure apparatus |
| US5238878A (en) * | 1992-02-18 | 1993-08-24 | Nec Corporation | Film forming method by spin coating in production of semiconductor device |
| US6240886B1 (en) | 1996-10-17 | 2001-06-05 | Komatsu Zenoah Co. | Stratified scavenging two-cycle engine |
-
1985
- 1985-02-13 JP JP2441885A patent/JPS61184824A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001084A (en) * | 1986-11-27 | 1991-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method for applying a treatment liquid on a semiconductor wafer |
| US5028955A (en) * | 1989-02-16 | 1991-07-02 | Tokyo Electron Limited | Exposure apparatus |
| US5238878A (en) * | 1992-02-18 | 1993-08-24 | Nec Corporation | Film forming method by spin coating in production of semiconductor device |
| US6240886B1 (en) | 1996-10-17 | 2001-06-05 | Komatsu Zenoah Co. | Stratified scavenging two-cycle engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6811955B2 (en) | Method for photoresist development with improved CD | |
| JPS61184824A (ja) | レジスト塗布方法およびレジスト塗布装置 | |
| JPH07240360A (ja) | 薬液塗布装置 | |
| US6682607B1 (en) | Reconditioning of semiconductor substrates to remove photoresist during semiconductor device fabrication | |
| JPS5898733A (ja) | 現像装置 | |
| US7368229B2 (en) | Composite layer method for minimizing PED effect | |
| JPH04206626A (ja) | 周辺レジスト除去方法 | |
| JPS60110118A (ja) | レジスト塗布方法および装置 | |
| JPS5941300B2 (ja) | 現像処理装置 | |
| JPH03256321A (ja) | レジスト膜形成装置 | |
| JPH0897118A (ja) | レジストの塗布方法 | |
| JPS6053307B2 (ja) | 感光性樹脂の現像方法 | |
| JP2000068186A (ja) | 半導体装置の製造方法 | |
| JPS593430A (ja) | ホトレジスト膜形成方法 | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| KR19980026391A (ko) | 반도체 장치의 에지 비드 제거방법 | |
| JPS5972725A (ja) | レジスト塗布方法 | |
| JPH08107053A (ja) | 成膜除去方法 | |
| JPS60115224A (ja) | レジスト塗布方法 | |
| JP2610601B2 (ja) | ウエハ周辺露光装置 | |
| JPH02284415A (ja) | 半導体ウェハー周縁部レジスト除去装置 | |
| JPS63134076A (ja) | 塗布方法及び塗布装置 | |
| KR100711004B1 (ko) | 감광막 도포장치 | |
| JPS6386433A (ja) | フオトレジストの塗布方法 | |
| JPH02295107A (ja) | 半導体装置の製造方法 |