JPS6384204A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS6384204A JPS6384204A JP61228745A JP22874586A JPS6384204A JP S6384204 A JPS6384204 A JP S6384204A JP 61228745 A JP61228745 A JP 61228745A JP 22874586 A JP22874586 A JP 22874586A JP S6384204 A JPS6384204 A JP S6384204A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- inverters
- loop
- voltage
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 239000000872 buffer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は所要の制御電圧によって発振周波数が制御され
る電圧制御発振器(VCO)に関し、特にMOSトラン
ジスタを用いて出力レベルが一定となる電圧制御発振器
に関する。
る電圧制御発振器(VCO)に関し、特にMOSトラン
ジスタを用いて出力レベルが一定となる電圧制御発振器
に関する。
80発明の概要
本発明は、奇数段のインバータをリング状に接続してな
る電圧制御発振器において、偶数段のインバータを介在
させた一対のノード間でインピーダンス変換手段を設け
たループを配設して制御することにより、一定の出力を
得るものである。
る電圧制御発振器において、偶数段のインバータを介在
させた一対のノード間でインピーダンス変換手段を設け
たループを配設して制御することにより、一定の出力を
得るものである。
C0従来の技術
電圧制御発振器(VCOHVoltage Cont
rolled 0scillator )は、所要の制
御電圧によって発振周波数foが変化する発振器であり
、その−例として奇数段のインバータをリング状に接続
した電圧制御発振器が知られている。
rolled 0scillator )は、所要の制
御電圧によって発振周波数foが変化する発振器であり
、その−例として奇数段のインバータをリング状に接続
した電圧制御発振器が知られている。
第6図に示す電圧制御発振器は、このような電圧制御発
振器の一例であり、その構成を簡単に説明すると、奇数
段のインバータI n、、 l n、、・・・。
振器の一例であり、その構成を簡単に説明すると、奇数
段のインバータI n、、 l n、、・・・。
I ntw++ (Nは自然数)を直列に接続しており
、最終段のインバータInzH+1の出力は、第1段の
インバータIn、に入力されてリング状となっている。
、最終段のインバータInzH+1の出力は、第1段の
インバータIn、に入力されてリング状となっている。
各インバータI n In I n !+ ++、
I n IN+1は為例えばCMOSインバータ構成と
されており、PMOSトランジスタのソースに電源電圧
V、。が供給され、NMO3)ランジスタのソースに接
地電圧VSSが供給される。そして最終段のインバータ
TnlH+1からは、バッフyBuf1.Buf2等の
バッファ回路を介して所要の発振周波数toからなる出
力が取り出されている。
I n IN+1は為例えばCMOSインバータ構成と
されており、PMOSトランジスタのソースに電源電圧
V、。が供給され、NMO3)ランジスタのソースに接
地電圧VSSが供給される。そして最終段のインバータ
TnlH+1からは、バッフyBuf1.Buf2等の
バッファ回路を介して所要の発振周波数toからなる出
力が取り出されている。
ところで、このような電圧制御発振器は、CMOSイン
バータに供給される電源電圧v0の値を変化させて動作
させている。すなわち、その電源電圧VHの値の変化に
よって、各インバータの遅延時間τ、−が変化して、発
振周波数foが変化する機構となっている。
バータに供給される電源電圧v0の値を変化させて動作
させている。すなわち、その電源電圧VHの値の変化に
よって、各インバータの遅延時間τ、−が変化して、発
振周波数foが変化する機構となっている。
D0発明が解決しようとする問題点
しかし、所要の発振周波数foを得るために電源電圧V
D11の値を変化させるものでは、その出力レベルも変
動することになる。
D11の値を変化させるものでは、その出力レベルも変
動することになる。
そして、出力レベルが変動したときには、その出力レベ
ルの変動を補償する必要が生じ、安定した動作のために
は他の周辺回路や他のロジック等へのインターフェース
が複雑なものとなり、その為のコスト増等が問題となっ
ていた。
ルの変動を補償する必要が生じ、安定した動作のために
は他の周辺回路や他のロジック等へのインターフェース
が複雑なものとなり、その為のコスト増等が問題となっ
ていた。
そこで、本発明はこのような問題点に鑑み、−定の安定
した出力を得る電圧制御発振器の提供を目的とするもの
である。
した出力を得る電圧制御発振器の提供を目的とするもの
である。
E1問題点を解決するための手段
本発明は、奇数段のインバータをリング状に接続してな
る電圧制御発振器において、偶数段のインバータを介在
させた一対のノードを接続するループを設け、そのルー
プにインピーダンス変換手段を設け、そのインピーダン
ス変換手段を所要の電圧で制御して上記ループの電流を
調整することにより、所要の発振出力を得る電圧制御発
振器により上述の技術的課題を解決する。
る電圧制御発振器において、偶数段のインバータを介在
させた一対のノードを接続するループを設け、そのルー
プにインピーダンス変換手段を設け、そのインピーダン
ス変換手段を所要の電圧で制御して上記ループの電流を
調整することにより、所要の発振出力を得る電圧制御発
振器により上述の技術的課題を解決する。
F0作用
偶数段のインバータを介在させた一対のノードでは、入
力側のインバータ段における電位変化(立ち上がりや立
ち下がり)時の直前において、同相の電位関係にある。
力側のインバータ段における電位変化(立ち上がりや立
ち下がり)時の直前において、同相の電位関係にある。
そして、これらノードを接続することで、出力反転動作
の際の電流の注入若しくは注出経路は、2つのインバー
タ段を併用することになる。このインバータの出力反転
動作の際には、ゲート電圧(入力信号)に従って出力部
で電流の注入若しくは注出が行われるが、上記ループに
設けられた上記インピーダンス変換手段によってループ
の電流を制御することにより、併用される電流経路の一
方が制御されることになり、従って、その電位変化の速
度(即ち遅延時間τ。
の際の電流の注入若しくは注出経路は、2つのインバー
タ段を併用することになる。このインバータの出力反転
動作の際には、ゲート電圧(入力信号)に従って出力部
で電流の注入若しくは注出が行われるが、上記ループに
設けられた上記インピーダンス変換手段によってループ
の電流を制御することにより、併用される電流経路の一
方が制御されることになり、従って、その電位変化の速
度(即ち遅延時間τ。
、)は変化することになる。そして、このような電位変
化の速度によってリング状に接続される当該電圧制御発
振器からの発振周波数foは、所要のものとなり、この
時各インバータ段に供給される電源電圧v0は何ら変化
しないため、一定の出力を安定して得ることができるこ
とになる。
化の速度によってリング状に接続される当該電圧制御発
振器からの発振周波数foは、所要のものとなり、この
時各インバータ段に供給される電源電圧v0は何ら変化
しないため、一定の出力を安定して得ることができるこ
とになる。
G、実施例
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本発明の第1の実施例の電圧制御発振器は、第1図に示
すような構成を有している。即ち、奇数段のインバータ
I nIn I J、”’、 I ns+4 (Nは
奇数)を直列に接続しており、最終段のインバータIn
□の出力は、第1段のインバータIn+に入力されてリ
ング状となっている。各インバータ■nl+ I n、
、+++、 I n3Hは、例えばCMOSインバー
タ構成とされており、PMO3)ランジスタのソースに
一定の電源電圧v0が供給され、NMOSトランジスタ
のソースに一定の接地電圧VSSが供給される。そして
、インバータln、とインバータIn1.の2つのイン
バータを介在させて第1のループL1が設けられ、イン
バータInsとインバータInsの2つのインバータを
介在させて第2のループL2が設けられ、さらに順次ル
ープが設けられて、インバータInユ、−2とインバー
タInB−+の2つのインバータを介在させた第Nのル
ープL、まで各ループが設けられている。
すような構成を有している。即ち、奇数段のインバータ
I nIn I J、”’、 I ns+4 (Nは
奇数)を直列に接続しており、最終段のインバータIn
□の出力は、第1段のインバータIn+に入力されてリ
ング状となっている。各インバータ■nl+ I n、
、+++、 I n3Hは、例えばCMOSインバー
タ構成とされており、PMO3)ランジスタのソースに
一定の電源電圧v0が供給され、NMOSトランジスタ
のソースに一定の接地電圧VSSが供給される。そして
、インバータln、とインバータIn1.の2つのイン
バータを介在させて第1のループL1が設けられ、イン
バータInsとインバータInsの2つのインバータを
介在させて第2のループL2が設けられ、さらに順次ル
ープが設けられて、インバータInユ、−2とインバー
タInB−+の2つのインバータを介在させた第Nのル
ープL、まで各ループが設けられている。
そして、各ループL、−L、には、それぞれ当該各ルー
プL、〜L8を流れる電流を制?Iして、発振周波数r
oを可変とするためインピーダンス変換手段としてのM
OSトランジスタM l”’ M Nが配設されており
、これらMoSトランジスタM1〜MMの各ゲートは、
制御電圧V CTLが供給されるように接続されている
。
プL、〜L8を流れる電流を制?Iして、発振周波数r
oを可変とするためインピーダンス変換手段としてのM
OSトランジスタM l”’ M Nが配設されており
、これらMoSトランジスタM1〜MMの各ゲートは、
制御電圧V CTLが供給されるように接続されている
。
なお、最終段のインバータInksには、所要の発振周
波数foとなる出力を取り出すようにバッファBuff
、Buf2のバッファ回路が接続されている。
波数foとなる出力を取り出すようにバッファBuff
、Buf2のバッファ回路が接続されている。
次に、このような電圧制御発振器の動作を第2図を参照
しながら説明すると、まず、ある第に番目のル−プであ
る第にのル−プLIlがインバータIr13に−1の出
力側のノードN D x k−□とインバータIn3.
の出力側のノーEND3mを接続するように設けられ、
この第にのループL、はインバータ■n3に一1トイン
バータIn3にの2つのインパークを介在させている。
しながら説明すると、まず、ある第に番目のル−プであ
る第にのル−プLIlがインバータIr13に−1の出
力側のノードN D x k−□とインバータIn3.
の出力側のノーEND3mを接続するように設けられ、
この第にのループL、はインバータ■n3に一1トイン
バータIn3にの2つのインパークを介在させている。
そして、この第にのループL。
にはMo3)ランジスタMkが設けられ、そのゲートに
は制御電圧V CTLが供給されるようになっている。
は制御電圧V CTLが供給されるようになっている。
いま、インバータInffm−gの出力レベルがローレ
ベルからハイレベルに立ち上がろうとするとき、当初、
このインバータI nsm−tのNMOSトランジスタ
はオンであり、PMO3)ランジスタは逆にオフである
が、その立ち上がりの際には、電源電圧V、より該PM
O5)ランジスタのソースを介して電流Iiが注入され
る。この注入された電流1iは、その過渡期間において
は、当該インバータIn、□8のNMOSトランジスタ
を介して接地側へ流れるのみならず、上記第にのループ
L、が配設されていることから、インバータIn□のN
Mo3 l−ランジスタを介しても接地側へ流れること
になる。ここで、この第にのループL、に流れる電流1
xは、当該第にのループLkに設けられ上記制御電圧V
CALによって制御されているMo3)ランジスタM
kによって、その値が制御されるものであり、このため
各インバータの遅延時間τ、4を制御できる。たとえば
、上記MOSトランジスタMkをNMo3)ランジスタ
としたときには、制御電圧■。7Lをハイレベルとする
ことでそのインピーダンスは減少し、上記電流IxO値
は大きくなり、インバータIn3に−1の反転動作が遅
延することになって、結局、発振周波数foの値は低周
波数側に偏移することなる。また、逆に、制御電圧V
CTLをローレベルとすることでそのインピーダンスは
増大し、上記電流lxの値は小さくなり、インバータI
n、h−+の反転動作が高速化して、発振周波数toの
値は高周波数側に偏移することなる。
ベルからハイレベルに立ち上がろうとするとき、当初、
このインバータI nsm−tのNMOSトランジスタ
はオンであり、PMO3)ランジスタは逆にオフである
が、その立ち上がりの際には、電源電圧V、より該PM
O5)ランジスタのソースを介して電流Iiが注入され
る。この注入された電流1iは、その過渡期間において
は、当該インバータIn、□8のNMOSトランジスタ
を介して接地側へ流れるのみならず、上記第にのループ
L、が配設されていることから、インバータIn□のN
Mo3 l−ランジスタを介しても接地側へ流れること
になる。ここで、この第にのループL、に流れる電流1
xは、当該第にのループLkに設けられ上記制御電圧V
CALによって制御されているMo3)ランジスタM
kによって、その値が制御されるものであり、このため
各インバータの遅延時間τ、4を制御できる。たとえば
、上記MOSトランジスタMkをNMo3)ランジスタ
としたときには、制御電圧■。7Lをハイレベルとする
ことでそのインピーダンスは減少し、上記電流IxO値
は大きくなり、インバータIn3に−1の反転動作が遅
延することになって、結局、発振周波数foの値は低周
波数側に偏移することなる。また、逆に、制御電圧V
CTLをローレベルとすることでそのインピーダンスは
増大し、上記電流lxの値は小さくなり、インバータI
n、h−+の反転動作が高速化して、発振周波数toの
値は高周波数側に偏移することなる。
このように本実施例の電圧制御発振器は、上記制御電圧
V CALによって、各ループのインピーダンス変換手
段を制御することで、所要の発振周波数toの出力を得
るものである。そして、この出力は、特に何ら直接にイ
ンバータに供給される電源電圧VD11を変動させるも
のではないから、常に一定の出力レベルを維持するもの
である。
V CALによって、各ループのインピーダンス変換手
段を制御することで、所要の発振周波数toの出力を得
るものである。そして、この出力は、特に何ら直接にイ
ンバータに供給される電源電圧VD11を変動させるも
のではないから、常に一定の出力レベルを維持するもの
である。
また、従来のように電源電圧V、を変動させていたとき
には、その制御自体で電力が消費されていたが、本実施
例の電圧制御発振器では、制御電圧v、?1は、各ルー
プのインピーダンス変換手段に供給されるものであり、
例えばインピーダンス変換手段をMo3I−ランジスタ
とした場合には、直接ゲートに接続されるため、その消
費電力は低減されることになる。
には、その制御自体で電力が消費されていたが、本実施
例の電圧制御発振器では、制御電圧v、?1は、各ルー
プのインピーダンス変換手段に供給されるものであり、
例えばインピーダンス変換手段をMo3I−ランジスタ
とした場合には、直接ゲートに接続されるため、その消
費電力は低減されることになる。
なお、この第1の実施例の電圧制御発振器においては3
個のインバータの組の全てに1つのループを設けている
が、インバータの組の一部にループを設けるようにして
も良い、また、全てのループにインピーダンス変換手段
を設けて説明したが、これに限定されず、その一部にイ
ンピーダンス変換手段を設けるようにしても良い、また
、当該電圧制御発振器のリング状のインバータの任意の
位置にバッファを設けることも自由であり、全体として
反転出力が入力部に帰還される構成であれば良い、さら
に、偶数個介在させるインバータの数として2個を例示
したが、4個、6個、・・・とさらに大きい偶数値であ
っても良い。
個のインバータの組の全てに1つのループを設けている
が、インバータの組の一部にループを設けるようにして
も良い、また、全てのループにインピーダンス変換手段
を設けて説明したが、これに限定されず、その一部にイ
ンピーダンス変換手段を設けるようにしても良い、また
、当該電圧制御発振器のリング状のインバータの任意の
位置にバッファを設けることも自由であり、全体として
反転出力が入力部に帰還される構成であれば良い、さら
に、偶数個介在させるインバータの数として2個を例示
したが、4個、6個、・・・とさらに大きい偶数値であ
っても良い。
また、インピーダンス変換手段としてMOSトランジス
タの例を説明したが、他の電流制御手段で良いことは勿
論である。
タの例を説明したが、他の電流制御手段で良いことは勿
論である。
第2の実施例
本実施例は、第1の実施例におけるバッファの機能を有
している第3に番目(Kは自然数)のインバータを除去
した電圧制御発振器であり、第1の実施例の電圧制御発
振器の変形例である。
している第3に番目(Kは自然数)のインバータを除去
した電圧制御発振器であり、第1の実施例の電圧制御発
振器の変形例である。
この第2の実施例の電圧制御発振器は、第3図に示すよ
うに、奇数段のインバータI ’I+ I n、。
うに、奇数段のインバータI ’I+ I n、。
・・−、In□、1(Nは自然数)を直列に接続してお
り、最終段のインバータIn□0.の出力は、第1段の
インバータIn、に入力されてリング状となっている。
り、最終段のインバータIn□0.の出力は、第1段の
インバータIn、に入力されてリング状となっている。
各インバータInn、In諺、・・・+I”IN、lは
、例えばCMOSインバータ構成とされており、PMO
5)ランジスタのソースに一定の電源電圧v0が供給さ
れ、NMOS)ランジスタのソースに一定の接地電圧V
、が供給される。そして、インバータIn、とインバー
タIn、の2つのインバータを介在させて第1のループ
L1が設けられ、インバータln、とインバータIn4
の2つのインバータを介在させて第2のループLxが設
けられ、さらに順次ループが設けられて、インバー91
nrs−+トインバータ1nHの2つのインバータを
介在させた第NのループLHまで各ループが設けられて
いる。
、例えばCMOSインバータ構成とされており、PMO
5)ランジスタのソースに一定の電源電圧v0が供給さ
れ、NMOS)ランジスタのソースに一定の接地電圧V
、が供給される。そして、インバータIn、とインバー
タIn、の2つのインバータを介在させて第1のループ
L1が設けられ、インバータln、とインバータIn4
の2つのインバータを介在させて第2のループLxが設
けられ、さらに順次ループが設けられて、インバー91
nrs−+トインバータ1nHの2つのインバータを
介在させた第NのループLHまで各ループが設けられて
いる。
そして、各ループL、〜LMには、それぞれ当該各ルー
プし、〜L、を流れる電流を制御して、 ・発振周波
数foを可変とするためインピーダンス変換手段として
のMOS)ランジスタM1〜MNが配設されており、こ
れらMOS)ランジスタM、〜MWの各ゲートは、制御
電圧V CTLが供給されるように接続されている。
プし、〜L、を流れる電流を制御して、 ・発振周波
数foを可変とするためインピーダンス変換手段として
のMOS)ランジスタM1〜MNが配設されており、こ
れらMOS)ランジスタM、〜MWの各ゲートは、制御
電圧V CTLが供給されるように接続されている。
なお、パンフッとしての最終段のインバータ!n□、l
の出力部からバフフッBuf1.Buf2等のバッファ
回路を介して所要の発振周波数fOからなる出力が取り
出されている。
の出力部からバフフッBuf1.Buf2等のバッファ
回路を介して所要の発振周波数fOからなる出力が取り
出されている。
このような構成を有する本実施例の電圧制御発振器は、
上述の第1の実施例と同様に、上記インピーダンス変換
手段としてのMOS)ランジスタM1〜M、のゲート電
圧を上記制御電圧V CALで制御することにより、所
要の発振周波数foを得ることができ、その電圧制御に
おいては、何ら各インバータI n In I n Z
* ”’+ I n zHhlの電源電圧Vll11
や接地電圧VSSは変動しないため、安定した一定の出
力レベルを得ることができる。
上述の第1の実施例と同様に、上記インピーダンス変換
手段としてのMOS)ランジスタM1〜M、のゲート電
圧を上記制御電圧V CALで制御することにより、所
要の発振周波数foを得ることができ、その電圧制御に
おいては、何ら各インバータI n In I n Z
* ”’+ I n zHhlの電源電圧Vll11
や接地電圧VSSは変動しないため、安定した一定の出
力レベルを得ることができる。
第3の実施例
本発明の第3の実施例の電圧制御発振器は、ノード間に
介在させるインバータを奇数段を構成するリング状のイ
ンバータ群とは別個のものとして配設したものである。
介在させるインバータを奇数段を構成するリング状のイ
ンバータ群とは別個のものとして配設したものである。
この第3の実施例の電圧′@御光発振器、第4図に示す
ように、奇数段のインバータI nlt I n、。
ように、奇数段のインバータI nlt I n、。
・・・、In□、1(Nは自然数)を直列に接続してお
り、最終段のインバータtnzs*+の出力は、第1段
のインバータIn+ に入力されてリング状となってい
る。各インバータ’ ”+、I nz、・・・、In□
0.は、例えばCMOSインバータ構成とされてお#)
、PMO3)ランジスタのソースに一定の電源電圧v1
.が供給され、NMOS)ランジスタのソースに一定の
接地電圧VSSが供給される。そして、1つ置きのイン
バータE nlt I J、”’、 I nzN−+
では、それぞれ相互に出力部が入力部に接続され、入力
部が出力部に接続されるようにインバータInl+、
I nlx、 =、 I nl、Iを配設している。
り、最終段のインバータtnzs*+の出力は、第1段
のインバータIn+ に入力されてリング状となってい
る。各インバータ’ ”+、I nz、・・・、In□
0.は、例えばCMOSインバータ構成とされてお#)
、PMO3)ランジスタのソースに一定の電源電圧v1
.が供給され、NMOS)ランジスタのソースに一定の
接地電圧VSSが供給される。そして、1つ置きのイン
バータE nlt I J、”’、 I nzN−+
では、それぞれ相互に出力部が入力部に接続され、入力
部が出力部に接続されるようにインバータInl+、
I nlx、 =、 I nl、Iを配設している。
さらに、その各インバータI nlt、 I nl、、
−+ I nli+の出力部と上記1つ置きのイン
バータIn、、In、、・・・。
−+ I nli+の出力部と上記1つ置きのイン
バータIn、、In、、・・・。
InlN−1の入力部との間には、それぞれインピーダ
ンス変換手段としてのMO3I−ランジスタMI〜MN
が各ループL1〜L8に配設されるように接続されてい
る。
ンス変換手段としてのMO3I−ランジスタMI〜MN
が各ループL1〜L8に配設されるように接続されてい
る。
なお、これらMOS)ランジスタMI〜M工の各ゲート
は、制御を圧V CALが供給されるように接続されて
おり、バッファとしての最終段のインバータIf1mN
etの出力部からバッファBufl、Buf2等のバッ
ファ回路を介して所要の発振周波数foを有する出力が
取り出されている。
は、制御を圧V CALが供給されるように接続されて
おり、バッファとしての最終段のインバータIf1mN
etの出力部からバッファBufl、Buf2等のバッ
ファ回路を介して所要の発振周波数foを有する出力が
取り出されている。
この第3の実施例においても、各ループL1〜L2は偶
数個のインバータ(例えばインバータIn1とインバー
タInL)を介在させており、それら各ループL、〜L
Nは出力反転動作の際の電流経路となるため、これを上
記MOSトランジスタM1〜M、で制御することにより
、所要の発振周波数foを得ることができる。
数個のインバータ(例えばインバータIn1とインバー
タInL)を介在させており、それら各ループL、〜L
Nは出力反転動作の際の電流経路となるため、これを上
記MOSトランジスタM1〜M、で制御することにより
、所要の発振周波数foを得ることができる。
なお、各ループL、〜L8に介在させるインバータの数
が偶数個であれば良く、必ずしもリング状の部分を構成
しないインバータの数は限定されるものではない。
が偶数個であれば良く、必ずしもリング状の部分を構成
しないインバータの数は限定されるものではない。
第4の実施例
本実施例は、奇数段のインバータによりリング状に構成
されるインバータ群の正相と逆相の双方の各ノードをそ
れぞれ接続した電圧制御発振器の例である。
されるインバータ群の正相と逆相の双方の各ノードをそ
れぞれ接続した電圧制御発振器の例である。
この第4の実施例の電圧制御発振器は、第5図に示すよ
うに、奇数段のインバータT n、、 I n、。
うに、奇数段のインバータT n、、 I n、。
・・・、 I n2N+I (Nは自然数)を直列に
接続しており、最終段のインバータInzs*+の出力
は、第1段のインバータIn、に入力されてリング状と
なっている。各インバータI n In I n l+
”’+ I n tN、1は、例えばCMOSイン
バータ構成とされており、PMO3)ランジスタのソー
スに一定の電源電圧v0が供給され、NMO3I−ラン
ジスタのソースに一定の接地電圧VSSが供給される。
接続しており、最終段のインバータInzs*+の出力
は、第1段のインバータIn、に入力されてリング状と
なっている。各インバータI n In I n l+
”’+ I n tN、1は、例えばCMOSイン
バータ構成とされており、PMO3)ランジスタのソー
スに一定の電源電圧v0が供給され、NMO3I−ラン
ジスタのソースに一定の接地電圧VSSが供給される。
そして、このうち奇数番目のインバータIn、。
I n3.”・I n2N−3+ I n2N−1の
それぞれ出力側のノードには、インバータIn、とイン
バータIn3の2つのインバータを介在させるように逆
相の第1のループIL、が設けられ、以下、これらのノ
ードで順次2つのインバータを介在させるように逆相の
ループが設けられて、インバータIn、、”−2とイン
バータIn!N−1の2つのインバータを介在させた逆
相の第N−1のループILN−1まで各ループが設けら
れている。
それぞれ出力側のノードには、インバータIn、とイン
バータIn3の2つのインバータを介在させるように逆
相の第1のループIL、が設けられ、以下、これらのノ
ードで順次2つのインバータを介在させるように逆相の
ループが設けられて、インバータIn、、”−2とイン
バータIn!N−1の2つのインバータを介在させた逆
相の第N−1のループILN−1まで各ループが設けら
れている。
また、奇数番目のインバータI nl+ I ns、・
・弓”1N−2+ I n□−2のそれぞれ入力側の
ノードには、インバータIn、とインバータIn、の2
つのインバータを介在させるように正相の第1のループ
SL、が設けられ、以下、これらのノードで順次2つの
インバータを介在させるように正相のループが設けられ
て、インバータIntN−1とインバータInZN−2
の2つのインバータを介在させた正相の第N−1のルー
プ5LN−1まで各ループが設けられている。
・弓”1N−2+ I n□−2のそれぞれ入力側の
ノードには、インバータIn、とインバータIn、の2
つのインバータを介在させるように正相の第1のループ
SL、が設けられ、以下、これらのノードで順次2つの
インバータを介在させるように正相のループが設けられ
て、インバータIntN−1とインバータInZN−2
の2つのインバータを介在させた正相の第N−1のルー
プ5LN−1まで各ループが設けられている。
、そして、各ループIL+〜ILN−,及びSL。
〜5LN−1には、それぞれ当該各ループを流れる電流
を制御して、発振周波数fOを可変とするためインピー
ダンス変換手段としてのMOS)ランジスタIM、〜I
MN−,及びSM、〜5MN−1が配設されており、こ
れらMOS)ランジスタIM1〜IMM−+及びS M
I”” S M H−+の各ゲートは、制御電圧v
cwtが供給されるように接続されている。
を制御して、発振周波数fOを可変とするためインピー
ダンス変換手段としてのMOS)ランジスタIM、〜I
MN−,及びSM、〜5MN−1が配設されており、こ
れらMOS)ランジスタIM1〜IMM−+及びS M
I”” S M H−+の各ゲートは、制御電圧v
cwtが供給されるように接続されている。
なお、バッファとしての最終段のインバータ■n1Ni
+の出力部からバフファBufl、Buf2等のバッフ
ァ回路を介して所要の発振周波数toとなる出力が取り
出されている。
+の出力部からバフファBufl、Buf2等のバッフ
ァ回路を介して所要の発振周波数toとなる出力が取り
出されている。
このような構成を有する本実施例の電圧制御発振器は、
上述の第1の実施例と同様に、上記インピーダンス変換
手段としてのMOS)ランジスタIM+〜LM、、−,
及びSM、〜5MN−1のゲート電圧を上記制御電圧V
C?Lで制fillすることにより、所要の発振周波数
rOを得ることができ、その電圧制御においては、何ら
各インバータln、、lnオ、・・・+Intg+tの
電源電圧V。や接地電圧VSSは変動しないため、安定
した一定の出力レベルを得ることができる。
上述の第1の実施例と同様に、上記インピーダンス変換
手段としてのMOS)ランジスタIM+〜LM、、−,
及びSM、〜5MN−1のゲート電圧を上記制御電圧V
C?Lで制fillすることにより、所要の発振周波数
rOを得ることができ、その電圧制御においては、何ら
各インバータln、、lnオ、・・・+Intg+tの
電源電圧V。や接地電圧VSSは変動しないため、安定
した一定の出力レベルを得ることができる。
なお、上述の第2〜第4の実施例の電圧制御発振器にお
いては介在させたインバータの組の全てに1つのループ
を設けているが、インバータの組の一部にループを設け
るようにしても良い、また、全てのループにインピーダ
ンス変換手段を設けて説明したが、これに限定されず、
その一部にインピーダンス変換手段を設けるようにして
も良い。
いては介在させたインバータの組の全てに1つのループ
を設けているが、インバータの組の一部にループを設け
るようにしても良い、また、全てのループにインピーダ
ンス変換手段を設けて説明したが、これに限定されず、
その一部にインピーダンス変換手段を設けるようにして
も良い。
また、当該電圧制御発振器のリング状のインバータの任
意の位置にバッファを設けることも自由であり、全体と
して反転出力が入力部に帰還される構成であれば良い、
さらに、偶数個介在させるインバータの数として2個を
例示したが、4個、6個、・・・とさらに大きい偶数の
ものであっても良い。
意の位置にバッファを設けることも自由であり、全体と
して反転出力が入力部に帰還される構成であれば良い、
さらに、偶数個介在させるインバータの数として2個を
例示したが、4個、6個、・・・とさらに大きい偶数の
ものであっても良い。
また、インピーダンス変換手段としてMOSトランジス
タの例を説明したが、他の電流制御手段で良いことは勿
論である。また、MOS)ランジスタの場合は、NMO
3)ランジスタに限定されずPMO3)ランジスタでも
良い、インバータとして0MO3構成のものを例示した
が、他のインバータの構成であっても良い。
タの例を説明したが、他の電流制御手段で良いことは勿
論である。また、MOS)ランジスタの場合は、NMO
3)ランジスタに限定されずPMO3)ランジスタでも
良い、インバータとして0MO3構成のものを例示した
が、他のインバータの構成であっても良い。
H6発明の効果
本発明の電圧制御発振器は、ループに接続されたインピ
ーダンス変化手段を用いて発振周波数を制御するが、そ
の出力レベルは発振周波数に依存せず、常に一定のもの
となり、このため、他のロジック等への接続は容易とな
り、コストの低減等を実現する。
ーダンス変化手段を用いて発振周波数を制御するが、そ
の出力レベルは発振周波数に依存せず、常に一定のもの
となり、このため、他のロジック等への接続は容易とな
り、コストの低減等を実現する。
また、インピーダンス変換手段としてMOS )ランジ
スタ等を用いたときには、低消費電力も同時に実現する
ことが可能となる。
スタ等を用いたときには、低消費電力も同時に実現する
ことが可能となる。
第1図は本発明の第1の実施例に説明する電圧制御発振
器の構成を示す回路図、第2図はその動作を説明するた
めの部分回路図、第3図は本発明の第2の実施例に説明
する電圧制御発振器の構成を示す回路図、第4図は本発
明の第3の実施例に説明する電圧制御発振器の構成を示
す回路図、第5図は本発明の第4の実施例に説明する電
圧制御発振器の構成を示す回路図、第6図は従来の電圧
制御発振器の一例を示す回路図である。 l n k−−−−−・−−−−−一−−−−−−−−
−−・−・−−m=・インバータLm、 I Lm、
S Lm ・−−−−・−−−−−ループM *、
I M kn S M * ・−−−−一−−・・M
OS)ランジスク(インピーダンス変換手段)
器の構成を示す回路図、第2図はその動作を説明するた
めの部分回路図、第3図は本発明の第2の実施例に説明
する電圧制御発振器の構成を示す回路図、第4図は本発
明の第3の実施例に説明する電圧制御発振器の構成を示
す回路図、第5図は本発明の第4の実施例に説明する電
圧制御発振器の構成を示す回路図、第6図は従来の電圧
制御発振器の一例を示す回路図である。 l n k−−−−−・−−−−−一−−−−−−−−
−−・−・−−m=・インバータLm、 I Lm、
S Lm ・−−−−・−−−−−ループM *、
I M kn S M * ・−−−−一−−・・M
OS)ランジスク(インピーダンス変換手段)
Claims (1)
- 【特許請求の範囲】 奇数段のインバータをリング状に接続してなる電圧制御
発振器において、 偶数段のインバータを介在させた一対のノードを接続す
るループを設け、そのループにインピーダンス変換手段
を設け、そのインピーダンス変換手段を所要の電圧で制
御して上記ループの電流を調整することにより、所要の
発振出力を得る電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228745A JPS6384204A (ja) | 1986-09-27 | 1986-09-27 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228745A JPS6384204A (ja) | 1986-09-27 | 1986-09-27 | 電圧制御発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6384204A true JPS6384204A (ja) | 1988-04-14 |
Family
ID=16881162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61228745A Pending JPS6384204A (ja) | 1986-09-27 | 1986-09-27 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6384204A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203112A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 超音波流速計 |
JP2008203111A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 超音波流速計 |
-
1986
- 1986-09-27 JP JP61228745A patent/JPS6384204A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203112A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 超音波流速計 |
JP2008203111A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 超音波流速計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
JP4449193B2 (ja) | 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、dll回路及びpll回路 | |
US20160065220A1 (en) | Cmos oscillator having stable frequency with process, temperature, and voltage variation | |
JPH10261943A (ja) | 遅延回路およびそれを用いた発振回路 | |
WO2004017518A2 (en) | Multi-phase oscillator and method therefor | |
US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
EP1240714B1 (en) | Oscillator having multi-phase complementary outputs | |
US6025756A (en) | Oscillation circuit | |
US6011443A (en) | CMOS voltage controlled oscillator | |
EP0583839B1 (en) | Multiphase output oscillator | |
US9331698B2 (en) | Level shifter circuit | |
JPH08265108A (ja) | 電圧制御発振回路 | |
US7808331B2 (en) | Current-controlled oscillator | |
US20100013535A1 (en) | Latch circuit | |
JPS6384204A (ja) | 電圧制御発振器 | |
JP2001094418A (ja) | 電圧制御発振器 | |
JPH07202646A (ja) | 電圧制御発振回路 | |
JP2937591B2 (ja) | 基板バイアス発生回路 | |
US6501314B1 (en) | Programmable differential D flip-flop | |
EP2399340A2 (en) | Pulse-shrinking delay line based on feed forward | |
US6208193B1 (en) | Multiplexer control scheme | |
JPH07336216A (ja) | 電圧制御発振器 | |
JP3370256B2 (ja) | 分周器およびクロック生成回路 | |
JPH09270696A (ja) | 小振幅伝送回路及び半導体集積回路 | |
EP1120911A1 (en) | Voltage-controlled oscillator |