JPS6381933A - 枚葉式薄膜形成方法 - Google Patents

枚葉式薄膜形成方法

Info

Publication number
JPS6381933A
JPS6381933A JP22763786A JP22763786A JPS6381933A JP S6381933 A JPS6381933 A JP S6381933A JP 22763786 A JP22763786 A JP 22763786A JP 22763786 A JP22763786 A JP 22763786A JP S6381933 A JPS6381933 A JP S6381933A
Authority
JP
Japan
Prior art keywords
wafer
film
gas atmosphere
susceptor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22763786A
Other languages
English (en)
Inventor
Masayuki Hachitani
昌幸 蜂谷
Keiichi Nagasaki
恵一 長崎
Hiroshi Aikawa
相川 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP22763786A priority Critical patent/JPS6381933A/ja
Publication of JPS6381933A publication Critical patent/JPS6381933A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は枚葉式プラズマ気相反応装置による薄膜形成方
法に関する。史に詳細には、本発明は枚葉式プラズマ気
相反応装置においてウェハを予備加熱または徐冷するこ
とにより膜ストレス値を低下させることのできる薄膜形
成方法に関する。
[従来の技術] 薄膜の形成方法として半導体工業において一般に広く用
いられているものの一つに化学的気相成長法(CVD:
Chemical  VapourDepos i t
 1on)がある、CVDとは、ガス状物質を化学反応
で固体物質にし、基板上に堆積することをいう。
CVDの特徴は、成長しようとする薄膜の融点よりかな
り低い堆積温度で種々の薄膜が得られること、および、
成長した薄膜の純度が高<、SiやSi上の熱酸化膜上
に成長した場合も電気的特性が安定であることで、広く
半導体表面のパッシベーション膜として利用されている
CVD法は大別すると、(I)常圧、(2)減圧および
(3)プラズマの3種類がある。
最近の超LSI技術の急速な進歩により、“超々LSI
”という8gも聞かれはじめた。これに伴い、Siデバ
イスはますます高集積化、高速度化が進み、6インチか
ら8インチ、更には12インチ大口径基板が使用される
ようになった。
半導体デバイスの高集積化が進むに伴い、高品質、高精
度な絶縁膜が求められ、常圧CVD法では対応が困難に
なってきた。そこで、プラズマ化学を利用したプラズマ
CVD法が注目を浴びている。
プラズマCVDは生成膜(例えば、S i Ox li
)の構成原子を含む化合物気体(例えば5fHqおよび
N20)をプラズマ状態にし、化学的に活性なイオンや
ラジカル(化学的に活性な中性原子または分子種のこと
)に分解させことによって、低温(例えば、約300℃
前後)で薄膜を成長させる方法である。
従来のCVD法は気体分子の分解や反応を高い基板温度
で純粋に熱的に行うのに対して、プラズマCVD法は放
電による電気的エネルギーの助けによって、Jλ板温度
を低く抑えることに特徴がある。
この方法はステップカバレージ(まわりこみ、またはパ
ターン段差部被覆性)が良く、膜の強度が強く、更に耐
湿性に優れているといった特長を打する。また、プラズ
マCVD法による成膜生成速度(デポレート)は、減圧
CVD法に比べて極めて速い。
[発明が解決しようとする問題点コ プラズマCVD法により大口径ウェハの表面に均一な膜
P1のCVD膜を成膜させる場合、枚葉式の装置を使用
することが最も好ましい。
枚葉式プラズマ気相反応装置はウェハを加熱するための
、いわゆるサセプタを1基しか有しない。
このサセプタは成膜反応処理中は継続的に加熱状態に維
持されている。
このような1ステージ搾ンの加熱ヒータの場合、サセプ
タ上にウェハをいきなり載置すると急激な熱サイクルを
ウェハに与えることとなり、ウェハの膜ストレス値を高
める欠点がある。その結果、ウェハに“反り”が発生し
たり、スリップラインなどの結晶欠陥が発生する。
膜ストレスは膜生成時の加熱温度と熱サイクルにより発
生するが、加熱温度を低く抑えると、膜中に不純物(例
えば、Hイオン等)が入り込み膜質を低ドさせる。従っ
て、膜ストレスを抑制するために加熱温度を低くするこ
とは現実的な解決策ではない。
“反り”や結晶欠陥の発生を防止する為に、1ステージ
ジンでサセプタのヒータ温調の変動によりウェハの予備
加熱または徐冷を行うと電気制御が複雑になるだけでな
く、スループットモ大幅ニ低ドする。
予備加熱または徐冷を好うためにローダ側およびアンロ
ーダ側にもステーションを各々1箇所配設し、合計3ス
テーシロンで処理を行う場合、装置が高価になり、かつ
、スループットもその分低ドする。
[発明の目的コ 従って、本発明の目的はウェハに過大な膜ストレス値を
5えることなく、シかも高いスループットを維持しなか
ら枚葉式プラズマCVD法で、ウェハにCV I)膜を
成膜する方法を提供することである。
[問題点を解決するための手段] 前記の問題点を解決し、あわせて本発明の目的を達成す
るための手段として、この発明は、反応炉内に、ヒータ
により加熱されるサセプタおよびこのサセプタ上にウェ
ハを載せたり、あるいは上げたりするための爪上下機構
を仔する枚葉式プラズマ気相反応装置によりウェハの表
面に薄膜を形成させる方法において、ウェハを前記爪上
下機構に保持させた状態で前記サセプタの直」二で所定
時間待機させることにより該ウェハを予備加熱または徐
冷し、この待機時間中に反応炉内のガス雰囲気を調整す
ることを特徴とする枚葉式薄膜形成方法を提供する。
[作用] 前記のように、本発明の方法によれば、ウェハをサセプ
タの上端面に載置する前に、ウニ/Xはサセプタの直−
ヒで爪上下機構に保持されたまま所定時間待機され予備
加熱を受ける。予備加熱後、爪上下機構が降下してウェ
ハをサセプタ上端面に載置する。
また、成膜反応処理が終了したら爪上下機構がウェハを
サセプタ上端面から持ち上げ、そのままの状態で所定時
間待機させ、ウェハを徐冷する。
この予備加熱または徐冷のための待機時間中に、同時に
反応炉内のガス雰囲気を調整する。
このように、ウェハは予備加熱または徐冷されるので、
急激な熱サイクルがウェハに加えられることは無くなり
、膜ストレスの発生も極めて効果的に抑制される。
従来のプラズマ気相反応装置においても、反応炉内のガ
ス雰囲気を調整してからでなければ成膜反応処理を開始
したり、あるいは成膜済みのウェハを反応炉外へ搬出し
たりすることはできなかった。従って、本発明の方法は
、この反応炉内のガス雰囲気の調整時間を効果的に利用
することにより、ウェハを予備加熱または徐冷するもの
である。
よって、本発明の方法を実施してもスループットは全(
低下しない。
か(して、従来通りの1ステージqンのサセプタか一一
なるプラズマ気相反応装置でスループットを低下させる
ことなく、優れた膜質を有する薄膜をウェハ表面に成膜
させることができる。また、サセプタのヒータ温調も常
に設定温度を維持するだけでよく、制御も極めて簡単で
ある。
[実施例コ 以下、図面を参照しながら本発明の一実施例について更
に詳細に説明する。
第1図(a)および(b)は在来型のプラズマ気相反応
装置で本発明の方法を実施した場合の状態を示すW1要
図である。
第1図において、10はサセプタを示す。サセプタ10
はヒータユニット12と均熱盤14とからなる。ウェハ
20は爪−L下機構leaおよび16bに保持され、こ
の均熱盤14の1ユ端而に載置され、また持ち上げられ
る。均熱盤はアルミニウムまたはステンレス等の金属で
構成されており、爪上下機構のアームの本数は三木に限
らず、三木または四本とすることもできる。
図示されていないが、サセプタおよび爪上下機構は密閉
可能な反応炉内に配設されている。反応炉は開閉可能な
ゲート部を介して予備室に接続されている。ウェハはこ
の予備室からゲート部を介して反応炉内へ搬入あるいは
搬出される。ウェハの搬入および搬出はウェハハンドリ
ングアームにより行われる。
ウェハハンドリングアームにより予備室からゲート部を
くぐって反応炉内に搬入されたウェハ20は爪、L下機
横18aおよび18bに受は渡される。第1図(a)に
示されるように、爪上下機構にウェハを保持させたら、
このままの状態で所定時間待機させ、ウェハを予備加熱
する。この間にゲート部を閉じて反応炉を密閉し、炉内
のガス雰囲気を成膜反応の実施に必要な状態に調整する
第1図(b)に示されるように、ガス雰囲気の調整が完
了したら、爪上下機構を降下させ、ウェハ20を均熱盤
14の上端面に載置する。その後、高周波発振を印加さ
せ、所望の成膜反応処理を開始する。
第1図(a)に示されるように、成膜反応処理が完了し
たら直ちに爪上下機構を1昇させ、ウェハを均熱盤から
持ちヒげる。このままの状態で所定時間待機させ、ウェ
ハを徐冷する。ウェハ待機中に、炉内に残留している反
応ガスを炉外に排出し、炉内のガス雰囲気を調整する。
ウェハの待機時間はガス雰囲気の調整時間に依存して変
化する。しかし、ガス雰囲気の調整時間よりも短いこと
はない。ガス雰囲気の調整が完了しなければ結局、成膜
反応を開始させることも、あるいはウェハを炉外へ搬出
することもできないからである。待機時間の方が調整時
間よりも長くなるとスループットか低下する。従って、
ウェハ待機時間はガス雰囲気の調整時間と一致させるこ
とが!Irましい。
以」−1本発明の方法をプラズマCVD薄膜形成装置に
ついて詳細に説明してきたが、本発明の方法はプラズマ
CVD薄膜形成装置に限らず、ウェハをサセプタで加熱
してから処理するような他の膜生成あるいは膜処理装置
についても同様に実施できることは当業者に明らかであ
る。
[発明の効果] 以上説明したようなウェハ搬送機構にすれば、爪が上が
っている状態ではウェハの予備加熱または徐冷の機能を
果たし、かつ、この間に炉内のガス雰囲気が調整される
ので、スルーブツトは全く低下せず、1ステージ珪ンで
本発明の方法を申し分な〈実施できる。また、ヒータ温
調も常に設定温度を維持しているだけでよく、制御もい
たって簡単である。
このように、ウェハは予備加熱または徐冷されるので、
急激な熱サイクルがウェハに加えられることは無くなり
、膜ストレスの発生も極めて効果的に伸側される。かく
して、ウェハに“反り”が発生したり、スリップライン
などの結晶欠陥が発生することもな(なり、膜質を向上
させることができる。
従来のプラズマ気相反応装置においても、反応炉内のガ
ス雰囲気を調整してからでなければ成膜反応処理を開始
したり、あるいは成膜済みのウェハを反応炉外へ搬出し
たりすることはできなかった。従って、本発明の方法は
、この反応炉内のガス雰囲気の調整時間を効果的に利用
することにより、ウェハを予備加熱または徐冷するもの
である。
よって、本発明の方法を実施してもスループットは全く
低下しない。
かくして、従来通りの1ステーシヨンのサセプタからな
るプラズマ気相反応装置でスループットを低下させるこ
となく、優れた膜質を有する薄膜をウェハ表面に成膜さ
せることができる。他の予備加熱方式に比較して、付帯
設備が全く不要であり、しかもスルーブツトが低ドしな
いので、本発明の方法の実施コストは安価に抑えること
ができる。
【図面の簡単な説明】
第1図(a)および(b)は在来型のプラズマ気相反応
装置で本発明の方法を実施した場合の状態を示す概要図
であり、(a)は予備加熱または徐冷状態を示し、(b
)は加熱状態を示す。 10・・・サセプタ、12・・・ヒータユニット。 14・・・均熱盤、16aおよび18b・・・爪上下機
構。 20・・・ウェハ

Claims (3)

    【特許請求の範囲】
  1. (1)反応炉内に、ヒータにより加熱されるサセプタお
    よびこのサセプタ上にウェハを載せたり、あるいは上げ
    たりするための爪上下機構を有する枚葉式プラズマ気相
    反応装置によりウェハの表面に薄膜を形成させる方法に
    おいて、ウェハを前記爪上下機構に保持させた状態で前
    記サセプタの直上で所定時間待機させることにより該ウ
    ェハを予備加熱または徐冷し、この待機時間中に反応炉
    内のガス雰囲気を調整することを特徴とする枚葉式薄膜
    形成方法。
  2. (2)ウェハ待機時間はガス雰囲気調整時間とほぼ一致
    している特許請求の範囲第1項に記載の枚葉式薄膜形成
    方法。
  3. (3)プラズマ気相反応装置はプラズマCVD薄膜形成
    装置である特許請求の範囲第1項に記載の枚葉式薄膜形
    成方法。
JP22763786A 1986-09-26 1986-09-26 枚葉式薄膜形成方法 Pending JPS6381933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22763786A JPS6381933A (ja) 1986-09-26 1986-09-26 枚葉式薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22763786A JPS6381933A (ja) 1986-09-26 1986-09-26 枚葉式薄膜形成方法

Publications (1)

Publication Number Publication Date
JPS6381933A true JPS6381933A (ja) 1988-04-12

Family

ID=16864008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22763786A Pending JPS6381933A (ja) 1986-09-26 1986-09-26 枚葉式薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS6381933A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211822A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 半導体製造装置
WO1998005061A1 (fr) * 1996-07-31 1998-02-05 Sony Corporation Procede de fabrication d'un dispositif semi-conducteur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130237B2 (ja) * 1981-04-06 1986-07-11 Doryokuro Kakunenryo Kaihatsu Jigyodan

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130237B2 (ja) * 1981-04-06 1986-07-11 Doryokuro Kakunenryo Kaihatsu Jigyodan

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211822A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 半導体製造装置
WO1998005061A1 (fr) * 1996-07-31 1998-02-05 Sony Corporation Procede de fabrication d'un dispositif semi-conducteur
US6306183B1 (en) 1996-07-31 2001-10-23 Sony Corporation Method of forming manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
KR101005953B1 (ko) 절연막 형성 방법
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP2002505531A5 (ja)
TW509963B (en) Method for manufacturing a semiconductor device and device for manufacturing a semiconductor
JPH04218910A (ja) 熱処理成膜方法
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
JPH1112738A (ja) Cvd成膜方法
WO2001061736A1 (fr) Procede de traitement d'une plaquette
JP2909481B2 (ja) 縦型処理装置における被処理体の処理方法
JPS6381933A (ja) 枚葉式薄膜形成方法
JP3207402B2 (ja) 半導体用熱処理装置および半導体基板の熱処理方法
JP4553227B2 (ja) 熱処理方法
JP2744933B2 (ja) 縦型処理装置及び処理装置
JP2002100574A (ja) 基板処理装置
JP2744934B2 (ja) 縦型処理装置
US6531415B1 (en) Silicon nitride furnace tube low temperature cycle purge for attenuated particle formation
JP3754157B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP5358201B2 (ja) 成膜方法
JPS6112035A (ja) 半導体製造装置
JP4503713B2 (ja) 真空成膜法の基板冷却方法
JPH11260738A (ja) 真空熱処理装置
JPH0521867Y2 (ja)
JPS62214177A (ja) 気相反応装置
JP2003183837A (ja) 半導体装置の製造方法及び基板処理装置