JPS6371740A - メモリデ−タトレ−ス方法 - Google Patents
メモリデ−タトレ−ス方法Info
- Publication number
- JPS6371740A JPS6371740A JP61216859A JP21685986A JPS6371740A JP S6371740 A JPS6371740 A JP S6371740A JP 61216859 A JP61216859 A JP 61216859A JP 21685986 A JP21685986 A JP 21685986A JP S6371740 A JPS6371740 A JP S6371740A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- storage device
- data
- additional memory
- ram area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリデータトレース方法、特に中央処理装置
の動作を解析するためのメモリデータトレース方法に関
する。
の動作を解析するためのメモリデータトレース方法に関
する。
従来、この種のメモリデータトレース方法は、プログラ
ムにより読出し・書込みを行なう記憶装置のＲＡＭ領域
の内容を、オンライン動作を行なう多重処理プログラム
によって読出し、外部記録装置に書込んでいる。
ムにより読出し・書込みを行なう記憶装置のＲＡＭ領域
の内容を、オンライン動作を行なう多重処理プログラム
によって読出し、外部記録装置に書込んでいる。
しかし、上述した従来のオンライン動作を行なうプログ
ラムによる記憶装置の内容の読出しには、通常、設定さ
れている一連の読出し中に、本来のオンライン処理が行
なわれて、その間に記憶装置の内容が変り、一時点での
記憶内容が読出されるとは限らないと云う欠点がある。
ラムによる記憶装置の内容の読出しには、通常、設定さ
れている一連の読出し中に、本来のオンライン処理が行
なわれて、その間に記憶装置の内容が変り、一時点での
記憶内容が読出されるとは限らないと云う欠点がある。
また読出し処理によって本来のオンライン処理が乱され
たりすると云う欠点もある。
たりすると云う欠点もある。
本発明の目的は上述の欠点を除去し、プログラムにより
読出し・書込みの行なわれる記憶装置の記憶領域と同じ
アドレスを持った付加記憶装置を併設して、メモリデー
タトレース時にはこの（寸加記憶装置を中央処理装置か
ら切放して記憶内容を読出すことにより、一時点の記憶
内容を読取ることができ、オンライン処理を乱すことの
ないメモリデータトレース方法を提供することにある。
読出し・書込みの行なわれる記憶装置の記憶領域と同じ
アドレスを持った付加記憶装置を併設して、メモリデー
タトレース時にはこの（寸加記憶装置を中央処理装置か
ら切放して記憶内容を読出すことにより、一時点の記憶
内容を読取ることができ、オンライン処理を乱すことの
ないメモリデータトレース方法を提供することにある。
本発明は、プログラムによって読出し・書込みが行なわ
れる記憶装置のＲＡＭ！￥域の総てに対して、それと同
一のアドレスを持ったＲＡＭにより構成された付加記憶
装置を中央処理装置に設け、常時は付加記憶装置に前記
のＲＡＭ領域と同一の書込みの動作を行なわせることに
より、常にＲＡＭ領域の内容と同じ内容を保持させ、メ
モリデータトレース時はこの付加記憶装置を中央記憶装
置から切放し、付加記憶装置の内容を外部に読出し、一
時点での記憶内容を中央処理装置の動作を乱すことなく
読取るものである。
れる記憶装置のＲＡＭ！￥域の総てに対して、それと同
一のアドレスを持ったＲＡＭにより構成された付加記憶
装置を中央処理装置に設け、常時は付加記憶装置に前記
のＲＡＭ領域と同一の書込みの動作を行なわせることに
より、常にＲＡＭ領域の内容と同じ内容を保持させ、メ
モリデータトレース時はこの付加記憶装置を中央記憶装
置から切放し、付加記憶装置の内容を外部に読出し、一
時点での記憶内容を中央処理装置の動作を乱すことなく
読取るものである。
次に、本発明について図面を参照して説明する。
第１図は本発明を適用する中央処理装置の一実施例のブ
ロック図で、中央処理装置の中央制御装置とプログラム
の実行により読出し・書込みの行なわれる記憶装置とが
示されている。図において中央制御袋？１１０はアドレ
スバス１１．データバス１２．書込み制御線１３および
読出し・書込みの行なわれるＲＡＭ領域を持った主記憶
装置２０に接続されている。また上記のＲＡＭ領域と同
一の複数のアドレスを有して、ＲＡ Ｍにより構成され
た付加記憶装置３０が設けられていて、この付加記憶装
置３０のアドレスバス３１．データバス３２および書込
み制御線３３は、それぞれ常時閉成されているスイッチ
Ｓを介して、アドレスバス１１、データバス１２および
書込制御線１３と接続されている。一方メモリデータト
レース時にはスイッチＳを動作させることにより、付加
記憶装置３０のアドレスバス３１．データバス３２およ
び書込み制御線３３は、それぞれ外部記録装置４０のア
ドレスバス４１．データバス４２および書込み制御線４
３に接続されるようになっている。
ロック図で、中央処理装置の中央制御装置とプログラム
の実行により読出し・書込みの行なわれる記憶装置とが
示されている。図において中央制御袋？１１０はアドレ
スバス１１．データバス１２．書込み制御線１３および
読出し・書込みの行なわれるＲＡＭ領域を持った主記憶
装置２０に接続されている。また上記のＲＡＭ領域と同
一の複数のアドレスを有して、ＲＡ Ｍにより構成され
た付加記憶装置３０が設けられていて、この付加記憶装
置３０のアドレスバス３１．データバス３２および書込
み制御線３３は、それぞれ常時閉成されているスイッチ
Ｓを介して、アドレスバス１１、データバス１２および
書込制御線１３と接続されている。一方メモリデータト
レース時にはスイッチＳを動作させることにより、付加
記憶装置３０のアドレスバス３１．データバス３２およ
び書込み制御線３３は、それぞれ外部記録装置４０のア
ドレスバス４１．データバス４２および書込み制御線４
３に接続されるようになっている。
なお付加記憶装置３０と外部記録装置４０との間には読
取り制御線３４が設けられた構成になっている。
取り制御線３４が設けられた構成になっている。
以上の構成において、中央制御装置１０が主記憶装置２
０のＲＡＭ領域のアドレスを指定してデータの書込みを
行なうと、この書込みと並行して、付加記憶装置３０に
設けられた同一のアドレス位置に、同一のデータが書込
まれることとなる。この動作は中央制御装置１０がＲＡ
Ｍ領域に書込みを行なう都度、付加記憶装置３０にも書
込みが行なわれるので、ＲＡＭ領域の記憶内容と同じ内
容が常に付加記憶装置３０に存在していることとなる。
０のＲＡＭ領域のアドレスを指定してデータの書込みを
行なうと、この書込みと並行して、付加記憶装置３０に
設けられた同一のアドレス位置に、同一のデータが書込
まれることとなる。この動作は中央制御装置１０がＲＡ
Ｍ領域に書込みを行なう都度、付加記憶装置３０にも書
込みが行なわれるので、ＲＡＭ領域の記憶内容と同じ内
容が常に付加記憶装置３０に存在していることとなる。
従ってＲＡＭ領域の記憶内容を読出したい時に、外部記
録装置４０からスイッチＳを動作させ付加記憶装置３０
を中央制御装置１０から切放し、外部記録装置４０から
付加記憶装置３０の内容を、中央制御装置の動作を乱す
ことなく読出すことができる。また外部記録装置４０か
ら付加記憶装置３０の記憶内容を消去し、スイッチＳを
復旧して再び書込み動作を行なわせることができる。
録装置４０からスイッチＳを動作させ付加記憶装置３０
を中央制御装置１０から切放し、外部記録装置４０から
付加記憶装置３０の内容を、中央制御装置の動作を乱す
ことなく読出すことができる。また外部記録装置４０か
ら付加記憶装置３０の記憶内容を消去し、スイッチＳを
復旧して再び書込み動作を行なわせることができる。
以上説明したように本発明は、プログラムにより読出し
・書込みを行なう記憶装置のＲＡ Ｍ領域と同じアドレ
スを持った付加記憶装置を設けて、必要時にこの付加記
憶装置を利用してＲＡＭ領域と同じ記憶内容を読取るこ
とにより、中央処理装置でのオンライン動作を乱すこと
なくメモリデータトレースを行ない、処理装置の正常性
の確認や異常動作の解析ができると云う効果がある。
・書込みを行なう記憶装置のＲＡ Ｍ領域と同じアドレ
スを持った付加記憶装置を設けて、必要時にこの付加記
憶装置を利用してＲＡＭ領域と同じ記憶内容を読取るこ
とにより、中央処理装置でのオンライン動作を乱すこと
なくメモリデータトレースを行ない、処理装置の正常性
の確認や異常動作の解析ができると云う効果がある。
第１図は本発明を適用する中央処理装置の一実施例のブ
ロック図である。 １０・・・・・・中央制御装置、１１，３１．４１・・
・・・・アドレスバス、１２．３２．４２・・・・・・
データバス、１３．３３．４３・・・・・・書込み制御
線、１４．３４・・・・・・読取り制御線、２０・・・
・・・主記憶装置、３０・・・・・・付加記憶装置、４
０・・・・・・外部記録装置。
ロック図である。 １０・・・・・・中央制御装置、１１，３１．４１・・
・・・・アドレスバス、１２．３２．４２・・・・・・
データバス、１３．３３．４３・・・・・・書込み制御
線、１４．３４・・・・・・読取り制御線、２０・・・
・・・主記憶装置、３０・・・・・・付加記憶装置、４
０・・・・・・外部記録装置。
Claims (1)
- プログラムにより読出し・書込みを行なう記憶装置のＲ
ＡＭ領域と同一のアドレスを持つＲＡＭにより構成され
た付加記憶装置を中央処理装置に設け、常時は前記付加
記憶装置に前記ＲＡＭ領域と同一の書込みの動作を行な
わせ、メモリデータトレース時は前記付加記憶装置を中
央処理装置から切放し、この付加記憶装置の記憶内容の
読出しおよび記憶内容を消去を行なうことを特徴とする
メモリデータトレース方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216859A JPS6371740A (ja) | 1986-09-12 | 1986-09-12 | メモリデ−タトレ−ス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216859A JPS6371740A (ja) | 1986-09-12 | 1986-09-12 | メモリデ−タトレ−ス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6371740A true JPS6371740A (ja) | 1988-04-01 |
Family
ID=16695026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61216859A Pending JPS6371740A (ja) | 1986-09-12 | 1986-09-12 | メモリデ−タトレ−ス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6371740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191881A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 実時間メモリ監視方式 |
-
1986
- 1986-09-12 JP JP61216859A patent/JPS6371740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191881A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 実時間メモリ監視方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6371740A (ja) | メモリデ−タトレ−ス方法 | |
| JPH02113488A (ja) | 磁気バブルメモリ装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JP3149575B2 (ja) | インサ−キット・エミュレ−タ | |
| JPH05197596A (ja) | トレーサ | |
| JPH0535548A (ja) | アドレストレーサ | |
| JP3129889B2 (ja) | 数値制御装置 | |
| JPS62251845A (ja) | プログラムデバツグ装置 | |
| JPS62182942A (ja) | プログラムデバツグ装置 | |
| JPS61248107A (ja) | 数値制御装置における大容量パ−トプログラム運転方式 | |
| JP2752732B2 (ja) | トレース装置 | |
| JP3594495B2 (ja) | 制御装置 | |
| JP2696970B2 (ja) | 情報処理装置 | |
| JPS6155698B2 (ja) | ||
| JPH01163860A (ja) | 入出力制御装置 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH0724030B2 (ja) | デバック装置 | |
| JPH04182748A (ja) | メモリダンプ装置 | |
| JPH04260940A (ja) | マイクロアドレストレース装置 | |
| JPS60104994A (ja) | 画像蓄積表示装置 | |
| JPS6168648A (ja) | ブランチトレ−スアドレス記憶方式 | |
| JPH0298751A (ja) | トレーサ制御回路 | |
| JPS6362049A (ja) | トレ−ス回路 | |
| JPS6226508A (ja) | 位置決めユニツト | |
| JPH04260150A (ja) | データ通信装置固有情報記録方式 |