JPS6370348A - プログラムテスト用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプログラムテスト用回路、特にコンピュータの
テスト時にプログラムの実行状態をモニタしたり、プロ
グラムの実行の流れの選択を行うプログラムテスト用回
路の改良に関するものである。

［従来の技術］ 従来テスト段階にあるコンピュータにプログラムを実行
させ、プログラムの実行状態をモニタする手段として２
つの方法がある。

第１の方法はコンピュータに接続されているディスプレ
イ装置、又はプリンタを用いて、プログラムの随所でそ
の箇所を実行したことを示すメツセージを出力する方法
である。

第２の方法は、コンピュータのアドレスに対応してＰ　
Ｉ　Ｏ（Ｐ　ａｒａｌｌｅｌ　　Ｉ　ｎｐｕｔ／　Ｏｕ
ｔｐｕｔ　）回路を設け、′、５ＰＩＯ１ｌ：該アドレ
スに格納されているデータのビット数と同等のランプ回
路を接続し、プログラムの随所で特定のランプを点灯又
は消灯する方法である。

第１番目の方法は、メツセージを出力するためにコンピ
ュータに多大な負荷がかかり、かつ、プリンタ及びディ
スプレイ装置の出力速度はコンピュータの処理速度に比
べ非常に遅いので、高速処理が要求されるようなプログ
ラムテストには不向きであることから、第２番目の方法
が広く用いられている。

以下、第２番目の方法を図面に基づいて詳細に説明する
。

第４図には第２番目の方法に用いられる従来のプログラ
ムテスト用回路が示されている。

図において、アドレスに対応してＰＩＯ回路１０が設け
られており、該２１０回路１０はデータをビット並列で
処理する入出力回路であり、各ピントに対応するランプ
１２ａやビットスイッチ１４ａを含む接続回路１６に接
続されている。

また、アドレスバス１００はアドレス信号を扱うバスで
あり、データバス１０２はデータ及び命令などを伝達す
るバスであり、これらのアドレスバス１００．データバ
ス１０２、出力タイミング信号線１０４、及び人力タイ
ミング信号！！１１０６はＣＰＵ　（中央処理装置）（
図示せず）に接続されている。

このように第４図に示されるプログラムテスト用回路で
は、ＰＩＯ回路１０が入力も出力も可能なので、ビット
スイッチ１４を設けることによって、゛プログラムの随
所で特定のスイッチを０ＮＯＦＦ制御することによって
、プログラムの実行の流れを変えることも可能となる。

次に、第４図に示される回路を接続した際に、特定のラ
ンプの点灯／消灯を制御するための処理の流れを第５図
に基づいて説明する。

まず、現在のランプの点灯状態データをメモリ上から取
り出す。（ステップｖ−１） そして、点灯／消灯制御を行いたいランプ１２ａに対応
するビットの書き換えを行う。（ステップＶ−２） 点灯状態データをＰＩ○回路１０に出力することによっ
て、ランプ１２ａの点灯状態が変る。

（ステップ■−３） 次に、前記２１０回路１０に出力された点灯状態データ
をメモリに再記憶する。（ステップＶ−一方、第６図に
は、各スイッチ１４ａのＯＮ／ＯＦＦ状態を調べる処理
の流れが示されている。

まず、すべてのビットスイッチ１４のＯＮ１０ＦＦ状態
を示すデータをＰＩＯ回路１ｏより入力する。（ステッ
プ■−１） そして、調べたいビットスイッチ１４ａに対応するビッ
ト以外のビットを０にする。（ステップ■−２） 前記ステップＶｌ−３の結果がすべてのビットが０にな
ったか否かでビットスイッチ１４ａのＯＮ／ＯＦＦを判
定する。（ステップ■−３）［発明が解決しようとする
問題点］ 従来のプログラムテスト用回路は、以上のように構成さ
れているので、プログラム実行の流れの修正を行うとき
には、必ずデータのビット処理を行わなければならなか
った。

更に、２１０回路に出力するデータを常に記す。

しておき、その記憶されているデータを用いて処理を行
わなければならないため、割込み処理プログラムや、マ
ルチタスクプログラムでは、第５図に示したような処理
が複数のプログラム箇所で同時に実行されることがない
ような配慮をしてプログラムを作成しなければ、ランプ
表示が正しく行われない場合が生じることがある。

このため、従来のプログラムテスト用回路では、プログ
ラム修正処理が、非常に煩雑であるという問題点があっ
た。

本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は処理中のビット処理をなくし、割込み処理プロ
グラム及びマルチタスクプログラムの処理を容易にでき
る操作性の良いプログラムテスト用回路を得ることを目
的とする。

［問題点を解決するための手段］ 上記目的を達成するために、本発明は、ランプ出力回路
及びスイッチ入力回路をそれぞれランプ個数又はビット
スイッチ個数に対応して設け、それぞれに、固有のアド
レスを割付けることにより、アドレスに対して人出力す
るだけでランプの表示の制御、ビットスイッチのＯＮ／
ＯＦＦ制御ができるようにしたものである。

［作用］ 前述した構成から明らかなように、本発明によれば、ラ
ンプ出力回路及びスイッチ入力回路をランプ、ビットス
イッチと同数個設け、各々に固有のアドレスを設けたこ
とにより、処理中にビット処理が含まれなくなり、処理
が非常に簡単なプログラムテスト用回路を得ることがで
きる。

［実施例］ 以下、図面に基づいて本発明の好適な一実施例を説明す
る。

第１図は、本発明におけるプログラムテスト用回路の回
路図である。

図において、第４図従来例と同一部材には同一符号を付
し説明を省略する。

本発明に係るプログラムテスト用回路の接続回路１６に
は、各ランプ１２ａに対応するランプ出力回路２２ａ１
及び各ビットスイッチ１４ａに対応するスイッチ入力回
路２４ａがそれぞれ設けられている。

更に、前記各ランプ出力回路２２ａ及びスイッチ入力回
路２４ａの各々の回路には、固ａのアドレスが決められ
ている。

また、アドレスデコード回路１７はアドレスバス１００
のアドレス信号が前記固有のアドレスを示す時に、該ア
ドレスに対応するランプ出力回路２２ａ及びスイッチ入
力回路２４ａを選択する選択信号２００を出力する。

そして、ランプ出力回路２２ａはそのアドレスが選択さ
れていることを示す選択信号２００ａとＣＰＵからの出
力タイミング信号１０４が入力されると、その時点での
データ信号線２０２の１１０の状態をラッチ（記憶）し
、その１１０に対応してランプ１２ａを点灯又は消灯さ
せる。

一方、スイッチ入力回路２４ａはそのアドレスが選択さ
れていることを示す選択信号２００ｂとＣＰＵからの入
力タイミング信号１０６が入力されると、その時点での
ビットスイッチ１４ａのＯＮ／ＯＦＦ状態を１１０の信
号にしてデータ信号線２０２に出力する。

本実施例と、第４図従来例との相違点は、従来例ではＰ
ＩＯ回路１０に対して固有のアドレスが定められており
、各ランプ１２ａ及びスイッチ１４ａはデータ中の各ビ
ットに対応しているのに対して、本実施例では各ランプ
１２ａ及びビットスイッチ１４ａに対応するランプ出力
回路２２ａ及びスイッチ入力回路２４ａが設けられてお
り、更に、各ランプ出力回路２２ａ及びスイッチ入力回
路２４ａには固有のアドレスが定められているので、ラ
ンプの点灯／消灯またはスイッチのＯＮ／ＯＦＦに関与
するデータはデータ中の１ビツトだけである。

従って、本実施例によるランプ１２ａの点灯／消灯を制
御するための処理の手順は、第２図に示されるように、
ランプ１２Ｈに対応するランプ出力回路２２ａに対応す
るアドレスに１１０を出力するだけで良い。

また、各スイッチ１４ａのＯＮ／ＯＦＦ状態を調べるた
めの手順は、第３図に示されるように、調べたいスイッ
チ１４ａに対応するスイッチ入力回路２４ａのアドレス
からデータを人力しくステップｌｌｌ−１）、該データ
の１１０でステッチ１４ａのＯＮ／ＯＦＦを判定する（
ステップｌ１Ｉ−２）。

以」二のように、ランプ点灯状態の修正、スイッチのＯ
Ｎ／ＯＦＦの修正の処理がビット処理を行わずにでき、
操作性の良いプログラムテスト用回路を得ることができ
る。

また、工場現場等で使用される設備に組み込むタイプの
コンピュータの多くはコンビ二一夕の各機能を果す回路
を同一サイズのカード基板上に製作したカード式のコン
ピュータである。本発明に係る回路はプログラムのテス
ト段階に必要な回路であって、テストが完了しプログラ
ムが完成すれば不要となる回路である。このため、この
ようなカード式コンピュータのプログラムのテストを行
う場合には、同一サイズのカード基板で本発明の回路を
製作し、そのカードをコンピュータに実装してテストを
行い、テストが完了したらそのカードは取りはずし、次
にテストする設備のコンピュータに実装して使用すると
いう方法を取ることができ、少ない手持ちで多くのコン
ビ二一夕のテストに利用できるという効果が生ずる。

［発明の効果］ 以上説明したように、本発明によれば、ランプ及びビッ
トスイッチの各々にランプ出力回路又はスイッチ入力回
路を設け、更に、各回路に対応する固有のアドレスを割
付けたために、処理中にビット操作を含まず、かつ、他
のランプの点灯状態に関係なく、各ランプに対して点灯
／消灯の操作が自由にできるので、処理が非常に簡単に
なり、操作性の良いプログラムテスト用回路を得ること
ができる。

更に、割込み処理プログラムやマルチタスクプログラム
でも固有のアドレスに対しての処理を行うので、何の支
障もなく使用することができる。

【図面の簡単な説明】

第１図は本発明に係るプログラムテスト用回路の好適な
実施例を示す回路構成図、 第２図はランプの制御の手順を示す流れ図、第３図はビ
ットスイッチの制御手順を示すなか・れ図、 第４図は従来のプログラムテスト用回路の回路構成図、 第５図は従来のランプの制御手順を示す流れ図、第６図
は従来のビットスイッチの制御手順を示す流れ図である
。 １０　・・・　ＰＩＯ回路 １２　・・・　ランプ １４　・・・　ビットスイッチ １６　・・・　接続回路 ２２　・・・　ランプ出力回路 ２４　・・・　スイッチ入力回路 １００　　・・・　アドレスバス １０２　・・・　データバス １０４　・・・　出力タイミング信号線１０６　・・・
　入力タイミング信号線２００　　・・・　選択信号

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置とアドレスバス、データバス及び入
   出力タイミング信号線を介して接続され、各アドレスの
   データのビット数に対応する複数個のランプ及びビット
   スイッチを有するプログラムテスト用回路において、 前記各ランプに対応するランプ出力回路と、前記各ビッ
   トスイッチに対応するスイッチ入力回路と、を設け、 各ランプ出力回路及びスイッチ入力回路はそれぞれ固有
   のアドレスを有し、 前記アドレスバスのアドレスに対応するアドレス信号線
   を選択するアドレスデコードにより、ランプ出力回路又
   はスイッチ入力回路を選択し、ランプの点灯／消灯制御
   又はスイッチのＯＮ／ＯＦＦ制御を行うことを特徴とす
   るプログラムテスト用回路。