JPS62103738A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS62103738A JPS62103738A JP60242938A JP24293885A JPS62103738A JP S62103738 A JPS62103738 A JP S62103738A JP 60242938 A JP60242938 A JP 60242938A JP 24293885 A JP24293885 A JP 24293885A JP S62103738 A JPS62103738 A JP S62103738A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- pseudo
- state memory
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラに関する。
〔従来の技術)
従来、プログラマフルコントローラは、例えば第3図に
示すように、cpu+、制御メモリ2.論理解読部3a
、論理メモリ3b、通信部4.入出力制御部5a、入出
力状態メモリ5bで構成され、制御メモリ2に記憶され
ている、プログラマフルコントローラの動作を規定する
プログラムにより、次の3つの動作をサイクリックに行
なっている。
示すように、cpu+、制御メモリ2.論理解読部3a
、論理メモリ3b、通信部4.入出力制御部5a、入出
力状態メモリ5bで構成され、制御メモリ2に記憶され
ている、プログラマフルコントローラの動作を規定する
プログラムにより、次の3つの動作をサイクリックに行
なっている。
1)論理解読部3aが論理メモリ3bを逐次、読出し、
入出力状態メモリ5bを参照しつつ、演M処理を行ない
、演算結果を入出力状態メモリ5bに格納する。
入出力状態メモリ5bを参照しつつ、演M処理を行ない
、演算結果を入出力状態メモリ5bに格納する。
2)入出力制御部5aが入出力状態メモリ5bそ参照し
、入出力ユニ・シトロへ出力し、かつ入出力ユニット6
から取り込んだデータを入出力状態メモリ5blt:格
納する。
、入出力ユニ・シトロへ出力し、かつ入出力ユニット6
から取り込んだデータを入出力状態メモリ5blt:格
納する。
3)通信部4が伝送路8を介して計葺機などの外部機器
9とデータの授受を行なう。
9とデータの授受を行なう。
(発明か解決しようとする問題点)
上述した従来のプログラマブルコントローラでは、論理
メモリ3bに格納されでいるアプリケーション・プログ
ラムの動作確認を行なうには 制御対象を案際に入出力
ユニ・ント6に接続した実システムで行なうか、あるい
はスイッチやランプで構成されたシミュレーション!!
1を用いて行なうより手段がなく、英システムでの動作
確認は試験の容易性あるいは安全性に間して難点かあつ
、またシミュレーション盤を用いた場合にはその経済牲
に難点がある。
メモリ3bに格納されでいるアプリケーション・プログ
ラムの動作確認を行なうには 制御対象を案際に入出力
ユニ・ント6に接続した実システムで行なうか、あるい
はスイッチやランプで構成されたシミュレーション!!
1を用いて行なうより手段がなく、英システムでの動作
確認は試験の容易性あるいは安全性に間して難点かあつ
、またシミュレーション盤を用いた場合にはその経済牲
に難点がある。
本発明の目的は、寅システムもシミュレーション盤も必
要とせず、プログラムを作成した時点で、画ぢにその動
作TM認を行なうことができるプログラマブルコント0
−ラを提供することである。
要とせず、プログラムを作成した時点で、画ぢにその動
作TM認を行なうことができるプログラマブルコント0
−ラを提供することである。
本発明のプログラマフルコントローラは、動作確認モー
ド時、入出力状態メモリを参照して本来、入出力ユニッ
トへ出力すべきデータを取り込み、予め内部に記述され
た制御則に従って入出力状態メモリへ出力する擬似入出
力制御部と、通常の運転モードの場合には入出力制御F
I3を入出力状態メモリに接続し、動作確認モードの場
合には擬似入出力制御部を入出力状態メモリに接続する
スイッチを備えたことを特徴とする。
ド時、入出力状態メモリを参照して本来、入出力ユニッ
トへ出力すべきデータを取り込み、予め内部に記述され
た制御則に従って入出力状態メモリへ出力する擬似入出
力制御部と、通常の運転モードの場合には入出力制御F
I3を入出力状態メモリに接続し、動作確認モードの場
合には擬似入出力制御部を入出力状態メモリに接続する
スイッチを備えたことを特徴とする。
したかつで、プログラマブルコントローラ本体のみでア
プリケーション・プログラムの動作確認およびシステム
のシミュレーションを容易に行なうことが可能となる。
プリケーション・プログラムの動作確認およびシステム
のシミュレーションを容易に行なうことが可能となる。
以下、本発明の実施例について図面を参照しで説明する
。
。
第1図は本発明のプログラマフルコントローラの一実施
例を示すプロ・ンク図、第2図は第1図中の擬似入出力
制御部5Gのブロック図である。
例を示すプロ・ンク図、第2図は第1図中の擬似入出力
制御部5Gのブロック図である。
本実施例はM3図の従来例に、動作i認モード時、入出
力状態メモリ5bを参照して本来、入出力ユニット6へ
出力すべきデータを取り込み、予め内部に記述された制
御則に従って入出力状態メモリ5bへ出力する擬似入出
力制御部5cと、通常の運転モードの場合には入出力制
御部5aを入出力状態メモリ5bにWi続し、動作確認
モードの場合には擬似入出力制御部5cを入出力状態メ
モリ5bに接続するスイッチ10が付加されてなる。擬
似入出力制御部5Cは、第2図に示すように、擬似出力
部21と、擬似入力部22と、シミュレータ23で構成
されている。
力状態メモリ5bを参照して本来、入出力ユニット6へ
出力すべきデータを取り込み、予め内部に記述された制
御則に従って入出力状態メモリ5bへ出力する擬似入出
力制御部5cと、通常の運転モードの場合には入出力制
御部5aを入出力状態メモリ5bにWi続し、動作確認
モードの場合には擬似入出力制御部5cを入出力状態メ
モリ5bに接続するスイッチ10が付加されてなる。擬
似入出力制御部5Cは、第2図に示すように、擬似出力
部21と、擬似入力部22と、シミュレータ23で構成
されている。
なお、制御則に関してはプログラマフルコントローラが
入出力ユニット6を介して図示されていない制御対象を
制御するための出力信号と、それによる制御対象の応答
または確認信号である入力信号との間係が記述できれば
十分である。したがって 1)出力と入力との接続情報 2)出力の入力に対するディレィ情報 の2つの情報を制御則として擬似入出力制御部5cのシ
ミュレータ23にブOグラミング・パネルまたは上位計
算機等の外sB′lli器9を用いて通信部4を介して
書込みが行なわれる。
入出力ユニット6を介して図示されていない制御対象を
制御するための出力信号と、それによる制御対象の応答
または確認信号である入力信号との間係が記述できれば
十分である。したがって 1)出力と入力との接続情報 2)出力の入力に対するディレィ情報 の2つの情報を制御則として擬似入出力制御部5cのシ
ミュレータ23にブOグラミング・パネルまたは上位計
算機等の外sB′lli器9を用いて通信部4を介して
書込みが行なわれる。
次に1本寅施例の動作を説明する。
通常の運転モードの場合はスイ・ンチ10は入出力制御
部5av!選択し、 1)論理解読部3aが論理メモリ3bのアプリケーショ
ン・プログラムを逐次読出し、入出力状態メモリ5bを
瞥照しつつ、演算処理を行ない演算結果を入出力状態メ
モリ5bに格納し、2)入出力制御部5aが入出力状態
メモリ5bを誉照し、入出力ユニット6へ出力し、かつ
入出力ユニット6から取り込んだデータを入出力状態メ
モリ5bに格納する。
部5av!選択し、 1)論理解読部3aが論理メモリ3bのアプリケーショ
ン・プログラムを逐次読出し、入出力状態メモリ5bを
瞥照しつつ、演算処理を行ない演算結果を入出力状態メ
モリ5bに格納し、2)入出力制御部5aが入出力状態
メモリ5bを誉照し、入出力ユニット6へ出力し、かつ
入出力ユニット6から取り込んだデータを入出力状態メ
モリ5bに格納する。
以上の動作をサイクリックに行ないシステムの制mを実
行する。
行する。
ここで、スイッチ10が擬似入出力制御部5Cヲ選択す
るとプログラマブルコントローラは動作確認モードとな
り、 1)論理解読8B3aが論理メモリ3bのアプリケーシ
ョン・プログラムを逐次読出し、入出力状態メモリ5b
を瞥照しつつ、演算処理を行ない演算結果を入出力状態
メモリ5bに格納し、2)擬似入出力制御部5Cの擬似
出力部21は入出力状態メモリ5bを警照し、本来、入
出力ユニット6へ出力すべきデータをシュミレータ23
へ出力情報としで転送する。シミュレータ23は自身に
既に記述された制御則に従って、擬似入力部22ヘデー
タをMT。
るとプログラマブルコントローラは動作確認モードとな
り、 1)論理解読8B3aが論理メモリ3bのアプリケーシ
ョン・プログラムを逐次読出し、入出力状態メモリ5b
を瞥照しつつ、演算処理を行ない演算結果を入出力状態
メモリ5bに格納し、2)擬似入出力制御部5Cの擬似
出力部21は入出力状態メモリ5bを警照し、本来、入
出力ユニット6へ出力すべきデータをシュミレータ23
へ出力情報としで転送する。シミュレータ23は自身に
既に記述された制御則に従って、擬似入力部22ヘデー
タをMT。
3)擬似入力部22は、受けとったデータを入力情報と
して入出力状態メモリ5bに格納する。
して入出力状態メモリ5bに格納する。
以上のようにプログラマブルコントローラは動作確認モ
ードでは出力情報をプログラマプルコントローラ内部に
記述された制御則に則つ、入力情報として取り込むとい
う擬似入出力動作を行なう。
ードでは出力情報をプログラマプルコントローラ内部に
記述された制御則に則つ、入力情報として取り込むとい
う擬似入出力動作を行なう。
なお、制御メモリ2に格納される制wJプログラムの動
作は上記2つのモードどちらでも全く同一である。した
がって、ブOグラマブルフントO−ラの入出カサ−ビス
および論理解読の一連のサイクリックな動作は、動作?
i[認モードにおいでも通常の運転モードと全く同一に
行われる。
作は上記2つのモードどちらでも全く同一である。した
がって、ブOグラマブルフントO−ラの入出カサ−ビス
および論理解読の一連のサイクリックな動作は、動作?
i[認モードにおいでも通常の運転モードと全く同一に
行われる。
〔発明の効果)
以上説明したように本発明は、擬似入出力制御部とスイ
ッチを付加することにより、プログラマブルコントロー
ラ本体のみでアプリケーション・プログラムの動作′F
M認およびシステムのシミュレーションv!容易に行な
うことができ、アプリケーション・プログラム開発時間
の短縮、アプリケーション・70グラムの品質の向上、
デバッグ時の安全牲の確保およびシミュレーション盤不
要による経済性の向上という効果がある。
ッチを付加することにより、プログラマブルコントロー
ラ本体のみでアプリケーション・プログラムの動作′F
M認およびシステムのシミュレーションv!容易に行な
うことができ、アプリケーション・プログラム開発時間
の短縮、アプリケーション・70グラムの品質の向上、
デバッグ時の安全牲の確保およびシミュレーション盤不
要による経済性の向上という効果がある。
第1図は本発明のプログラマブルコントローラの一実施
例を示すブロック図、笥2図は第1図中の擬似入出力制
御部5cのブロック図、第3図はプログラマブルコント
ローラの従来例を示すブロック図である。 1・−−−−−CPU、 2・・・・・・制御メ
モリ。 3a・・・論理解読部、 3b・・・論理メモリ。 4−−−−−・通信部、 5a−・・入出力制御部
。 5b・・・入出力状態メモリ。 5c・・・擬似入出力制御部。 6・・・−・入出力ユニット。 8−−−−−−伝送路、 9・・・・・・外部機器。 10・・・・・・スイッチ、 21−−−−−・擬似
出力部。 22・・・・・・擬似入力部、 23−−−−−−シミ
ュレータ。
例を示すブロック図、笥2図は第1図中の擬似入出力制
御部5cのブロック図、第3図はプログラマブルコント
ローラの従来例を示すブロック図である。 1・−−−−−CPU、 2・・・・・・制御メ
モリ。 3a・・・論理解読部、 3b・・・論理メモリ。 4−−−−−・通信部、 5a−・・入出力制御部
。 5b・・・入出力状態メモリ。 5c・・・擬似入出力制御部。 6・・・−・入出力ユニット。 8−−−−−−伝送路、 9・・・・・・外部機器。 10・・・・・・スイッチ、 21−−−−−・擬似
出力部。 22・・・・・・擬似入力部、 23−−−−−−シミ
ュレータ。
Claims (1)
- 【特許請求の範囲】 プログラマブルコントローラにおいて、 動作確認モード時、入出力状態メモリを参照して本来、
入出力ユニットへ出力すべきデータを取り込み、予め内
部に記述された制御則に従つて入出力状態メモリへ出力
する擬似入出力制御部と、通常の運転モードの場合には
入出力制御部を入出力状態メモリに接続し、動作確認モ
ードの場合には擬似入出力制御部を入出力状態メモリに
接続するスイッチを備えたことを特徴とするプログラマ
ブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60242938A JPS62103738A (ja) | 1985-10-31 | 1985-10-31 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60242938A JPS62103738A (ja) | 1985-10-31 | 1985-10-31 | プログラマブルコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62103738A true JPS62103738A (ja) | 1987-05-14 |
Family
ID=17096451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60242938A Pending JPS62103738A (ja) | 1985-10-31 | 1985-10-31 | プログラマブルコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62103738A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02247701A (ja) * | 1989-03-20 | 1990-10-03 | Fanuc Ltd | 入出力信号制御方式 |
JP2008090776A (ja) * | 2006-10-05 | 2008-04-17 | Nec Corp | 試験装置、試験方法、試験プログラム、fpga、及びcpld |
JP2017142639A (ja) * | 2016-02-10 | 2017-08-17 | 富士電機株式会社 | ネットワーク装置 |
-
1985
- 1985-10-31 JP JP60242938A patent/JPS62103738A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02247701A (ja) * | 1989-03-20 | 1990-10-03 | Fanuc Ltd | 入出力信号制御方式 |
JP2008090776A (ja) * | 2006-10-05 | 2008-04-17 | Nec Corp | 試験装置、試験方法、試験プログラム、fpga、及びcpld |
JP2017142639A (ja) * | 2016-02-10 | 2017-08-17 | 富士電機株式会社 | ネットワーク装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59172008A (ja) | 数値制御装置 | |
JPS62103738A (ja) | プログラマブルコントロ−ラ | |
JP2854248B2 (ja) | プログラマブルコントローラ | |
JPS6093519A (ja) | プロセス入出力信号の模擬装置 | |
JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
JPS62212740A (ja) | 入出力シミユレ−ト方式 | |
JPS60195650A (ja) | デバツグ装置 | |
JPH0587850B2 (ja) | ||
JPH0330029A (ja) | 計算機の入出力シミュレーション装置 | |
JPS62211743A (ja) | インテリジエンスi/oシユミレ−タ | |
JPH02270040A (ja) | 電子回路のシミュレーション方式 | |
JPS6136846A (ja) | プログラム制御方式 | |
JPH01120634A (ja) | 割込み制御装置 | |
JPH0228734A (ja) | ファームウェア評価方式 | |
JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 | |
JPS5987561A (ja) | I/oデバイス制御プログラムデバツグ方式 | |
JPH028941A (ja) | マイクロプロセッサ | |
JPS61204708A (ja) | シ−ケンス制御装置の機能点検方式 | |
JPH01112440A (ja) | デバッグ装置 | |
JPH02133851A (ja) | 通信制御装置 | |
JPS62154042A (ja) | 入出力命令シミユレ−シヨン制御方式 | |
JPH0583937B2 (ja) | ||
JPH07271608A (ja) | 割込み発生回路 | |
JPH01263763A (ja) | 多重処理計算機 | |
JPH02284205A (ja) | Pcのシミュレーション方式 |