JPS6366654A - 同期型バス - Google Patents
同期型バスInfo
- Publication number
- JPS6366654A JPS6366654A JP21096586A JP21096586A JPS6366654A JP S6366654 A JPS6366654 A JP S6366654A JP 21096586 A JP21096586 A JP 21096586A JP 21096586 A JP21096586 A JP 21096586A JP S6366654 A JPS6366654 A JP S6366654A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arbitration
- transfer
- line
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は同期型バスに関するものである。
従来の技術
近年、バスはデータの大容量化、プロセッサを含む周辺
装置の高速化、マルチプロセッサ化等に伴いより大量の
データをより速く送ることが望まれている。
装置の高速化、マルチプロセッサ化等に伴いより大量の
データをより速く送ることが望まれている。
以下図面を参照しながら、従来の同期型バスの一例につ
いて説明する。
いて説明する。
第2図は同期型バスの構成、第3図は従来の同期型バス
の動作を示すものである。第2図において1はアービト
レーションライン、2はデータライン、3はアクノリッ
ジライン、4はバスクロックおよびユーティリティライ
ン、5はバスにつながる周辺装置である。第3図におい
て1xはデータXの転送に伴うアービトレーション動作
、2xはデータXの転送、3xはデータXの転送に対す
る受信側からのアクノリフジ動作である。
の動作を示すものである。第2図において1はアービト
レーションライン、2はデータライン、3はアクノリッ
ジライン、4はバスクロックおよびユーティリティライ
ン、5はバスにつながる周辺装置である。第3図におい
て1xはデータXの転送に伴うアービトレーション動作
、2xはデータXの転送、3xはデータXの転送に対す
る受信側からのアクノリフジ動作である。
以上のように構成された同期型バスについて、以下その
動作について説明する。
動作について説明する。
まず、データを送る周辺装置はアービトレーションライ
ンを用いアービトレーシヨンを行いバスの利用権の獲得
を行う、バスの利用権を得た周辺装置はデータラインを
用いデータを送る。受信側の周辺装置はデータを受は取
りアクノリッジラインを用いアクノリッジを返すが、受
は取ることのできない時はアクノリフジを返さない、送
信側の周辺装置はアクノリッジを見てデータが受信側に
受は取られたことを知る。これらの動作はたとえば第3
図(al、 (bl、 (clのように行われる。第3
図+a+はデータの転送とアクノリッジの動作が同一バ
スクロツタサイクル内に行われ、アクノリッジ動作が終
ってから次のアービトレーション動作が行われる場合で
ある。第3図世)はデータの転送とアクノリッジの動作
が同一バスクロックサイクル内に行われ、アービトレー
ション動作が終ってから次のアービトレーション動作が
行われる場合である。
ンを用いアービトレーシヨンを行いバスの利用権の獲得
を行う、バスの利用権を得た周辺装置はデータラインを
用いデータを送る。受信側の周辺装置はデータを受は取
りアクノリッジラインを用いアクノリッジを返すが、受
は取ることのできない時はアクノリフジを返さない、送
信側の周辺装置はアクノリッジを見てデータが受信側に
受は取られたことを知る。これらの動作はたとえば第3
図(al、 (bl、 (clのように行われる。第3
図+a+はデータの転送とアクノリッジの動作が同一バ
スクロツタサイクル内に行われ、アクノリッジ動作が終
ってから次のアービトレーション動作が行われる場合で
ある。第3図世)はデータの転送とアクノリッジの動作
が同一バスクロックサイクル内に行われ、アービトレー
ション動作が終ってから次のアービトレーション動作が
行われる場合である。
第3図TQIはアービトレーション動作とデータの転送
とアクノリッジの動作が同一バスクロックサイクル内に
行われる場合である。
とアクノリッジの動作が同一バスクロックサイクル内に
行われる場合である。
発明が解決しようとする問題点
しかしながら上記の第3図(alのような構成では、す
べての各バスクロックサイクルにデータ転送を行うこと
ができないので高速化の妨げとなる。また、上記の第3
図(b)、第3図(C1のような構成では、1つのバス
クロックサイクル中にアービトレーション動作とデータ
の転送とアクノリッジの動作の内2つ以上が行われなけ
ればならないのでバスクロツタサイクルを短くとること
ができず高速化の妨げとする。
べての各バスクロックサイクルにデータ転送を行うこと
ができないので高速化の妨げとなる。また、上記の第3
図(b)、第3図(C1のような構成では、1つのバス
クロックサイクル中にアービトレーション動作とデータ
の転送とアクノリッジの動作の内2つ以上が行われなけ
ればならないのでバスクロツタサイクルを短くとること
ができず高速化の妨げとする。
本発明は上記問題点に鑑み、高速でプライオリティの競
争が行なえるアービトレーション回路を提供するもので
ある。
争が行なえるアービトレーション回路を提供するもので
ある。
問題点を解決するための手段
上記問題点を解決するために本発明では1つのデータ転
送に伴うバスの3つの基本動作アービトレーション、デ
ータ転送、アクノリッジのすべてをパイプラインで行う
ものである。
送に伴うバスの3つの基本動作アービトレーション、デ
ータ転送、アクノリッジのすべてをパイプラインで行う
ものである。
作用
本発明は上記した構成によって全バスクロックサイクル
をデータ転送に使うことができかつバスクロックサイク
ルを短くとることができるため高速、大容量のデータ転
送が可能となる。
をデータ転送に使うことができかつバスクロックサイク
ルを短くとることができるため高速、大容量のデータ転
送が可能となる。
実施例
以下本発明の同期型バスの一実施例について、図面を参
照しながら説明する。
照しながら説明する。
第1図は本発明の同期型バスの一実施例の動作を示すも
のである。
のである。
第1図において1はアービトレーションのための信号線
の動作、2はデータ線の動作、3はアクノリッジのため
の信号線の動作、IXはデータXの転送に伴うアービト
レーション動作、2XはデータXの転送、3Xはデータ
Xの転送に対する受信側からのアクノリフジ動作である
。
の動作、2はデータ線の動作、3はアクノリッジのため
の信号線の動作、IXはデータXの転送に伴うアービト
レーション動作、2XはデータXの転送、3Xはデータ
Xの転送に対する受信側からのアクノリフジ動作である
。
以下、第1図を用いてその動作を説明する。
まず、データを送る周辺装置はアービトレーションを行
いバスの利用権の獲得を行う(IC)。
いバスの利用権の獲得を行う(IC)。
次のバスクロックサイクルではデータラインではバスの
利用権を得た周辺装置がデータを送り(2C)アービト
レーションラインでは次のデータ転送のためのアービト
レーションが行われる(ID)、その次のバスクロック
サイクルではアクノリッジラインではデータを受けた受
信側の周辺装置がアクノリッジを返しく3C)データラ
インではその次のデータ転送が行われ(2D)アービト
レーションラインではその次のデータ転送のためのアー
ビトレーションが行われる(IE)。
利用権を得た周辺装置がデータを送り(2C)アービト
レーションラインでは次のデータ転送のためのアービト
レーションが行われる(ID)、その次のバスクロック
サイクルではアクノリッジラインではデータを受けた受
信側の周辺装置がアクノリッジを返しく3C)データラ
インではその次のデータ転送が行われ(2D)アービト
レーションラインではその次のデータ転送のためのアー
ビトレーションが行われる(IE)。
発明の効果
以上のように本発明によれば、高速、大容量のデータ転
送が可能となる。
送が可能となる。
第1図は本発明の第1の一実施例における同期型バスの
動作図、第2図は従来の同期型バスの構成図、第3図は
従来の同期型バスの動作国である。 1・・・・・・アービトレーションライン、2・・・・
・・データライン、3・・・・・・アクノリッジライン
、4・・・・・・バスクロックおよびユーティリティラ
イン、5・・・・・・周辺装置、IX・・・・・・デー
タXの転送に伴うアービトレーション、2X・・・・・
・データXの転送、3X・・・・・・データXの転送に
対する受信側からのアクノリッジ。
動作図、第2図は従来の同期型バスの構成図、第3図は
従来の同期型バスの動作国である。 1・・・・・・アービトレーションライン、2・・・・
・・データライン、3・・・・・・アクノリッジライン
、4・・・・・・バスクロックおよびユーティリティラ
イン、5・・・・・・周辺装置、IX・・・・・・デー
タXの転送に伴うアービトレーション、2X・・・・・
・データXの転送、3X・・・・・・データXの転送に
対する受信側からのアクノリッジ。
Claims (1)
- アービトレーション、データ転送、アクノリッジの動作
のすべてをパイプラインで行う同期型バス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21096586A JPS6366654A (ja) | 1986-09-08 | 1986-09-08 | 同期型バス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21096586A JPS6366654A (ja) | 1986-09-08 | 1986-09-08 | 同期型バス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6366654A true JPS6366654A (ja) | 1988-03-25 |
Family
ID=16598047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21096586A Pending JPS6366654A (ja) | 1986-09-08 | 1986-09-08 | 同期型バス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6366654A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0476990A2 (en) * | 1990-09-21 | 1992-03-25 | International Business Machines Corporation | Dynamic bus arbitration |
JPH05324544A (ja) * | 1992-05-15 | 1993-12-07 | Hitachi Ltd | バス制御方法 |
JP2007507795A (ja) * | 2003-10-03 | 2007-03-29 | ソニックス・インコーポレーテッド | 低電力共用リンクアービトレーション |
-
1986
- 1986-09-08 JP JP21096586A patent/JPS6366654A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0476990A2 (en) * | 1990-09-21 | 1992-03-25 | International Business Machines Corporation | Dynamic bus arbitration |
JPH05324544A (ja) * | 1992-05-15 | 1993-12-07 | Hitachi Ltd | バス制御方法 |
JP2007507795A (ja) * | 2003-10-03 | 2007-03-29 | ソニックス・インコーポレーテッド | 低電力共用リンクアービトレーション |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0428330A2 (en) | Computer interface circuit | |
JPS6191752A (ja) | マイクロコンピユ−タ | |
US5842026A (en) | Interrupt transfer management process and system for a multi-processor environment | |
JPS6366654A (ja) | 同期型バス | |
TW569098B (en) | An exchanging bus apparatus with recombination and its arbitrating method | |
JPH0433152A (ja) | バスシステム | |
JPH0525135B2 (ja) | ||
JP2586638B2 (ja) | 2cpu間の片方向通信制御回路 | |
JPS63163949A (ja) | マルチプロセツサシステム | |
JPH0215094B2 (ja) | ||
JPS61288255A (ja) | プロセツサ間通信制御方式 | |
JPH049350B2 (ja) | ||
JPS63300348A (ja) | マイクロプロセツサシステム | |
JPS60175164A (ja) | Dma制御回路 | |
JPH06161951A (ja) | バス制御方式 | |
JPS61213931A (ja) | 割込み検出方式 | |
JPS5871850U (ja) | 接続装置 | |
JPS62202255A (ja) | Dma転送制御装置 | |
JPS62143154A (ja) | 入出力制御装置 | |
JPS58174734U (ja) | バス使用権制御回路 | |
JPS61120262A (ja) | メモリ間インテリジエントdma制御装置 | |
JPS57176442A (en) | Information processing system | |
JPS60649U (ja) | マルチcpuシステムの同期装置 | |
JPH01142854A (ja) | モジュール間割込み制御方法 | |
JPS6478353A (en) | Data transfer method for microcomputer |