JPS6365655A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6365655A
JPS6365655A JP61210167A JP21016786A JPS6365655A JP S6365655 A JPS6365655 A JP S6365655A JP 61210167 A JP61210167 A JP 61210167A JP 21016786 A JP21016786 A JP 21016786A JP S6365655 A JPS6365655 A JP S6365655A
Authority
JP
Japan
Prior art keywords
resin
lead frame
semiconductor device
semiconductor element
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61210167A
Other languages
English (en)
Inventor
Seiichi Nishino
西野　誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61210167A priority Critical patent/JPS6365655A/ja
Publication of JPS6365655A publication Critical patent/JPS6365655A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は樹脂封止型半導体装置に関する。
〔従来の技術〕
従来、この種の樹脂封止型半導体装置は、リードフレー
ムの素子搭載部に半導体素子を搭載し、金属細線により
半導体素子をリードに接続した後樹脂封止を行なうもの
であり、リードフレームの材質は、一般にＦｅ−Ｎｉ合
金又はＣｕ合金から作られ、封止樹脂はエポキシ樹脂が
使用されている。
〔発明が解決しようとする問題点〕
上述した従来の樹脂封止型半導体装置においては、リー
ドフレームの素子搭載部の裏面は平坦であり、また近年
半導体素子の大型化に伴ない素子搭載部面積も大型化し
ている為に、半導体装置をプリント基板などへ実装する
際のはんだ付は温度で、リードフレームと封止樹脂の膨
張差によって、リードフレームと封止樹脂との界面で剥
れが生じたり、素子搭載部裏面の端部から封止樹脂にク
ラックが入り、半導体装置の信頼性を低下させるという
問題点がある。
本発明の目的は、はんだ付は工程において、封止樹脂の
剥れやクラックの発生のない信頼性の向上した樹脂封止
型半導体装置を提供することにある。
〔問題点を解決するための手段〕
本発明の樹脂封止型半導体装置は、リードフレ−ムの素
子搭載部に半導体素子を搭載し樹脂封止してなる樹脂封
止型半導体装置であって、前記リードフレームの素子搭
載部の裏面に低応力樹脂を塗布したものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例の断面図である。
第１図において、リードフレームの素子搭載部６には半
導体素子１が搭載されており、この半導体素子１は金属
細線２により外部リード３に接続されている。そして特
に、このリードフレームの素子搭載部６の裏面には軟質
で低応力のシリコーン樹脂５が塗布されており、更に半
導体素子１を含む全体がエポキシ等の封止樹脂４により
封止されている。
このように構成されては本実施例においては、プリント
基板への実装時における、はんだ付けによる熱衝撃をシ
リコーン樹脂５により緩和することができる。
尚、低応力樹脂としてはシリコーン樹脂の外、ポリイミ
ド樹脂等を用いることができる。
〔発明の効果〕 以上説明した様に本発明は、リードフレームの素子搭載
部の裏面に低応力樹脂を塗布することにより、半導体装
置がプリント基板へ実装される際のはんだ接続の為の熱
衝撃を緩和出来る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図である。 １・・・半導体素子、２・・・金属細線、３・・・外部
リード、４・・・封止樹脂、５・・・シリコーン樹脂、
６・・・素子搭載部。

Claims (1)

    【特許請求の範囲】
  1. リードフレームの素子搭載部に半導体素子を搭載し樹脂
    封止してなる樹脂封止型半導体装置において、前記リー
    ドフレームの素子搭載部の裏面に低応力樹脂を塗布した
    ことを特徴とする樹脂封止型半導体装置。
JP61210167A 1986-09-05 1986-09-05 樹脂封止型半導体装置 Pending JPS6365655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61210167A JPS6365655A (ja) 1986-09-05 1986-09-05 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210167A JPS6365655A (ja) 1986-09-05 1986-09-05 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS6365655A true JPS6365655A (ja) 1988-03-24

Family

ID=16584878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210167A Pending JPS6365655A (ja) 1986-09-05 1986-09-05 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6365655A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536970A (en) * 1992-09-29 1996-07-16 Kabushiki Kaisha Toshiba Resin-encapsulated semiconductor device
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
JP2008239285A (ja) * 2007-03-27 2008-10-09 Fujikura Ltd ロール材巻取り装置
EP2070113A2 (en) * 2006-08-11 2009-06-17 Vishay General Semiconductor LLC Semiconductor device and method for manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58440B2 (ja) * 1971-11-20 1983-01-06 フエルナオ・アウグスト・デ・アラウ−ホ・ヴイセンテ １７，２１−ジヒドロキシ−２０−ケトプレグナン類の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58440B2 (ja) * 1971-11-20 1983-01-06 フエルナオ・アウグスト・デ・アラウ−ホ・ヴイセンテ １７，２１−ジヒドロキシ−２０−ケトプレグナン類の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536970A (en) * 1992-09-29 1996-07-16 Kabushiki Kaisha Toshiba Resin-encapsulated semiconductor device
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same
EP2070113A2 (en) * 2006-08-11 2009-06-17 Vishay General Semiconductor LLC Semiconductor device and method for manufacturing a semiconductor device
JP2010500757A (ja) * 2006-08-11 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー 半導体装置及び半導体装置の製造方法
EP2070113B1 (en) * 2006-08-11 2016-10-05 Vishay General Semiconductor LLC Semiconductor device and method for manufacturing a semiconductor device
JP2008239285A (ja) * 2007-03-27 2008-10-09 Fujikura Ltd ロール材巻取り装置

Similar Documents

Publication Publication Date Title
EP0977251A4 (en) RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE
JPH10189830A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6365655A (ja) 樹脂封止型半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH053280A (ja) 半導体装置
JPH03149865A (ja) リードフレーム
JP3424184B2 (ja) 樹脂封止型半導体装置
KR200153438Y1 (ko) 탭테이프를 이용한 칩스케일 패키지
JP3013611B2 (ja) 半導体装置の製造方法
JP2737332B2 (ja) 集積回路装置
KR200157363Y1 (ko) 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치
JP2712967B2 (ja) 半導体装置
JPH02205056A (ja) 集積回路パッケージ
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH01225141A (ja) 樹脂封止型半導体装置
JPS60178636A (ja) 半導体装置
JPH09223767A (ja) リードフレーム
JPH04322435A (ja) 半導体装置およびその製造方法
JPH05129512A (ja) リードフレーム
JPH0720924Y2 (ja) 半導体装置
JP2583278Y2 (ja) リードレスチップキャリア
JP2845600B2 (ja) リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPH06244348A (ja) 半導体装置用リードフレーム
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ