JPS6364333A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6364333A JPS6364333A JP61208591A JP20859186A JPS6364333A JP S6364333 A JPS6364333 A JP S6364333A JP 61208591 A JP61208591 A JP 61208591A JP 20859186 A JP20859186 A JP 20859186A JP S6364333 A JPS6364333 A JP S6364333A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bonding pads
- bonding
- semiconductor device
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に関し、特に、異なるパッケージ
にボンディング可能とした半導体装置に関する。
にボンディング可能とした半導体装置に関する。
（従来の技術）
半導体装置をパッケージに組み込むに際し、半導体装置
の表面に設けられたボンディングパッドと、パッケージ
のインナーリードとが例えばワイヤポンディングによっ
て接続される。そのボンディングに際し、半導体装置の
ボンディングパッドの数と、パッケージのインナーリー
ドの数が一致している場合には問題はない。しかしなが
ら、両者の数が一致していない場合には問題がある。例
えば、ある半導体装置をインナーリード数の異なる２種
類のパッケージに組み込もうとした場合、一方のパッケ
ージに容易に組み込むことができるようにすると、逆に
、他方のパッケージには容易に組み込み廿ｌないことが
少なくない。これを第３図及び第４図に基づいて詳細に
説明すると、２種類のパッケージとして、第３図に示す
ようにインナーリード４１，４１．・・・を配列した第
１のパッケージ４２と、第４図に示すようにインナーリ
ード４３，４３．・・・を配列した第２のパッケージ４
４とがあるとする。第２のパッケージ４４は、第１のパ
ッケージ４２の縦のインナーリード数を２つ減らし、横
のインナーリード数を２つ増やしたものに相当する。こ
のように縦横のインナーリード数の異なる２種類のパッ
ケージに同一の半導体装置を組込むのは実際上著しく困
難である場合が少なくない。同一の半導体装置を第３図
及び第４図に示すパッケージに組込み得るようにするに
は、ボンディングパッドの配列及び接続の仕方に工夫が
必要である。第３図及び第４図に示す半導体装置５１警
よその一例を示すものである。その半導体装１７Ｊ５１
においては、縦横に設けられたボンディングパッド５２
，５２．・・・のうら、端よりも１つ内側のボンディン
グパッド５２ａ、５２ｂを−Ｈいに接続し、それらのパ
ッド５２ａ、５２ｂのいずれか一方のみを使用するよう
にしている。叩ち、第３図に示す第１のパッケージ４２
に対して組み込む場合には、同図に示すようにボンディ
ングパッド５２ｂを使用し、第４図に示す第２のパッケ
ージ４４に対して組み込む場合には、同図に示すように
ボンディングパッド５２ａを使用する。
の表面に設けられたボンディングパッドと、パッケージ
のインナーリードとが例えばワイヤポンディングによっ
て接続される。そのボンディングに際し、半導体装置の
ボンディングパッドの数と、パッケージのインナーリー
ドの数が一致している場合には問題はない。しかしなが
ら、両者の数が一致していない場合には問題がある。例
えば、ある半導体装置をインナーリード数の異なる２種
類のパッケージに組み込もうとした場合、一方のパッケ
ージに容易に組み込むことができるようにすると、逆に
、他方のパッケージには容易に組み込み廿ｌないことが
少なくない。これを第３図及び第４図に基づいて詳細に
説明すると、２種類のパッケージとして、第３図に示す
ようにインナーリード４１，４１．・・・を配列した第
１のパッケージ４２と、第４図に示すようにインナーリ
ード４３，４３．・・・を配列した第２のパッケージ４
４とがあるとする。第２のパッケージ４４は、第１のパ
ッケージ４２の縦のインナーリード数を２つ減らし、横
のインナーリード数を２つ増やしたものに相当する。こ
のように縦横のインナーリード数の異なる２種類のパッ
ケージに同一の半導体装置を組込むのは実際上著しく困
難である場合が少なくない。同一の半導体装置を第３図
及び第４図に示すパッケージに組込み得るようにするに
は、ボンディングパッドの配列及び接続の仕方に工夫が
必要である。第３図及び第４図に示す半導体装置５１警
よその一例を示すものである。その半導体装１７Ｊ５１
においては、縦横に設けられたボンディングパッド５２
，５２．・・・のうら、端よりも１つ内側のボンディン
グパッド５２ａ、５２ｂを−Ｈいに接続し、それらのパ
ッド５２ａ、５２ｂのいずれか一方のみを使用するよう
にしている。叩ち、第３図に示す第１のパッケージ４２
に対して組み込む場合には、同図に示すようにボンディ
ングパッド５２ｂを使用し、第４図に示す第２のパッケ
ージ４４に対して組み込む場合には、同図に示すように
ボンディングパッド５２ａを使用する。
以上に述べた半導体装置５１によれば、縦横のインナー
リード数の異なる２種類のパッケージへの組込みが容易
に行なえるものの、新たに、インナーリードに対１−る
、さらにはそれに接続されたパッケージビンに対するパ
ッドの配列順番が変ってくる、という難点が生じてくる
。即ち、第３図及び第４図において、半導体装置５１の
持定の隅部５３を注目し、その隅部５２を矢印に示す反
時計回り方向に観察すれば、第３図においては、インナ
ーリード４１ａ、４１ｂに対してボンディングパッドが
ボンディングパッド５２ｃ、５２ｂ。
リード数の異なる２種類のパッケージへの組込みが容易
に行なえるものの、新たに、インナーリードに対１−る
、さらにはそれに接続されたパッケージビンに対するパ
ッドの配列順番が変ってくる、という難点が生じてくる
。即ち、第３図及び第４図において、半導体装置５１の
持定の隅部５３を注目し、その隅部５２を矢印に示す反
時計回り方向に観察すれば、第３図においては、インナ
ーリード４１ａ、４１ｂに対してボンディングパッドが
ボンディングパッド５２ｃ、５２ｂ。
５２ａの順序に接続されているのに対し、第１１図にお
いては、インナーリード４３ａ、４３ｂにス・］してポ
ポンディングパラが第３図とは逆にボンディングパッド
５２ａ、５２ｂ、５２ｃの順序に接続されているのが明
らかである。そのため、第３図及び第４図のようにボン
ディングされた２種類の半導体装置においては、パンケ
ージビンの配列順序とそれらのパッケージビンの機能の
配列の順序とが一致しない。よって、ユーザーが以上に
述べた２種類の半導体装置を実際に使い分けようとする
場合に、間違いを誘発する可能性が高い。そのため、第
３図及び第４図に示すようなボンディングパッドの配列
の仕方は実際的ではなく、汎用性に欠ける。
いては、インナーリード４３ａ、４３ｂにス・］してポ
ポンディングパラが第３図とは逆にボンディングパッド
５２ａ、５２ｂ、５２ｃの順序に接続されているのが明
らかである。そのため、第３図及び第４図のようにボン
ディングされた２種類の半導体装置においては、パンケ
ージビンの配列順序とそれらのパッケージビンの機能の
配列の順序とが一致しない。よって、ユーザーが以上に
述べた２種類の半導体装置を実際に使い分けようとする
場合に、間違いを誘発する可能性が高い。そのため、第
３図及び第４図に示すようなボンディングパッドの配列
の仕方は実際的ではなく、汎用性に欠ける。
（発明が解決しようとする問題点）
このように、従来の半導体装置では、縦横のインナーリ
ード数の異なる複ｒｄＰＩのパッケージに対応できない
か、あるいは対応できてもインナーリード（パッケージ
ビン）に対するボンディングパッドの接続順序が変って
くるという難点があった。
ード数の異なる複ｒｄＰＩのパッケージに対応できない
か、あるいは対応できてもインナーリード（パッケージ
ビン）に対するボンディングパッドの接続順序が変って
くるという難点があった。
本発明は、上述の難点に尾みてなされたもので、その目
的は、ボンディングパッドの配列順序が変わらないよう
にして使用しにくくなることを避１ｙつつも、複数秒の
パッケージに対応可能となるようにボンディングパッド
を配列した半導体装置を提供することにある。
的は、ボンディングパッドの配列順序が変わらないよう
にして使用しにくくなることを避１ｙつつも、複数秒の
パッケージに対応可能となるようにボンディングパッド
を配列した半導体装置を提供することにある。
（問題点を解決するための手段）
本発明の半導体装置ｔよ、複数のボンディングパッドを
縦に配列した縦パッド列と、複数のボンディングパッド
を横に配列した横パッド列とを備えた半導体装置におい
て、前記縦及び横パッド列の端部によって区画される隅
部に、ｆａ１′７記縦パッド列に連なる補助桁ボンディ
ングパッドと前記横パッド列に連なる補助横ボンディン
グパッドとを設り、前記縦及び横パッド列端部に位置す
るボンディングパッドをそれぞれ前記補助横ボンディン
グバソド及び前記補助桁ボンディングパッドに接続した
ものとして構成される。
縦に配列した縦パッド列と、複数のボンディングパッド
を横に配列した横パッド列とを備えた半導体装置におい
て、前記縦及び横パッド列の端部によって区画される隅
部に、ｆａ１′７記縦パッド列に連なる補助桁ボンディ
ングパッドと前記横パッド列に連なる補助横ボンディン
グパッドとを設り、前記縦及び横パッド列端部に位置す
るボンディングパッドをそれぞれ前記補助横ボンディン
グバソド及び前記補助桁ボンディングパッドに接続した
ものとして構成される。
（作 用）
ａパッド列りｉ；部のボンディングパッドに補助崩ボン
ディングパッドを接続したので、その縦パッドｌ；１（
Ａ部のボンディングパッド（よ、それ自身を使用するか
又は補助溝ボンディングパッドを使用するかによって、
縦向きに配列されたボンディングパッドとしても、横向
きに配列されたボンディングパッドとしても用いられる
。これり、Ｌ （ｆ％パッド列９λ部のボンディングパ
ッドについてもほぼ同様である。よって、縦及び横パッ
ド列に連なるボンディングパッド数は用途に応じて変更
される。これにより、例えば縦及び横に連なるボンディ
ング用のインナーリードの数が異なる複数種のパッケー
ジに容易に対応する。そのように、複数種のパッケージ
に対応させた場合において、例えば、縦パッド列端部の
ボンディングパッドに、１３いてはそのパッドそのもの
を用い、（黄パッド列端斐のボンディングパッドにおい
てはそのパッドに接続された補助桁ボンディングパッド
を用いれば、パッドの配列の順序が実質上変わることは
ない。
ディングパッドを接続したので、その縦パッドｌ；１（
Ａ部のボンディングパッド（よ、それ自身を使用するか
又は補助溝ボンディングパッドを使用するかによって、
縦向きに配列されたボンディングパッドとしても、横向
きに配列されたボンディングパッドとしても用いられる
。これり、Ｌ （ｆ％パッド列９λ部のボンディングパ
ッドについてもほぼ同様である。よって、縦及び横パッ
ド列に連なるボンディングパッド数は用途に応じて変更
される。これにより、例えば縦及び横に連なるボンディ
ング用のインナーリードの数が異なる複数種のパッケー
ジに容易に対応する。そのように、複数種のパッケージ
に対応させた場合において、例えば、縦パッド列端部の
ボンディングパッドに、１３いてはそのパッドそのもの
を用い、（黄パッド列端斐のボンディングパッドにおい
てはそのパッドに接続された補助桁ボンディングパッド
を用いれば、パッドの配列の順序が実質上変わることは
ない。
（実施例）
第１図及び第２図は、本発明に係る半導体装置１を、縦
及び横のインナーリード数の異なる２種類の第１及び第
２パッケージ２１．２５に対してボンディングした状１
ぶを承りものである。
及び横のインナーリード数の異なる２種類の第１及び第
２パッケージ２１．２５に対してボンディングした状１
ぶを承りものである。
半導体装置１は、複数のボンディングパッド４゜４、・
・・を縦に配列した縦パッド列５と、複数のボンディン
グパッド６．６．・・・を横に配列した横パッド列７と
を喝える。縦及び横パッド’１１１５．７の端部に位置
する四つの隅部８ａ〜８ｄにそれぞれ補助桁ボンディン
グパッド９及び補助溝ボンディングパッド１０を設け、
それらを横及びＵパッド列７，５の端部におけるボンデ
ィングパッド６゜４に接続している。補助桁ボンディン
グパッド９は縦バッドクＩＪ ５と連なり、その列５に
お【フるボンディングパッドと同様に使用される。補ｗ
Ｉ横ボンディングパッド１０は横パッド列７と連なり、
その列７におけるボンディングパッドと同様に使用され
る。補助板及び横ボンゲイングパッド９゜１０は、それ
らが同時に使用されることはない。
・・を縦に配列した縦パッド列５と、複数のボンディン
グパッド６．６．・・・を横に配列した横パッド列７と
を喝える。縦及び横パッド’１１１５．７の端部に位置
する四つの隅部８ａ〜８ｄにそれぞれ補助桁ボンディン
グパッド９及び補助溝ボンディングパッド１０を設け、
それらを横及びＵパッド列７，５の端部におけるボンデ
ィングパッド６゜４に接続している。補助桁ボンディン
グパッド９は縦バッドクＩＪ ５と連なり、その列５に
お【フるボンディングパッドと同様に使用される。補ｗ
Ｉ横ボンディングパッド１０は横パッド列７と連なり、
その列７におけるボンディングパッドと同様に使用され
る。補助板及び横ボンゲイングパッド９゜１０は、それ
らが同時に使用されることはない。
そのため、それらのパッド４．６間の距離は、ｈいに接
触しない程度の距離であれ；、ｒよく、通常のパッド間
の距離、即ら、縦及び←ηバッド列５，７におけるパッ
ド間の距離程唄に大きなものとする必要はない。よって
、それらのパッド４．６は半導体基板１１の隅部８ａ〜
８ｄにおける僅かな隙間に設けられる。
触しない程度の距離であれ；、ｒよく、通常のパッド間
の距離、即ら、縦及び←ηバッド列５，７におけるパッ
ド間の距離程唄に大きなものとする必要はない。よって
、それらのパッド４．６は半導体基板１１の隅部８ａ〜
８ｄにおける僅かな隙間に設けられる。
第１図に示された第１のパッケージ２１は、吊りビン２
２，２２．・・・を境として縦にＮ個及び横にＮ４個の
インナーリード２３．２３．・・・、２４゜２４、・・
・をｔｆａえている。これに対し、第２図に示された第
２のパッケージ２５は、吊りビン２６゜２６、・・・を
境として縦にＮ−２個及び横にＭ＋２個のインナーリー
ド２７．２７．・・・、２８，２８゜・・・を備えてい
る。即ち、第２のパッケージ２５は、第１のパッケージ
２１にＪ３ける縦のインナーリード数を２個減らし、横
のインナーリード数を２個増ヤしたものと同等である。
２，２２．・・・を境として縦にＮ個及び横にＮ４個の
インナーリード２３．２３．・・・、２４゜２４、・・
・をｔｆａえている。これに対し、第２図に示された第
２のパッケージ２５は、吊りビン２６゜２６、・・・を
境として縦にＮ−２個及び横にＭ＋２個のインナーリー
ド２７．２７．・・・、２８，２８゜・・・を備えてい
る。即ち、第２のパッケージ２５は、第１のパッケージ
２１にＪ３ける縦のインナーリード数を２個減らし、横
のインナーリード数を２個増ヤしたものと同等である。
このように、縦横のインナーリード数に２個の増減のあ
る２秤項のパッケージに対する半導体装置１のボンディ
ング１よ、第１図及び第２図に示すように行なわれる。
る２秤項のパッケージに対する半導体装置１のボンディ
ング１よ、第１図及び第２図に示すように行なわれる。
即ち、第１図の第１のパッケージ２１に夕Ｊしては、縦
パッド列５の全てのボンディングパッド４．４．・・・
を縦のインナーリード２３．２３．・・・に対してボン
ディングすると共に、補助桁ボンディングパッド９，９
を縦のインナーリード２３，２３にボンディングしてい
る。
パッド列５の全てのボンディングパッド４．４．・・・
を縦のインナーリード２３．２３．・・・に対してボン
ディングすると共に、補助桁ボンディングパッド９，９
を縦のインナーリード２３，２３にボンディングしてい
る。
第２図の第２のパッケージ２５に対しては、崩バッド列
７の全てのボンディングパッド６．６゜・・・を横のイ
ンナーリード２８．２８．・・・に対してボンディング
すると共し＝、補助溝ボンディングパッド１０．１０を
横のインナーリード２８，２８゜・・・にボンディング
している。
７の全てのボンディングパッド６．６゜・・・を横のイ
ンナーリード２８．２８．・・・に対してボンディング
すると共し＝、補助溝ボンディングパッド１０．１０を
横のインナーリード２８，２８゜・・・にボンディング
している。
第１図及び第２図のいずれのボンディング状態において
も、インナーリード（パッケージピン）に対するボンデ
ィングパッドの配列順序に変わりはない。即ち、第１図
及び第２図の特定の隅部４ａに注目し、その隅部４ａを
矢印に示づ反時計回り方向に睨察すれば、第１図及び第
２図のいずれの場合においても、インナーリード（パッ
ケージビン）の配列順Ｌ’を固定して考えれば、ボンデ
ィングパッドはボンディングパッド６ａ（９）、４ａ（
１０）の順序に配列されている。
も、インナーリード（パッケージピン）に対するボンデ
ィングパッドの配列順序に変わりはない。即ち、第１図
及び第２図の特定の隅部４ａに注目し、その隅部４ａを
矢印に示づ反時計回り方向に睨察すれば、第１図及び第
２図のいずれの場合においても、インナーリード（パッ
ケージビン）の配列順Ｌ’を固定して考えれば、ボンデ
ィングパッドはボンディングパッド６ａ（９）、４ａ（
１０）の順序に配列されている。
なお、隅部８ａ〜８ｄにそれぞれ÷り数の補助紺ボンデ
ィングパッドを設置ノ、それらを横パッド列の端部のボ
ンディングパッドから順次内側のボンディングパッドに
接続づることもできる。これは、７１９助仙ポンデイン
グパツドについてし同様である〔発明の効果］ このように本発明によれば、複数種のパッケージに対応
可能であり、且つ異なるパッケージにボンディングする
際には、使用するボンディングパッドを選ぶことにより
、実質上ボンディングパッドの配列順序が変化ザること
のない半導体装置を提供することができる。
ィングパッドを設置ノ、それらを横パッド列の端部のボ
ンディングパッドから順次内側のボンディングパッドに
接続づることもできる。これは、７１９助仙ポンデイン
グパツドについてし同様である〔発明の効果］ このように本発明によれば、複数種のパッケージに対応
可能であり、且つ異なるパッケージにボンディングする
際には、使用するボンディングパッドを選ぶことにより
、実質上ボンディングパッドの配列順序が変化ザること
のない半導体装置を提供することができる。
第１図及び第２図（よ本発明の実施例の半導体装置の異
なるパッケージへのボンディング状態を示す平面図、第
３図及び第４図は従来の半導体装置の異なるパッケージ
へのボンディング状態を示す平面図である。 １・・・半導体装置、・１・・・ボンディングパッド、
５・・・縦バッドクＩＪ、６・・・ボンディングパッド
、７・・・横パッド列、８ａ〜８ｄ・・・隅部、９・・
・ｂｌｉ ｉυＪ縦ボンディングパッド、１０・・・補
助桟ボンディングパッド、１１・・・半導体基板、２１
・・・第１のパンケージ、２２・・・吊りピン、２３・
・・インナー１ノード、２４・・・インナーリード、２
５・・・第２のパッケージ、２６・・・吊りビン、２７
・・・インナーリード、２８・・・インナーリード、４
１．４１ａ、４１ｂ・・・インナーリード、４２・・・
第１のパッケージ、４３．４３ａ、４３ｂ−・・インナ
ーリート、４４・・・第２のパッケージ、５１・・・半
導体装置、５２゜５２ａ、５２ｂ、５２ｃ・・・ボンデ
ィングパッド、５３・・・隅部。 出願人代理人 佐 鈴 −離 業 １ 図 男２ 図
なるパッケージへのボンディング状態を示す平面図、第
３図及び第４図は従来の半導体装置の異なるパッケージ
へのボンディング状態を示す平面図である。 １・・・半導体装置、・１・・・ボンディングパッド、
５・・・縦バッドクＩＪ、６・・・ボンディングパッド
、７・・・横パッド列、８ａ〜８ｄ・・・隅部、９・・
・ｂｌｉ ｉυＪ縦ボンディングパッド、１０・・・補
助桟ボンディングパッド、１１・・・半導体基板、２１
・・・第１のパンケージ、２２・・・吊りピン、２３・
・・インナー１ノード、２４・・・インナーリード、２
５・・・第２のパッケージ、２６・・・吊りビン、２７
・・・インナーリード、２８・・・インナーリード、４
１．４１ａ、４１ｂ・・・インナーリード、４２・・・
第１のパッケージ、４３．４３ａ、４３ｂ−・・インナ
ーリート、４４・・・第２のパッケージ、５１・・・半
導体装置、５２゜５２ａ、５２ｂ、５２ｃ・・・ボンデ
ィングパッド、５３・・・隅部。 出願人代理人 佐 鈴 −離 業 １ 図 男２ 図
Claims (1)
- 複数のボンディングパッドを縦に配列した縦パッド列と
、複数のボンディングパッドを横に配列した横パッド列
とを備えた半導体装置において、前記縦及び横パッド列
の端部に位置する隅部に、前記縦パッド列に連なる補助
縦ボンディングパッドと前記横パッド列に連なる補助横
ボンディングパッドとを設け、前記縦パッド列端部に位
置するボンディングパッドを前記補助横ボンディングパ
ッドに接続し、前記横パッド列端部に位置するボンディ
ングパッドを前記補助縦ボンディングパッドに接続した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208591A JPS6364333A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208591A JPS6364333A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364333A true JPS6364333A (ja) | 1988-03-22 |
| JPH0450742B2 JPH0450742B2 (ja) | 1992-08-17 |
Family
ID=16558728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208591A Granted JPS6364333A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307943A (ja) * | 1991-04-05 | 1992-10-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-09-04 JP JP61208591A patent/JPS6364333A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307943A (ja) * | 1991-04-05 | 1992-10-30 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450742B2 (ja) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1282854C (en) | Flat display panel | |
| US5701507A (en) | Architecture of a chip having multiple processors and multiple memories | |
| JPH05160290A (ja) | 回路モジュール | |
| US4710680A (en) | Driver device mounting for a flat matrix display panel | |
| JPS6364333A (ja) | 半導体装置 | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JP2002280453A (ja) | 半導体集積回路 | |
| JPH08236585A (ja) | 半導体装置 | |
| JP2910724B2 (ja) | 入出力バッファ | |
| JPH06216305A (ja) | 積層型電子部品 | |
| JPS58116573A (ja) | マトリックス表示装置の製造方法 | |
| JP3068336B2 (ja) | 半導体集積回路 | |
| JP2001185648A (ja) | 半導体装置 | |
| JPH01241597A (ja) | フラットパネルディスプレイ装置の駆動方法及びフラットパネルディスプレイ装置 | |
| CN215182806U (zh) | 一种显示装置 | |
| JPH0669407A (ja) | Ｌｏｃ型半導体装置 | |
| JPS62114259A (ja) | 半導体集積回路装置 | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| JP3150020B2 (ja) | 半導体集積回路 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JPH03238839A (ja) | 半導体集積回路装置 | |
| KR100570506B1 (ko) | 구동칩 운반용 트레이 | |
| JPH03148842A (ja) | フレキシブル基板の構造 | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |