JPS6360551A - Mim構造キヤパシタ - Google Patents
Mim構造キヤパシタInfo
- Publication number
- JPS6360551A JPS6360551A JP20494286A JP20494286A JPS6360551A JP S6360551 A JPS6360551 A JP S6360551A JP 20494286 A JP20494286 A JP 20494286A JP 20494286 A JP20494286 A JP 20494286A JP S6360551 A JPS6360551 A JP S6360551A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- metallic layer
- insulating film
- metal layer
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
未発明は、半導体集積回路上に作り込まれるキャパシタ
の内、溝型若しくは井戸型構造を有するM I M (
金属/絶縁膜/金属)構造キャパシタの改良に関するも
のである。
の内、溝型若しくは井戸型構造を有するM I M (
金属/絶縁膜/金属)構造キャパシタの改良に関するも
のである。
〈従来の技術〉
従来より集積回路に於ては、その集積度の向上に伴って
、キャパシタの面端の縮小が図られてきたが1回路動作
上の条件から静電容ユはある程度より小さくすることは
できなめ。従来から、金属/′絶絶縁膜/金金属構造キ
ャパシタ用絶縁膜してはSiN膜若しくは5i02が用
いられてきたが、一定の容量を確保する為には、絶縁膜
を薄くしなければならず、充分な歩留まりを確保するこ
とが難しくなりつつある。一方、従来の絶縁膜よりも比
誘電率の大きし*Ta205等の膜を用することによっ
て、一定の容量を確保しようとする研究も。
、キャパシタの面端の縮小が図られてきたが1回路動作
上の条件から静電容ユはある程度より小さくすることは
できなめ。従来から、金属/′絶絶縁膜/金金属構造キ
ャパシタ用絶縁膜してはSiN膜若しくは5i02が用
いられてきたが、一定の容量を確保する為には、絶縁膜
を薄くしなければならず、充分な歩留まりを確保するこ
とが難しくなりつつある。一方、従来の絶縁膜よりも比
誘電率の大きし*Ta205等の膜を用することによっ
て、一定の容量を確保しようとする研究も。
最近、活発fこ行なわれている。また、電極の表面積?
向上させる為に、溝型構造若しぐは井戸型構造のキ、ヤ
゛パシタについても、実用化に向けての研究が、活発f
こ行なわれている。未発明は、後者に関するものである
。後者の場合1通常第3図ialに示すように、溝型若
しくは井戸型構造に加工した半導体基板l上に下部電極
金属層2.絶縁膜4及び上部電極金属層5全この順に堆
積した構造をとっている。
向上させる為に、溝型構造若しぐは井戸型構造のキ、ヤ
゛パシタについても、実用化に向けての研究が、活発f
こ行なわれている。未発明は、後者に関するものである
。後者の場合1通常第3図ialに示すように、溝型若
しくは井戸型構造に加工した半導体基板l上に下部電極
金属層2.絶縁膜4及び上部電極金属層5全この順に堆
積した構造をとっている。
〈発明が算法しようとする問題点〉
しかし、このような構造のキャパシタ全製造する場合、
大きな問題が2点ある。第1点は、半導体基板1に溝型
若しくは井戸型構造の加工を行なう工程に関してである
。第3図1clfこ、理想的な加工形状を示している。
大きな問題が2点ある。第1点は、半導体基板1に溝型
若しくは井戸型構造の加工を行なう工程に関してである
。第3図1clfこ、理想的な加工形状を示している。
しかし、開口部の寸法aに比ベエッチングする深さを大
きくする必要が有りドライエツチング時のイオン入射の
関係から、実際には第3図[clおよび(d)に示すよ
うな加工形状となり、その後の製造工程が行なめにくく
なる。第2点は、第3図に示した様な半導体基板lの加
工の後に行なう下部電極金属層2の形成工程に関してで
ある。第3図[e)に、理想的な下部電極金属層2の形
成状態を示す。一般的な金属の形成方法としては、各種
蒸若方法がある。しかし、蒸着法の場合、堆積する金属
の方向性が大きい為、実際には第3図[fl)こ示すよ
うな状態となる。このため現在、良好なカバーレッジを
有する金属の気相成長法(以後、CVD法と記す。)に
関する研究が行なわれて−るが、実用上解決すべき問題
点は未だ多い。
きくする必要が有りドライエツチング時のイオン入射の
関係から、実際には第3図[clおよび(d)に示すよ
うな加工形状となり、その後の製造工程が行なめにくく
なる。第2点は、第3図に示した様な半導体基板lの加
工の後に行なう下部電極金属層2の形成工程に関してで
ある。第3図[e)に、理想的な下部電極金属層2の形
成状態を示す。一般的な金属の形成方法としては、各種
蒸若方法がある。しかし、蒸着法の場合、堆積する金属
の方向性が大きい為、実際には第3図[fl)こ示すよ
うな状態となる。このため現在、良好なカバーレッジを
有する金属の気相成長法(以後、CVD法と記す。)に
関する研究が行なわれて−るが、実用上解決すべき問題
点は未だ多い。
未発明は上記の点に鑑みて創案されたものであり、従来
の絶縁膜を用い、従来からの製造技術を組み合わせるこ
とによって、比較的容易に、単位面積当りの8惜の大き
なキャパシタ2得ることを可能とする構造のM I M
構造キャパシタを提供することに目的としてAる。
の絶縁膜を用い、従来からの製造技術を組み合わせるこ
とによって、比較的容易に、単位面積当りの8惜の大き
なキャパシタ2得ることを可能とする構造のM I M
構造キャパシタを提供することに目的としてAる。
く問題点を解決する乏めの手段〉
上記の目的を達成するため、未発明のMI M 構造キ
ャパシタは、第1図に示すように基板lと、この基板1
上に形成され、その表面が溝型若しくは井戸型構造に加
工された下部電極用金属層2とこの下部電極用金属層2
上fこ堆積された絶縁膜4と、この絶縁膜4上に形成さ
れた上部電極用金属層5とを備えるように構成している
。
ャパシタは、第1図に示すように基板lと、この基板1
上に形成され、その表面が溝型若しくは井戸型構造に加
工された下部電極用金属層2とこの下部電極用金属層2
上fこ堆積された絶縁膜4と、この絶縁膜4上に形成さ
れた上部電極用金属層5とを備えるように構成している
。
即ち、未発明は溝型若しくは井戸型構造を有するMI
M構造キャパシタにおりて、溝型若しくは井戸型構造の
加工を下部電極金属層2!こ対して施すように成した点
に特徴がある。
M構造キャパシタにおりて、溝型若しくは井戸型構造の
加工を下部電極金属層2!こ対して施すように成した点
に特徴がある。
未発明のMIM構造キャパシタは上記のような構造を有
しているため、その作製fこ際しては、例えば、まず基
板l上fこ下部電極用金属層2を形成し1次にこの下部
電極用金属層ねこ対して溝型若しくは井戸型構造の異方
性エツチングを行なめ。
しているため、その作製fこ際しては、例えば、まず基
板l上fこ下部電極用金属層2を形成し1次にこの下部
電極用金属層ねこ対して溝型若しくは井戸型構造の異方
性エツチングを行なめ。
次にこの溝型若しくは井戸型構造に加工された下部電極
用金属層2上に絶縁膜4を堆積し、更にこの絶縁膜4上
に上部電極用金属層5を形成すれば良く、従来のような
半導体基板l自体に対して溝型若しくは井戸型構造の加
工を施すのに対して。
用金属層2上に絶縁膜4を堆積し、更にこの絶縁膜4上
に上部電極用金属層5を形成すれば良く、従来のような
半導体基板l自体に対して溝型若しくは井戸型構造の加
工を施すのに対して。
下部電極金属層21こ対して前述の加工を行なえば良い
ため、製造上有利である。第1こ、RIE(React
ive Ion Etching )法によるドラ
イエツチングの場合、SiやGaAsのような半導体基
板目こ比べ、金属の方がはるかに異方性が得られやすく
、第3図1cl及び(dlに示す形状になり;こくい。
ため、製造上有利である。第1こ、RIE(React
ive Ion Etching )法によるドラ
イエツチングの場合、SiやGaAsのような半導体基
板目こ比べ、金属の方がはるかに異方性が得られやすく
、第3図1cl及び(dlに示す形状になり;こくい。
第21こ、下層電極金属層2自体を溝型若しくは井戸型
構造に加工する為、金属層を形成する際のカバーレッジ
が問題とならなくなる。寸た、未発明に係る構造のキャ
パシタを作製する場合、絶縁膜4の堆積工程でのカバー
レッジが課題となるが、この点に関しても、絶縁膜4の
堆積には従来から各種CVD法が用いられてきており問
題とならない。
構造に加工する為、金属層を形成する際のカバーレッジ
が問題とならなくなる。寸た、未発明に係る構造のキャ
パシタを作製する場合、絶縁膜4の堆積工程でのカバー
レッジが課題となるが、この点に関しても、絶縁膜4の
堆積には従来から各種CVD法が用いられてきており問
題とならない。
〈実施例〉
以下、図面を参照して未発明の一実施例をその製造工程
と共に詳細に説明する。
と共に詳細に説明する。
第2図tal乃至(f)は未発明の一実施例のM I
M構造キャパシタ全製造する工程の一例を模式的に示す
図である。
M構造キャパシタ全製造する工程の一例を模式的に示す
図である。
半導体基板lとしてGaAst用いることとし、まず第
2図(a)に示すように基板l上に下部電極用金m層2
としてアルミニウム(AJ2)’z2.5μm厚に電子
ビーム蒸着に行なう。次に、この下部電極用金属層2に
第2図fblに示すようfこレジストAZI400−1
7のフォトエツチングを行なり次に第3図1clに示す
ように、このレジスト3をマスクにして反応性イオンエ
ツチング(RIE)装置音用いて、BCC10ガス圧5
Pa、パワー200Wの異方性エツチングの条件でエツ
チングを行ない、下部電極用金属層2全構型構造6に加
工する。次fこ溝型構造6に加工され念下部電を玉用金
属層2上に、第2図fdlに示すよう9こSiH4−N
H3系のガス?用いたプラズマCV D法により絶縁膜
4としてSiN膜を0.15μmの厚さだけ堆積させる
。次にこの絶縁膜4上fこ第2図[elに示すよう番こ
上部電極用金属層5として、アルミニウム(パノ)ko
、5μm厚に電子ビーム蒸着して形成し、最後にフォト
エツチングしたレジストAZ1400−17’!i=マ
スクに、CF4+02ガスを用いたプラズマエツチング
【こよって第2図(flに示すように下部電極2用のコ
ンタクトホール7全開口する。以上のような製造工程を
経て、未発明の一実施例としての溝型若しくは井戸型構
造キャパシタを完成する。
2図(a)に示すように基板l上に下部電極用金m層2
としてアルミニウム(AJ2)’z2.5μm厚に電子
ビーム蒸着に行なう。次に、この下部電極用金属層2に
第2図fblに示すようfこレジストAZI400−1
7のフォトエツチングを行なり次に第3図1clに示す
ように、このレジスト3をマスクにして反応性イオンエ
ツチング(RIE)装置音用いて、BCC10ガス圧5
Pa、パワー200Wの異方性エツチングの条件でエツ
チングを行ない、下部電極用金属層2全構型構造6に加
工する。次fこ溝型構造6に加工され念下部電を玉用金
属層2上に、第2図fdlに示すよう9こSiH4−N
H3系のガス?用いたプラズマCV D法により絶縁膜
4としてSiN膜を0.15μmの厚さだけ堆積させる
。次にこの絶縁膜4上fこ第2図[elに示すよう番こ
上部電極用金属層5として、アルミニウム(パノ)ko
、5μm厚に電子ビーム蒸着して形成し、最後にフォト
エツチングしたレジストAZ1400−17’!i=マ
スクに、CF4+02ガスを用いたプラズマエツチング
【こよって第2図(flに示すように下部電極2用のコ
ンタクトホール7全開口する。以上のような製造工程を
経て、未発明の一実施例としての溝型若しくは井戸型構
造キャパシタを完成する。
〈発明の効果〉
以上のように、未発明のような構造のキャパシタにあっ
ては、溝型若しくは井戸型構造の加工が相当、容易にな
ると同時に、カバーレッジの点で問題のある金属の堆積
に代わり絶縁膜の堆積に各種CVD法が利用できるよう
になる構造であるため従来技術の組み合わせにより比較
的容易に、溝型若しくは井戸型構造キャパシタを製造で
きる構造であり、単位面積当りの容=i向上できる。
ては、溝型若しくは井戸型構造の加工が相当、容易にな
ると同時に、カバーレッジの点で問題のある金属の堆積
に代わり絶縁膜の堆積に各種CVD法が利用できるよう
になる構造であるため従来技術の組み合わせにより比較
的容易に、溝型若しくは井戸型構造キャパシタを製造で
きる構造であり、単位面積当りの容=i向上できる。
第1図は未発明の一実施例としての溝型若しくは井戸型
構造キャパシタの構造を模式的fこ示す図、第2図(a
l乃至(flはそれぞれ未発明の一実施例を作製するた
めの工程を示す図、@3図ialは従来の溝型若しくは
井戸型構造キャパシタの断面構造を示す図、第3図+b
lは、半導体基板lの溝型構造若しくは井戸型構造の理
想的な加工形状を示す図、第3図[cl及び(diはそ
れぞれ、半導体基板lのドライエツチング時の入射イオ
ンの影響の為、実際に得られる加工形状の例を示す図、
第3図(elは、従来の溝型若しくは井戸型構造キャパ
シタの製造工程におぼろ、理想的な下部電極2の形成状
態を示す図、第3図(flは、前記加工全施した半導体
基板l上に、蒸着法?用いて下部電極2を堆積した場合
の状態を示す図である。 1・・・半導体基板、2・・・下部電極用金属層。 3・・・ホトレジスト、4・・・絶縁膜、5・・・上部
′二極用金属層、6・・・溝型構造。 第1図
構造キャパシタの構造を模式的fこ示す図、第2図(a
l乃至(flはそれぞれ未発明の一実施例を作製するた
めの工程を示す図、@3図ialは従来の溝型若しくは
井戸型構造キャパシタの断面構造を示す図、第3図+b
lは、半導体基板lの溝型構造若しくは井戸型構造の理
想的な加工形状を示す図、第3図[cl及び(diはそ
れぞれ、半導体基板lのドライエツチング時の入射イオ
ンの影響の為、実際に得られる加工形状の例を示す図、
第3図(elは、従来の溝型若しくは井戸型構造キャパ
シタの製造工程におぼろ、理想的な下部電極2の形成状
態を示す図、第3図(flは、前記加工全施した半導体
基板l上に、蒸着法?用いて下部電極2を堆積した場合
の状態を示す図である。 1・・・半導体基板、2・・・下部電極用金属層。 3・・・ホトレジスト、4・・・絶縁膜、5・・・上部
′二極用金属層、6・・・溝型構造。 第1図
Claims (1)
- 【特許請求の範囲】 1、基板と、 該基板上に形成され、その表面が溝型若しくは井戸型構
造に加工された下部電極用金属層と、該下部電極用金属
層上に堆積された絶縁膜と、該絶縁膜上に形成された上
部電極用金属層とを備えてなることを特徴とするMIM
構造キャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20494286A JPS6360551A (ja) | 1986-08-30 | 1986-08-30 | Mim構造キヤパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20494286A JPS6360551A (ja) | 1986-08-30 | 1986-08-30 | Mim構造キヤパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6360551A true JPS6360551A (ja) | 1988-03-16 |
Family
ID=16498894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20494286A Pending JPS6360551A (ja) | 1986-08-30 | 1986-08-30 | Mim構造キヤパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6360551A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002605A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
KR100414733B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
-
1986
- 1986-08-30 JP JP20494286A patent/JPS6360551A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002605A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
KR100414733B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
JPH07505982A (ja) | 深い導電性フィードスルーの形成方法,および該方法に従って形成されたフィードスルーを含む配線層 | |
JPH05501631A (ja) | 封止層内に電極を有する冷陰極電界放出デバイス | |
JP3621221B2 (ja) | 半導体装置の製造方法 | |
JPS6360551A (ja) | Mim構造キヤパシタ | |
JPS60176265A (ja) | 半導体記憶装置 | |
JPH02143527A (ja) | 配線形成方法 | |
JPS618976A (ja) | 電界効果トランジスタのゲ−ト電極形成方法 | |
JP3047422B2 (ja) | ゲート電極形成方法 | |
JP3114640B2 (ja) | 半導体装置の製造方法 | |
JPH0122738B2 (ja) | ||
JPH01293615A (ja) | 半導体装置の製造方法 | |
JP2513801B2 (ja) | 半導体装置の製造方法 | |
JPH0552057B2 (ja) | ||
JPS6325506B2 (ja) | ||
JPH02143528A (ja) | 半導体装置の製造方法 | |
JPH05335296A (ja) | 半導体装置の製造方法 | |
JP2916931B2 (ja) | 電界放出陰極の製造方法 | |
JPH0684968A (ja) | 半導体装置の製造方法 | |
JPH04330769A (ja) | 配線接続方法 | |
JPS61179532A (ja) | コンタクト電極の形成方法 | |
JPS61292916A (ja) | コンタクト孔形成法 | |
JPS5893330A (ja) | 半導体装置の製造方法 | |
JPH0521379A (ja) | 半導体装置の電極形成方法 | |
JPH02296324A (ja) | 半導体装置の製造方法 |