JPS6358699A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6358699A JPS6358699A JP61203009A JP20300986A JPS6358699A JP S6358699 A JPS6358699 A JP S6358699A JP 61203009 A JP61203009 A JP 61203009A JP 20300986 A JP20300986 A JP 20300986A JP S6358699 A JPS6358699 A JP S6358699A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- write
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、書込・消去可能な読出専用メモリ（以下、Ｅ
ＰＲＯＭと記す）を内蔵したシンプルチップマイクロコ
ンビエータに関する。
ＰＲＯＭと記す）を内蔵したシンプルチップマイクロコ
ンビエータに関する。
従来のＥＰＲＯＭ１内蔵したシングルチップマイコンで
はＥＰＲＯＭへの書込・読出は、ＥＰＲＯＭ単体の方式
を踏襲してお、シ以下に図面を参照して説明する。第３
図は、従来例のブロック図である。
はＥＰＲＯＭへの書込・読出は、ＥＰＲＯＭ単体の方式
を踏襲してお、シ以下に図面を参照して説明する。第３
図は、従来例のブロック図である。
第３図において、３１は８にバイトのＥＰＲＯＭセルア
レイ、３２はＥＰＲＯＭセルアレイ３１の行を選択する
行選択回路（以下、Ｘデコーダと記す）、３３は同じく
列を選択する列選択回路（以下、Ｘデコーダと記す）、
３４は書込読出回路である。ＡＯ−Ａ１２はアドレス信
号端子、３５はアドレス信号入力回路、３６及び３７は
アドレス信号入力回路３５の出力であ少、３６はＸデコ
ーダ３２に、３７はＸデコーダ３３に入力するアドレス
信号線である。Ｄｏ〜Ｄ７はデータ信号端子、３８はデ
ータ信号入出力回路、３９は書込読出回路３４とデータ
信号入出力回路３８とを接続するデータ信号線である。
レイ、３２はＥＰＲＯＭセルアレイ３１の行を選択する
行選択回路（以下、Ｘデコーダと記す）、３３は同じく
列を選択する列選択回路（以下、Ｘデコーダと記す）、
３４は書込読出回路である。ＡＯ−Ａ１２はアドレス信
号端子、３５はアドレス信号入力回路、３６及び３７は
アドレス信号入力回路３５の出力であ少、３６はＸデコ
ーダ３２に、３７はＸデコーダ３３に入力するアドレス
信号線である。Ｄｏ〜Ｄ７はデータ信号端子、３８はデ
ータ信号入出力回路、３９は書込読出回路３４とデータ
信号入出力回路３８とを接続するデータ信号線である。
ＯＥは読出信号端子、ＰＧＭは書込信号端子、■ｐｐは
、書込のための高電圧電源端子である。
、書込のための高電圧電源端子である。
次に第４図に示す書込読出波形を参照して、従来例の動
作を説明する。Ｖｐｐ端子には、高電圧（たとえば２１
Ｖ）が印加され、ＯＥ端子及びＰＧＭ端子には論理値”
１”（以下、ハイレベルと記す）が加えられている状態
では、データ信号入出力回路３８は、入力状態になって
おシ、データ信号端子ＤＯ〜Ｄ７に印加されたデータ信
号が書込読出回路３８を介して書込読出回路３４へ伝達
される。アドレス信号端子ＡＯ〜Ａ１２に印加されたア
ドレス信号は、アドレス信号入力回路、アドレス信号線
３６．３７を介してＸデコーダ３２及びＸデコーダ３３
へ送られる。次ＫＰＧＭ端子に論理値１０“（以下、ロ
ウレベルと記す）が印加されると書込読出回路３４が動
作して、アドレス信号３６及び３７をそれぞれＸデコー
ダ３２及びＸデコーダ３３がデコードし、選択したＥＰ
ＲＯＭセルにデータ信号端子ＤＯ〜Ｄ７のデータを書込
む。次に、書込まれたデータを読出すには、ＰＧＭ端子
をハイレベルに戻し、０′Ｅ端子にロウレベルを印加す
る。ＯＥ端子がロウレベルになると、書込読出回路３４
は読出動作にな）、Ｘデコーダ３２Ｙデコーダ３３が選
択し九ＥＰＲＯＭセルに書込まれたデータをデータ信号
線３９を介してデータ信号入出力回路３８へ送る。
作を説明する。Ｖｐｐ端子には、高電圧（たとえば２１
Ｖ）が印加され、ＯＥ端子及びＰＧＭ端子には論理値”
１”（以下、ハイレベルと記す）が加えられている状態
では、データ信号入出力回路３８は、入力状態になって
おシ、データ信号端子ＤＯ〜Ｄ７に印加されたデータ信
号が書込読出回路３８を介して書込読出回路３４へ伝達
される。アドレス信号端子ＡＯ〜Ａ１２に印加されたア
ドレス信号は、アドレス信号入力回路、アドレス信号線
３６．３７を介してＸデコーダ３２及びＸデコーダ３３
へ送られる。次ＫＰＧＭ端子に論理値１０“（以下、ロ
ウレベルと記す）が印加されると書込読出回路３４が動
作して、アドレス信号３６及び３７をそれぞれＸデコー
ダ３２及びＸデコーダ３３がデコードし、選択したＥＰ
ＲＯＭセルにデータ信号端子ＤＯ〜Ｄ７のデータを書込
む。次に、書込まれたデータを読出すには、ＰＧＭ端子
をハイレベルに戻し、０′Ｅ端子にロウレベルを印加す
る。ＯＥ端子がロウレベルになると、書込読出回路３４
は読出動作にな）、Ｘデコーダ３２Ｙデコーダ３３が選
択し九ＥＰＲＯＭセルに書込まれたデータをデータ信号
線３９を介してデータ信号入出力回路３８へ送る。
データ信号入出力回路３８は、ＯＥ端子がロウレベルな
のでそのデータをデータ信号端子に出力する。
のでそのデータをデータ信号端子に出力する。
上述した従来例では、入出力及び書込読出の切換の回路
が必要となる。また、書込中に、実際にＥＰＲＯＭセル
に書かれるデータをモニタできない等の欠点がある。
が必要となる。また、書込中に、実際にＥＰＲＯＭセル
に書かれるデータをモニタできない等の欠点がある。
本発明は、上記欠点を解決して、使用に便利なＥＰＲＯ
Ｍを内蔵した集積回路装置を提供することを目的とする
。
Ｍを内蔵した集積回路装置を提供することを目的とする
。
本発明はＥＰＲＯＭを内蔵した集積回路装置において、
アドレス信号端子と読出データ信号出力端子と書込デー
タ信号入力端子をそれぞれ別端子として具備し、前記ア
ドレス信号に対応した番地のＥＰＲＯＭへ書込まれるべ
きデータを前記読出データ信号出力端子から出力するこ
とを特徴とする。
アドレス信号端子と読出データ信号出力端子と書込デー
タ信号入力端子をそれぞれ別端子として具備し、前記ア
ドレス信号に対応した番地のＥＰＲＯＭへ書込まれるべ
きデータを前記読出データ信号出力端子から出力するこ
とを特徴とする。
以下に、本発明を実施例に従い図面を参照して説明する
。
。
第１図は、その一実施例のブロック図である。
第１図において１１はＥＰＲＯＭセルアレイ、１２はＸ
デコード、１３はＹデコーダ、１４は書込回路、１５は
読出回路である。ＡＯ〜Ａ１２はアドレス信号端子、１
８はアドレス信号入力回路の出力でろり、２１はＸデコ
ーダ１２に２２はＸデコーダ１３に入力する。アドレス
信号線である。
デコード、１３はＹデコーダ、１４は書込回路、１５は
読出回路である。ＡＯ〜Ａ１２はアドレス信号端子、１
８はアドレス信号入力回路の出力でろり、２１はＸデコ
ーダ１２に２２はＸデコーダ１３に入力する。アドレス
信号線である。
ＤＯ〜Ｄ７は書込データ信号入力端子、１６は書込デー
タ信号入力回路、１９は書込データ信号入力回路の出力
であシ、書込回路１４に入力するデータ信号線である。
タ信号入力回路、１９は書込データ信号入力回路の出力
であシ、書込回路１４に入力するデータ信号線である。
１７は読出データ信号出力回路、２０は読出回路１５の
出力であシ、読出データ信号出力回路１７に入力するデ
ータ信号線である。ＲＯ〜Ｒ７は読出データ信号出力端
子である。
出力であシ、読出データ信号出力回路１７に入力するデ
ータ信号線である。ＲＯ〜Ｒ７は読出データ信号出力端
子である。
ｖｐｐは、書込用高電圧電源端子、ＰＧＭば、書込信号
端子である。書込回路１４と読出回路１５は図面上並置
しであるが、Ｘデコーダ１２及びＸデコーダ１３によっ
て選択されたＥ Ｐ ＲＯＭセルに接続される。したが
って書込時の読出回路１５からは書込データがそのまま
出力される。
端子である。書込回路１４と読出回路１５は図面上並置
しであるが、Ｘデコーダ１２及びＸデコーダ１３によっ
て選択されたＥ Ｐ ＲＯＭセルに接続される。したが
って書込時の読出回路１５からは書込データがそのまま
出力される。
次に上記第１図及び第２図に示す書込読出信号波形を参
照して本実施例の動作を説明する。アドレス信号端子Ａ
Ｏ〜Ａ１２にはこれから書込むべき番地に対応するアド
レス信号が印加され、書込データ信号端子ＤＯ〜Ｄ７に
は書込データ信号が印加され、Ｖｐｐ端子には書込のた
めの高電圧（２１Ｖ）が印加される。ＰＧＭ端子がハイ
レベルの状態では、書込回路１４は動作せず、読出回路
１５は書込前のデータ、すなわちプ２ンクデータ（ＯＯ
Ｈ：ＰＲＯＭ単体の製品では、ＦＦＨが通常であるがマ
イコンの製品では、００Ｈとしているものが多い）を出
力する。次に、ＰＧＭ端子にロウレベルが印加されると
、書込回路１４が動作して書込データ入力回路１６、デ
ータ信号線１９を介してＸデコーダ１２、Ｘデコーダ１
３によって選択されたＥＰＲＯＭセルに書込データを書
込む。このとき、読出回路１５は前述したように実際に
セルに書込まれるデータを同時に出力する。
照して本実施例の動作を説明する。アドレス信号端子Ａ
Ｏ〜Ａ１２にはこれから書込むべき番地に対応するアド
レス信号が印加され、書込データ信号端子ＤＯ〜Ｄ７に
は書込データ信号が印加され、Ｖｐｐ端子には書込のた
めの高電圧（２１Ｖ）が印加される。ＰＧＭ端子がハイ
レベルの状態では、書込回路１４は動作せず、読出回路
１５は書込前のデータ、すなわちプ２ンクデータ（ＯＯ
Ｈ：ＰＲＯＭ単体の製品では、ＦＦＨが通常であるがマ
イコンの製品では、００Ｈとしているものが多い）を出
力する。次に、ＰＧＭ端子にロウレベルが印加されると
、書込回路１４が動作して書込データ入力回路１６、デ
ータ信号線１９を介してＸデコーダ１２、Ｘデコーダ１
３によって選択されたＥＰＲＯＭセルに書込データを書
込む。このとき、読出回路１５は前述したように実際に
セルに書込まれるデータを同時に出力する。
ＰＧＭ端子に再びノ・イレベルが印加されると、書込回
路１４は動作を停止し、読出回路１５はセルに実際に書
込まれたデータを出力する。
路１４は動作を停止し、読出回路１５はセルに実際に書
込まれたデータを出力する。
以上説明したように、本発明によれば読出信号端子ＯＥ
が不要となシ、従来例のように入出力、書込読出制御の
ための回路も不要となる。また、書込前のブランク確認
、書込中にＥＰＲＯＭセルへの書込データを読出データ
端子からモニターできるという使用上優れた効果がえら
れる。
が不要となシ、従来例のように入出力、書込読出制御の
ための回路も不要となる。また、書込前のブランク確認
、書込中にＥＰＲＯＭセルへの書込データを読出データ
端子からモニターできるという使用上優れた効果がえら
れる。
第１図は、本発明の一実施例のブロック図、第２図は読
出信号波形図である。 １１・・・−・・ＥＰＲＯＭセルアレイ、１２・・・・
−・Ｘデコーダ、１３・・・・・・Ｘデコーダ、１４・
・・・・・書込回路、１５・・・・・・読出回路、１６
・・・・・・書込データ信号入力回路、１７・・・・・
・読出データ信号出力回路、１８・・・・・・アドレス
信号入力回路、ＰＧＭ・・・・・・書込信号端子、■ｐ
ｐ・・・・・・書込用高電圧電源端子。 第３図は従来例のブロック図、第４図は書込出力信号波
形図である。 ３１・・・・・・ＥＰＲＯＭセルアレイ、３２・・・・
・・Ｘデコーダ、３３・・・・・・Ｘデコーダ、３４・
・・・・・書込読出回路、３５・・・・・・アドレス信
号入力回路、３８・−・・・・データ信号入出力回路。
出信号波形図である。 １１・・・−・・ＥＰＲＯＭセルアレイ、１２・・・・
−・Ｘデコーダ、１３・・・・・・Ｘデコーダ、１４・
・・・・・書込回路、１５・・・・・・読出回路、１６
・・・・・・書込データ信号入力回路、１７・・・・・
・読出データ信号出力回路、１８・・・・・・アドレス
信号入力回路、ＰＧＭ・・・・・・書込信号端子、■ｐ
ｐ・・・・・・書込用高電圧電源端子。 第３図は従来例のブロック図、第４図は書込出力信号波
形図である。 ３１・・・・・・ＥＰＲＯＭセルアレイ、３２・・・・
・・Ｘデコーダ、３３・・・・・・Ｘデコーダ、３４・
・・・・・書込読出回路、３５・・・・・・アドレス信
号入力回路、３８・−・・・・データ信号入出力回路。
Claims (1)
- 書込・消去可能な読出専用メモリを内蔵したマイクロコ
ンピュータにおいて、アドレス信号端子、読出データ信
号出力端子、書込データ信号入力端子をそれぞれ独立に
設け、前記アドレス信号に対応した番地のＥＰＲＯＭへ
書込まれるべきデータを前記読出データ信号出力端子か
ら出力する手段を有することを特徴とするマイクロコン
ピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203009A JPS6358699A (ja) | 1986-08-28 | 1986-08-28 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203009A JPS6358699A (ja) | 1986-08-28 | 1986-08-28 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358699A true JPS6358699A (ja) | 1988-03-14 |
Family
ID=16466822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203009A Pending JPS6358699A (ja) | 1986-08-28 | 1986-08-28 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358699A (ja) |
-
1986
- 1986-08-28 JP JP61203009A patent/JPS6358699A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673226A (en) | Dynamic random access memory having sense amplifier control circuit supplied with external sense amplifier activating signal | |
| EP0929075A1 (en) | Synchronous type semiconductor memory device | |
| US5280451A (en) | Signature circuit for non-volatile memory device | |
| JPS63163937A (ja) | メモリ制御装置 | |
| JPH05233901A (ja) | Ｉｃカード、ｉｃカード搭載用メモリｉｃ及びｉｃカードのメモリ容量の確認方法 | |
| JPH0315278B2 (ja) | ||
| JPS6358699A (ja) | マイクロコンピユ−タ | |
| US6330198B1 (en) | Semiconductor storage device | |
| JPH0449195B2 (ja) | ||
| JP2702259B2 (ja) | 半導体集積回路装置 | |
| JP2618032B2 (ja) | 入出力回路 | |
| JP3110192B2 (ja) | プログラマブル・リード・オンリ・メモリ | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPH03152796A (ja) | Ｉｃメモリ | |
| JPS60147992A (ja) | 記憶回路 | |
| JPH05217386A (ja) | メモリコントローラ | |
| JPH02113486A (ja) | データ入出力制御装置 | |
| JPS63234490A (ja) | メモリ素子 | |
| JPS62279599A (ja) | 集積回路装置 | |
| JPH02276090A (ja) | 半導体メモリ集積回路 | |
| JPS60221841A (ja) | テストの容易な集積回路 | |
| JPH04321998A (ja) | メモリの読み出しテスト回路 | |
| JPS62250598A (ja) | 集積回路装置 | |
| JPS61261891A (ja) | 半導体メモリ装置 |