JPS6355662A - 分散処理システム - Google Patents
分散処理システムInfo
- Publication number
- JPS6355662A JPS6355662A JP61201010A JP20101086A JPS6355662A JP S6355662 A JPS6355662 A JP S6355662A JP 61201010 A JP61201010 A JP 61201010A JP 20101086 A JP20101086 A JP 20101086A JP S6355662 A JPS6355662 A JP S6355662A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- fault
- slave
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- MDWVSAYEQPLWMX-UHFFFAOYSA-N 4,4'-Methylenebis(2,6-di-tert-butylphenol) Chemical compound CC(C)(C)C1=C(O)C(C(C)(C)C)=CC(CC=2C=C(C(O)=C(C=2)C(C)(C)C)C(C)(C)C)=C1 MDWVSAYEQPLWMX-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のスレーブプロセッサと、無停電装置を
有するマスタープロセッサとが多重リングバスに接続さ
れ、各プロセッサがそれぞれの有するバス制御装置によ
り、接続されたバスを制御および監視し、相互間の通信
を行なう分散処理システムに関する。
有するマスタープロセッサとが多重リングバスに接続さ
れ、各プロセッサがそれぞれの有するバス制御装置によ
り、接続されたバスを制御および監視し、相互間の通信
を行なう分散処理システムに関する。
従来、この種の分散処理システムにおいては、システム
の信頼性を向上させるためリングバスが多重化され、同
時に複数のバスを使用してすべてのプロセッサ間の情報
送受が行なわれており、情報を送信するプロセッサは、
バス内を常時巡回している制御信号に送信情報を相乗り
させ、かつ宛先プロセッサを指定することにより宛先へ
送信していた。
の信頼性を向上させるためリングバスが多重化され、同
時に複数のバスを使用してすべてのプロセッサ間の情報
送受が行なわれており、情報を送信するプロセッサは、
バス内を常時巡回している制御信号に送信情報を相乗り
させ、かつ宛先プロセッサを指定することにより宛先へ
送信していた。
上述した従来の分散処理システムでは、あるスレーブプ
ロセッサまたはバスの障害発生時には。
ロセッサまたはバスの障害発生時には。
その下流側の隣接プロセッサが多重バス障害として検出
してマスタープロセッサに通知するが、電源断のとき′
は、瞬断かまたは電源装置障害による−斉電源断かの判
断が困難であり、マスタープロセッサが迅速に適切な対
応策がとれないという欠点がある。
してマスタープロセッサに通知するが、電源断のとき′
は、瞬断かまたは電源装置障害による−斉電源断かの判
断が困難であり、マスタープロセッサが迅速に適切な対
応策がとれないという欠点がある。
本発明の分散処理システムは、マスタープロセッサのバ
ス制御装置に、バス障害発生時に起動しである設定時間
を超えて該障害が継続したとき異常信号を出力する多重
バス監視手段と、該異常信号を受けて障害処理を行なう
障害処理手段を有している。
ス制御装置に、バス障害発生時に起動しである設定時間
を超えて該障害が継続したとき異常信号を出力する多重
バス監視手段と、該異常信号を受けて障害処理を行なう
障害処理手段を有している。
このように、バス障害が発生して、設定時間を超えても
なお継続するときは、全バス障害のときは瞬断でなく電
源装置の事故と判断して復旧後の処理を開始し、一部バ
ス障害のときもバス切替え等の処理を開始できるので、
対応が迅速である。
なお継続するときは、全バス障害のときは瞬断でなく電
源装置の事故と判断して復旧後の処理を開始し、一部バ
ス障害のときもバス切替え等の処理を開始できるので、
対応が迅速である。
本発明の実施例について図面を参照して説明する。第１
図は本発明の分散処理システムの一実施例の構成を示す
ブロック図、第２図は本実施例のスレーブプロセッサ５
．６．７等の有するスレーブバス制御装置５ａ、６ａ、
７ａ等の内部構成な示すブロック図、第３図は本実施例
において使用される制御信号および系構成信号のフォー
マットを示す図、第４図は本実施例における制御信号と
系構成信号の授受シーケンス図、第５図は本実施例にお
けるマスタープロセッサ３の障害処理手順を示すフロー
チャートである。
図は本発明の分散処理システムの一実施例の構成を示す
ブロック図、第２図は本実施例のスレーブプロセッサ５
．６．７等の有するスレーブバス制御装置５ａ、６ａ、
７ａ等の内部構成な示すブロック図、第３図は本実施例
において使用される制御信号および系構成信号のフォー
マットを示す図、第４図は本実施例における制御信号と
系構成信号の授受シーケンス図、第５図は本実施例にお
けるマスタープロセッサ３の障害処理手順を示すフロー
チャートである。
本実施例は、マスタープロセッサ３とスレーブプロセッ
サ５．６．７、とその他の複数のスレーブプロセッサ（
不図示）、ならびに第１のバス１と第２のバス２とより
構成されており、マスタープロセッサ３はその有するマ
スターバス制御装置３ａを介して、またスレーブプロセ
ッサ５等はそれぞれの有するスレーブバス制御装置５ａ
等を介して、それぞれ第１および第２のバス１．２に接
続される。電源装置８はマスタープロセッサ３とすべて
のスレーブプロセッサ５等に電源を供給し、マスタープ
ロセッサ３のみはバックアップ電源として無停電電源装
置４を備えており、電源装置８が事故ときも動作が可能
である。また、マスターバス制御装置３ａはシステム障
害時に起動して計時し、障害が５０ｍ５ｅｃ以上続いた
とき異常信号を出力するバス障害監視装置を有している
。
サ５．６．７、とその他の複数のスレーブプロセッサ（
不図示）、ならびに第１のバス１と第２のバス２とより
構成されており、マスタープロセッサ３はその有するマ
スターバス制御装置３ａを介して、またスレーブプロセ
ッサ５等はそれぞれの有するスレーブバス制御装置５ａ
等を介して、それぞれ第１および第２のバス１．２に接
続される。電源装置８はマスタープロセッサ３とすべて
のスレーブプロセッサ５等に電源を供給し、マスタープ
ロセッサ３のみはバックアップ電源として無停電電源装
置４を備えており、電源装置８が事故ときも動作が可能
である。また、マスターバス制御装置３ａはシステム障
害時に起動して計時し、障害が５０ｍ５ｅｃ以上続いた
とき異常信号を出力するバス障害監視装置を有している
。
バスｌ、２内を流れる制御信号３１または系構成信号３
０のフォーマ−、トは第３図に示すように、通常の伝送
制御手順にしたがう信号と同様に、Ｆパターン（同期パ
ターン） １１とアドレス部１２とコマンド部１３と情
報部１４とＦＣＳ部１５とから構成され、先頭と後尾の
Ｆパターン１１間の情報が有効情報である。なお、コマ
ンド部１３で制御信号３１と系構成信号３０の識別が行
なわれる。また、本制御信号３１はバス１．２毎に存在
し、本制御信号３１を使用することにより各プロセッサ
間の情報送受が行なわれる。
０のフォーマ−、トは第３図に示すように、通常の伝送
制御手順にしたがう信号と同様に、Ｆパターン（同期パ
ターン） １１とアドレス部１２とコマンド部１３と情
報部１４とＦＣＳ部１５とから構成され、先頭と後尾の
Ｆパターン１１間の情報が有効情報である。なお、コマ
ンド部１３で制御信号３１と系構成信号３０の識別が行
なわれる。また、本制御信号３１はバス１．２毎に存在
し、本制御信号３１を使用することにより各プロセッサ
間の情報送受が行なわれる。
次に各スレーブプロセッサ５等の有するスレーブバス制
御装置５ａ等の構成を第２図を参照して説明する。この
装置は通常バス１．２毎に設置されており、マスタープ
ロセッサ３が出力した系構成信号信号３０にしたがいい
ずれかのバスが選択回路２１により選択され、スレーブ
プロセッサ５等はそのバスを用いて交信可能となる０選
択されない側のバスは、その側のスレーブバス制御装置
５ａ等の選択回路２１によりバイパス経路２２が選択さ
れてバイパスされる。また、スレーブノくス制御装置５
ａ等の内部回路が障害のときも、バイノくス経路２２で
バイパスすることにより他プロセツサの通信には影響を
及ぼさない、直並列変換回路２３は、常時、バス状態の
監視を行ない、正常なデータ受信のときは並列変換して
フレーム処理回路２４にデータを引渡す、フレーム処理
回路２４は受領したデータのアドレスが自己宛であれば
データを引取り、他プロセッサ宛であれば並直列変換回
路２３２、バス選択回路２１を経てふたたびバスに送出
する。また、直並列変換回路２３．は、伝送路障害ある
いは上流側プロセッサ障害等により制御信号３１中のＦ
パターン１１未検出の場合はデータ受信不可となり、ア
ラームフレーム送信回路２５を用いて制御信号再生回路
２８により制御信号３１を再生してアラーム情報を搭載
し、マスタープロッサ３へその旨を通知する。
御装置５ａ等の構成を第２図を参照して説明する。この
装置は通常バス１．２毎に設置されており、マスタープ
ロセッサ３が出力した系構成信号信号３０にしたがいい
ずれかのバスが選択回路２１により選択され、スレーブ
プロセッサ５等はそのバスを用いて交信可能となる０選
択されない側のバスは、その側のスレーブバス制御装置
５ａ等の選択回路２１によりバイパス経路２２が選択さ
れてバイパスされる。また、スレーブノくス制御装置５
ａ等の内部回路が障害のときも、バイノくス経路２２で
バイパスすることにより他プロセツサの通信には影響を
及ぼさない、直並列変換回路２３は、常時、バス状態の
監視を行ない、正常なデータ受信のときは並列変換して
フレーム処理回路２４にデータを引渡す、フレーム処理
回路２４は受領したデータのアドレスが自己宛であれば
データを引取り、他プロセッサ宛であれば並直列変換回
路２３２、バス選択回路２１を経てふたたびバスに送出
する。また、直並列変換回路２３．は、伝送路障害ある
いは上流側プロセッサ障害等により制御信号３１中のＦ
パターン１１未検出の場合はデータ受信不可となり、ア
ラームフレーム送信回路２５を用いて制御信号再生回路
２８により制御信号３１を再生してアラーム情報を搭載
し、マスタープロッサ３へその旨を通知する。
上記の構成を有する本実施例においては、マスタープロ
セッサ３はマスターバス制御装置３ａを使用して第１と
第２のバス１．２の制御および各スレーブプロセッサ５
等との通信が可能であるが、スレーブプロセッサ５等は
１通常スレーブパス制御装置５ａ等を介して第１および
第２のバス１．２中のいずれか１バスとのみ接続され、
不使用バスは上述したように該スレーブバス制御装置内
でバイパスしているので、スレーブプロセッサ間の通信
は同一バス接続プロセッサ間のみでしかできないことと
なるが、異なるバスに接続されたプロセッサ間の通信は
、マスタープロセッサ３の制御によりシステムとしては
第１と第２のバス１．２を同時に使用してマスターバス
制御装置３ａを介して可能とされる。
セッサ３はマスターバス制御装置３ａを使用して第１と
第２のバス１．２の制御および各スレーブプロセッサ５
等との通信が可能であるが、スレーブプロセッサ５等は
１通常スレーブパス制御装置５ａ等を介して第１および
第２のバス１．２中のいずれか１バスとのみ接続され、
不使用バスは上述したように該スレーブバス制御装置内
でバイパスしているので、スレーブプロセッサ間の通信
は同一バス接続プロセッサ間のみでしかできないことと
なるが、異なるバスに接続されたプロセッサ間の通信は
、マスタープロセッサ３の制御によりシステムとしては
第１と第２のバス１．２を同時に使用してマスターバス
制御装置３ａを介して可能とされる。
次に本実施例の動作を第４図と第５図を参照して説明す
る。
る。
マスタープロセッサ３はシステム運転開始時、システム
構成、すなわち第１と第２のバス１．２のそれぞれに対
してサービスすべきスレーブプロセッサ５等を定めて、
第４図に示すように系構成信号３０を全スレーブプロセ
ッサ５等へマスターバス制御装置３ａ経由で送信する。
構成、すなわち第１と第２のバス１．２のそれぞれに対
してサービスすべきスレーブプロセッサ５等を定めて、
第４図に示すように系構成信号３０を全スレーブプロセ
ッサ５等へマスターバス制御装置３ａ経由で送信する。
該信号３０を受イＳしたスレーブバス制御装置５ａ等は
指定されたバスをプロセッサ間通信用バスと定め、他の
バスはバイパスさせる０次に、マスタープロセッサ３は
系構成完了後１通信のために必須な制御信号３１を全バ
ス１．２上へ発生させる。このときの制御信号３１の巡
回方向は、第１図に示すごとく互いに逆方向とされてい
る。該制御信号３１は第４図に示すように何らかの障害
により紛失しない限りリンクバイリンク方式によりバス
１．２上を回りつづけ、各プロセッサ３，５等の間の通
信は該制御信号３１上へ送信プロセッサのバス制御装置
が情報部１４に送信データを書込み、アドレス部１２に
宛先のアドレス設定をすることにより行なわれる。該制
御信号３１を受信したバス制御装置３ａ、５ａ等は宛先
が自アドレスか否かを照合し、自アドレスの場合は受信
情報をそのプロセッサへ取り込む。
指定されたバスをプロセッサ間通信用バスと定め、他の
バスはバイパスさせる０次に、マスタープロセッサ３は
系構成完了後１通信のために必須な制御信号３１を全バ
ス１．２上へ発生させる。このときの制御信号３１の巡
回方向は、第１図に示すごとく互いに逆方向とされてい
る。該制御信号３１は第４図に示すように何らかの障害
により紛失しない限りリンクバイリンク方式によりバス
１．２上を回りつづけ、各プロセッサ３，５等の間の通
信は該制御信号３１上へ送信プロセッサのバス制御装置
が情報部１４に送信データを書込み、アドレス部１２に
宛先のアドレス設定をすることにより行なわれる。該制
御信号３１を受信したバス制御装置３ａ、５ａ等は宛先
が自アドレスか否かを照合し、自アドレスの場合は受信
情報をそのプロセッサへ取り込む。
プロセッサ障害またはバス障害発生時には、隣接プロセ
ッサ（下り方向）のバス制御装置が障害と認識すること
により、アラーム信号を使用してマスターバス制御装置
３ａ経由でマスタープロセッサ３へ通知を行なう。
ッサ（下り方向）のバス制御装置が障害と認識すること
により、アラーム信号を使用してマスターバス制御装置
３ａ経由でマスタープロセッサ３へ通知を行なう。
そこで、システムに何等かの障害が発生してバス１．２
の一部または全部が停止したとき、マスタープロセッサ
３は直ちに障害監視中フラグをセットしくステップ４１
） 、 ５０ｍ５ｅｃバス断監視装置をスタートさせる
。（ステップ４２）、この状態においてマスターバス制
御装置３ａがバス１，２中の１バスまたは全バス障害発
生を隣接スレーブプロセッサ間で検出する。もし、 ５
０１１１ｓｅｃ以内に障害が復旧すれば（ステップ４３
）、システム正常とし ・て監視中フラグをリセットし
くステー２ブ４４）、サービスはそのまま継続される０
通常、瞬断は５０ｍ５ｅｃ以上継続することはなく、全
バス障害状態が５０ｍ５ｅｃ以上継続すれば（ステップ
４５）、電源装置８の障害（電源断）の要因によるバス
障害と判断できるので、サービス続行不可として電源障
害復旧後の対応策に備える（ステー、プ４Ｂ）、一部の
バス障害が継続するときは（ステップ４５）、バス切替
え等の障害処理を行なう（ステップ４７）。
の一部または全部が停止したとき、マスタープロセッサ
３は直ちに障害監視中フラグをセットしくステップ４１
） 、 ５０ｍ５ｅｃバス断監視装置をスタートさせる
。（ステップ４２）、この状態においてマスターバス制
御装置３ａがバス１，２中の１バスまたは全バス障害発
生を隣接スレーブプロセッサ間で検出する。もし、 ５
０１１１ｓｅｃ以内に障害が復旧すれば（ステップ４３
）、システム正常とし ・て監視中フラグをリセットし
くステー２ブ４４）、サービスはそのまま継続される０
通常、瞬断は５０ｍ５ｅｃ以上継続することはなく、全
バス障害状態が５０ｍ５ｅｃ以上継続すれば（ステップ
４５）、電源装置８の障害（電源断）の要因によるバス
障害と判断できるので、サービス続行不可として電源障
害復旧後の対応策に備える（ステー、プ４Ｂ）、一部の
バス障害が継続するときは（ステップ４５）、バス切替
え等の障害処理を行なう（ステップ４７）。
以上説明したように本発明は、マスタープロセッサのバ
ス制御装置に、バス障害発生時に起動しである設定時間
を超えて該障害が継続したとき異常信号を出力する多重
バス監視手段と、異常信号を受けて障害処理を行なう障
害処理手段を有することににより、全バス障害時にも瞬
断か電源装置事故かを判定して電源装置事故のときは復
旧後の処理を、また一部バス障害時にはバス切替え等の
障害処理を迅速に開始できる効果がある。
ス制御装置に、バス障害発生時に起動しである設定時間
を超えて該障害が継続したとき異常信号を出力する多重
バス監視手段と、異常信号を受けて障害処理を行なう障
害処理手段を有することににより、全バス障害時にも瞬
断か電源装置事故かを判定して電源装置事故のときは復
旧後の処理を、また一部バス障害時にはバス切替え等の
障害処理を迅速に開始できる効果がある。
第１図は本発明の分散処理システムの一実施例の構成を
示すブロック図、第２図は本実施例のスレーブプロセッ
サ５．６．７等の有するスレーブバス制御装置５ａ、６
ａ、７ａ等の内部構成を示すブロック図、第３図は本実
施例において使用される制御信号３１および系構成信号
３０のフォーマットを示す図、第４図は本実施例におけ
る制御信号３１と系構成信号３０の授受シーケンス図、
第５図は木実雄側におけるマスタープロセッサ３の障害
処理手順を示すフローチャートである。 １・・・・・・・・・・り第１のバス、２・・・・・・
・・・・・・第２のバス、３・・・・・・・・・・・・
マスタープロセッサ、３ａ・・・・・・・・・マスター
バス制御装置、４・・・・・・・・・・・・無停電電源
装置。 ５．６．７・・・・・・スレーブプロセッサ、５ａ、８
ａ、７ａ・・・スレーブバス制御装置、８・・・・・・
・・・・・・電源装置、１１・・・・・・・・・・・・
Ｆパターン、１２・・・・・・・・・・・・アドレス部
、１３・・・・・・・・・・・・コマンド部、１４・・
・・・・・・・・・・情報部、１５・・・・・・・・・
・・・Ｆｅ２部、２１・・・・・・・・・・・・バス選
択回路。 ２２・・・・・・・・・・・・バイパス経路。 ２３□・・・・・・・・・直並列変換回路。 ２３２・・・・・・・・・並直列変換回路、２４・・・
・・・・・・・・・フレーム処理回路、２５・・・・・
・・・・・・・アラームフレーム送信回路。 ２６・・・・・・・・・・・・制御信号再生回路、３０
・・・・・・・・・・・・系構成信号、３１・・・・・
・・・・・・・制御信号、４１〜４７・・・・・・ステ
ップ。 ′） 芝５ 第２（２） 第４図
示すブロック図、第２図は本実施例のスレーブプロセッ
サ５．６．７等の有するスレーブバス制御装置５ａ、６
ａ、７ａ等の内部構成を示すブロック図、第３図は本実
施例において使用される制御信号３１および系構成信号
３０のフォーマットを示す図、第４図は本実施例におけ
る制御信号３１と系構成信号３０の授受シーケンス図、
第５図は木実雄側におけるマスタープロセッサ３の障害
処理手順を示すフローチャートである。 １・・・・・・・・・・り第１のバス、２・・・・・・
・・・・・・第２のバス、３・・・・・・・・・・・・
マスタープロセッサ、３ａ・・・・・・・・・マスター
バス制御装置、４・・・・・・・・・・・・無停電電源
装置。 ５．６．７・・・・・・スレーブプロセッサ、５ａ、８
ａ、７ａ・・・スレーブバス制御装置、８・・・・・・
・・・・・・電源装置、１１・・・・・・・・・・・・
Ｆパターン、１２・・・・・・・・・・・・アドレス部
、１３・・・・・・・・・・・・コマンド部、１４・・
・・・・・・・・・・情報部、１５・・・・・・・・・
・・・Ｆｅ２部、２１・・・・・・・・・・・・バス選
択回路。 ２２・・・・・・・・・・・・バイパス経路。 ２３□・・・・・・・・・直並列変換回路。 ２３２・・・・・・・・・並直列変換回路、２４・・・
・・・・・・・・・フレーム処理回路、２５・・・・・
・・・・・・・アラームフレーム送信回路。 ２６・・・・・・・・・・・・制御信号再生回路、３０
・・・・・・・・・・・・系構成信号、３１・・・・・
・・・・・・・制御信号、４１〜４７・・・・・・ステ
ップ。 ′） 芝５ 第２（２） 第４図
Claims (1)
- 【特許請求の範囲】 複数のスレーブプロセッサと、無停電装置を有するマス
タープロセッサとが多重リングバスに接続され、各プロ
セッサがそれぞれの有するバス制御装置により、接続さ
れたバスを制御および監視し、相互間の通信を行なう分
散処理システムにおいて、 マスタープロセッサのバス制御装置に、 バス障害発生時に起動して、ある設定時間を超えて該障
害が継続したとき異常信号を出力する多重バス監視手段
と、 前記異常信号を受けて障害処理を行なう障害処理手段を
有することを特徴とする分散処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201010A JPS6355662A (ja) | 1986-08-26 | 1986-08-26 | 分散処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201010A JPS6355662A (ja) | 1986-08-26 | 1986-08-26 | 分散処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355662A true JPS6355662A (ja) | 1988-03-10 |
Family
ID=16433995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61201010A Pending JPS6355662A (ja) | 1986-08-26 | 1986-08-26 | 分散処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355662A (ja) |
-
1986
- 1986-08-26 JP JP61201010A patent/JPS6355662A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752914B2 (ja) | 二重化監視制御システム | |
| JPS6355662A (ja) | 分散処理システム | |
| JP2006323551A (ja) | プラント制御システム | |
| JPH0720128B2 (ja) | 光通信システムの障害検知・除去方法 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS637055A (ja) | デ−タ伝送ステ−シヨン | |
| JPH07336296A (ja) | 光伝送方式 | |
| JPS62174838A (ja) | マルチプロセサ・システムに於けるプロセサ障害検出方法 | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JPH0669926A (ja) | 相互監視システム | |
| JPS6169235A (ja) | ノ−ド切り替え方式 | |
| JPH0372746A (ja) | ループ式通信システムにおける障害処理方法および局の接続順序確認方法 | |
| JPH0720129B2 (ja) | 光通信システムの障害検知及び障害発生時のバツクアツプ方法 | |
| JPS6177448A (ja) | ノ−ド切り替え方式 | |
| JPS6148249A (ja) | 回線切替装置 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH0653944A (ja) | 回線切替制御方式 | |
| JPS5897764A (ja) | 多重化演算処理システムの制御方式 | |
| JP2000068968A (ja) | 多重化装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JP2001167062A (ja) | 計算機システム監視方式 | |
| JPH0372745A (ja) | ループネットワークの障害復旧方法 | |
| JPS58186801A (ja) | プラント監視制御伝送方法 | |
| JPH04362823A (ja) | データ伝送制御システム | |
| JPS59127447A (ja) | バスル−プ系システムにおけるバス障害検出方式 |