JPS6352259A - デ−タ通信方法 - Google Patents

デ−タ通信方法

Info

Publication number
JPS6352259A
JPS6352259A JP19401886A JP19401886A JPS6352259A JP S6352259 A JPS6352259 A JP S6352259A JP 19401886 A JP19401886 A JP 19401886A JP 19401886 A JP19401886 A JP 19401886A JP S6352259 A JPS6352259 A JP S6352259A
Authority
JP
Japan
Prior art keywords
shared memory
data
space
signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19401886A
Other languages
English (en)
Inventor
Yoshihiro Yamauchi
嘉博 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP19401886A priority Critical patent/JPS6352259A/ja
Publication of JPS6352259A publication Critical patent/JPS6352259A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は共有メモリを使用したシステム間のデータ通
信方法に関する。
亙米弦亙 一般に、システム間においてデータ通信を行なう場合に
は直接データを送受信(通信)する方法もあるが、双方
のシステムによってアクセスされる共有メモリを使用し
てデータを送受信する方法もある。
この共有メモリを使用してシステム間のデータ送受信を
行なう場合、共有メモリは双方のシステムによってアク
セスされるところから、受信側のシステムに異常が発生
したときには送信側のシステムが共有メモリに書込んだ
データを受信側が破壊してしまう事態が生じる。
目   的 この発明は上記の点に鑑みてなされたものであり、受信
側システムの異常による送信データの破壊を防止するこ
とを目的とする。
構成 この発明は上記の目的を達成するため、システムから共
有メモリに対してデータの流れの方向を示す信号をアド
レス信号の一部として与える。
以下、この発明の一実施例に基づいて具体的に説明する
第1図はこの発明の一実施例を示すブロック図である。
共有メモリ1は、2つのシステム(以下では一方を「シ
ステム1」、他方を「システム2」と称する)の間に介
在し、システム1のシステムバス2及びシステム2のシ
ステムバス3を介してそれぞれアドレス、データ、リー
ド・ライトコントロール信号が入力され、システム1及
びシステム2によってデータの書込み及び読出しが行な
われる。
また、共有メモリ1のアドレス信号の最上位ビットには
システム1及びシステム2のそれぞれからのデータの流
れの方向を示す信号としてのり一ド/ライト(R/W)
ステータス信号を入力している。
第2図はこの共有メモリ1の制御部を具体的に示すブロ
ック図である。
共有メモリ1は、例えば2にバイトの容量を有し、この
メモリ空間はり−ド/ライトステータス信号によって各
々IKバイト容量の2つの空間(以下では一方の空間を
「A空間J、他方の空間を「B空間」と称する)に分割
して制御される。
そして、システム1からのリード/ライトステータス(
ライト時にローレベル゛L”)信号1゜アドレス入力(
AO〜A9の9ビツト)1.ライトイネーブル信号1.
チップセレクト信号1及びアウトプットイネーブル信号
1と、システム2からのリード/ライトステータス(リ
ード時にローL//<ルーL“)信号2.アドレス入力
(AO−A9の9ビツト)2.ライトイネーブル信号2
.チップセレクト信号2及びアウトプットイネーブル信
号2とをセレクタ4に入力する。
このセレクタ4は、システム1が共有メモリ1をアクセ
スするときにはシステム1からの各信号を選択して(■
→■)、共有メモリ1のアドレス入力端子AIOにリー
ド/ライトステータス信号1をリード/ライトステータ
ス信号3として、アドレス入力端子A9〜AOにアドレ
ス入力1をアドレス人力3として、ライトイネーブル端
子W1にライトイネーブル信号1をライトイネーブル信
号3として、チップセレクト端子で百にチップセレクト
信号1をチップセレクト信号3として、アウトプットイ
ネーブル端子−5百にアウトプットイネーブル信号1を
アウトプットイネーブル信号3として、そ九ぞれ出力す
る。
また、このセレクタ4は、システム2が共有メモリ1を
アクセスするときにはシステム2がらの各信号を選択し
て(■→■)、共有メモリ1のアドレス入力端子AIO
にリード/ライトステータス信号2をリード/ライトス
テータス信号3として、アドレス入力端子A9〜AOに
アドレス入力2をアドレス入力3として、ライトイネー
ブル端子WSにライトイネーブル信号2をライトイネー
ブル信号3として、チップセレクト端子3丁にチップセ
レクト信号2をチップセレクト信号3として、アウトプ
ットイネーブル端子゛σ下にアウトプットイネーブル信
号2をアウトプットイネーブル信号3として、それぞれ
出力する。
つまり、各システム1,2からのり−ド/ライトステー
タス信号を共有メモリ1のアドレス信号の一部として与
え、リード/ライトステータス信号がローレベル−L“
のときにA空間が選択され。
ハイレベル−H″のときにB空間が選択されるようにし
ている。
なお、共有メモリ1のデータ入力端子D8〜DOにはシ
ステム1及びシステム2のデータバスを接続している。
また、この場合のシステム1,2及び共有メモリ1のア
ドレス空間の割付けを第3図に示している。この場合、
システム1,2の各アドレス空間には各々IKバイト容
量の共有メモリアドレス空間を割付けている。
次に、このように構成したこの実施例の作用について説
明する。
まず、システム1からシステム2に対してデータを転送
する場合について説明する。
この場合には、システム1は自己のアドレス空間上にあ
る共有メモリアドレスにデータを書込んだ後、共有メモ
リ1に対してリード/ライトステータス信号1.アドレ
ス入力1及びライトイネーブル信号1等を送出する。
このとき、システム1はライト(書込み)時であるので
リード/ライトステータス信号1をローレベル゛L”に
し、そわによって共有メモリ1のA空間が選択されて、
システム1のデータは共有メモリ1のA空間に書込まれ
る。
一方、システム2は共有メモリ1に対してリード(読出
し)時であるのでローレベル゛L“のり−ド/ライトス
テータス信号2を送出して共有メモリ1のA空間を指定
し、アドレス人力2及びアウトプットイネーブル信号2
等を出力して、共有メモリ1のA空間からデータを自己
のアドレス空間上にある共有メモリアドレスに読込む。
このとき、システム2が異常を生じて共有メモリ1に対
してデータを書込み動作を行なったとしても、共有メモ
リ1に対するリード/ライトステータス信号2がハイレ
ベル′″H#になってB空間が選択されるため、共有メ
モリ1のA空間に書込まれたシステム1からの送信デー
タは破壊されなし為 。
次に、システム2からシステム1に対してデータを転送
する場合について説明する。
この場合には、システム2は自己のアドレス空間上にあ
る共有メモリアドレスにデータを書込んだ後、共有メモ
リ1に対してリード/ライトステータス信号2.アドレ
ス人力2及びライトイネーブル信号2等を送出する。
このとき、システム2はライト(−iiF込み)時であ
るのでリード/ライトステータス信号2をハイレベル゛
H”にして共有メモリ1のB空間を選択し、システム2
のデータは共有メモリ1のB空間に書込まれる。
一方、システム1は共有メモリ1に対してリード(読出
し)時であるのでハイレベル゛H“のリード/ライトス
テータス信号lを送出して共有メモリ1のB空間を指定
し、アドレス人力1及びアウトプットイネーブル信号1
等を出力して、共有メモリ1のB空間からデータを自己
のアドレス空間上にある共有メモリアドレスに読込む。
このとき、システムlが異常を生じて共有メモリ1に対
してデータを書込み動作を行なったとしても、共有メモ
リ1に対するリード/ライトステータス信号lがローレ
ベル゛L”になってA空間が選択されるため、共有メモ
リ1のB空間に書込まれたシステム2からの送信データ
は破壊されなし)、1 つまり、共有メモリ1の上最位ビットにデータの流れの
方向を示す信号としてのリード/ライトステータス信号
を入力することによって、共有メモリ1の前段にゲート
回路等を使用することなく、共有メモリ1のメモリ空間
がシステム1又はシステム2に対してリードオンリイと
なるメモリ空間とライトオンリイとなるメモリ空間との
2つのメモリ空間に分割され、受信側システムの異常に
よる送信データの破壊が生じない。
このように、システムの共有メモリに対するデータの流
れの方向を示す信号を共有メモリのアドレス信号の一部
として与えるようにしたので、受信側システムの異常に
よる送信データの破壊を防止できる。
なお、この発明によるデータ通信方法は、例えばワード
プロセッサ、ワークステーション、オフィスコンピュー
タ、パーソナルコンピュータ、自動翻訳装置、データプ
ロセッサ、テレテックス等の各種情報処理装置における
システム全体の制御を司るシステム制御部と各部の制御
を司る個別制御部との間のデータ通信等に実施すること
ができる。
勺二二果 以上説明したように、この発明によれば、受信側システ
ムの異常による送信データの破壊を防止できる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は同じくそのメモリ制御部の具体例を示すブロック図、
第3図は同じくそのメモリ空間の割付は例を示す説明図
である。 1・・共有メモリ 2・・・システム1のシステムバス 3 ・システム2のシステムバス 4・・・セレクタ 第1図

Claims (1)

    【特許請求の範囲】
  1. 1 共有メモリを使用したシステム間のデータ通信方法
    において、前記システムから前記共有メモリに対してデ
    ータの流れの方向を示す信号をアドレス信号の一部とし
    て与えることを特徴とするデータ通信方法。
JP19401886A 1986-08-21 1986-08-21 デ−タ通信方法 Pending JPS6352259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19401886A JPS6352259A (ja) 1986-08-21 1986-08-21 デ−タ通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19401886A JPS6352259A (ja) 1986-08-21 1986-08-21 デ−タ通信方法

Publications (1)

Publication Number Publication Date
JPS6352259A true JPS6352259A (ja) 1988-03-05

Family

ID=16317573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19401886A Pending JPS6352259A (ja) 1986-08-21 1986-08-21 デ−タ通信方法

Country Status (1)

Country Link
JP (1) JPS6352259A (ja)

Similar Documents

Publication Publication Date Title
US4538224A (en) Direct memory access peripheral unit controller
US4443846A (en) Dual port exchange memory between multiple microprocessors
US4205373A (en) System and method for accessing memory connected to different bus and requesting subsystem
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
JPS5840773B2 (ja) 並列アクセス記憶装置
JPS58217069A (ja) マルチ・マイクロコンピユ−タの通信方式
US4949246A (en) Adapter for transmission of data words of different lengths
JPS6111873A (ja) 16ビツトマイクロプロセツサによる8ビツトおよび16ビツトの各周辺装置へのアクセス方法
JPS58109960A (ja) デ−タ処理システム
JPS6352259A (ja) デ−タ通信方法
US5379395A (en) Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories
JPH0715670B2 (ja) デ−タ処理装置
US5823871A (en) Interface control device for use with TV game equipment
RU1807495C (ru) Устройство дл сопр жени процессоров
KR920001543Y1 (ko) 엘리베이터 시스템의 데이타 보호회로
US20020125501A1 (en) Integrated circuit
JPS5821734B2 (ja) ダイレクトメモリアクセス制御方式
JPS5896359A (ja) ランダムアクセスメモリ書き込み読み出し装置
JPH04273358A (ja) Dmac内蔵型ワンチップマイクロコンピュータ
JPS62154056A (ja) デ−タ通信用インタ−フエイス
JPS6019257A (ja) メモリ多重モ−ド制御回路
JPS59226962A (ja) デ−タ交換装置
JPS58213336A (ja) 通信制御装置
JPS622337A (ja) メモリ拡張方式
GB2229557A (en) Accessing an addressable memory