JPS6352259A - Data communication method - Google Patents
Data communication methodInfo
- Publication number
- JPS6352259A JPS6352259A JP19401886A JP19401886A JPS6352259A JP S6352259 A JPS6352259 A JP S6352259A JP 19401886 A JP19401886 A JP 19401886A JP 19401886 A JP19401886 A JP 19401886A JP S6352259 A JPS6352259 A JP S6352259A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- data
- space
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000004891 communication Methods 0.000 title claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000006378 damage Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
この発明は共有メモリを使用したシステム間のデータ通
信方法に関する。DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD This invention relates to a method for communicating data between systems using shared memory.
亙米弦亙
一般に、システム間においてデータ通信を行なう場合に
は直接データを送受信（通信）する方法もあるが、双方
のシステムによってアクセスされる共有メモリを使用し
てデータを送受信する方法もある。In general, when communicating data between systems, there is a method of directly transmitting and receiving data (communication), but there is also a method of transmitting and receiving data using a shared memory that is accessed by both systems.
この共有メモリを使用してシステム間のデータ送受信を
行なう場合、共有メモリは双方のシステムによってアク
セスされるところから、受信側のシステムに異常が発生
したときには送信側のシステムが共有メモリに書込んだ
データを受信側が破壊してしまう事態が生じる。When using this shared memory to send and receive data between systems, the shared memory is accessed by both systems, so if an error occurs in the receiving system, the sending system writes to the shared memory. A situation may arise where the receiving side destroys the data.
目 的
この発明は上記の点に鑑みてなされたものであり、受信
側システムの異常による送信データの破壊を防止するこ
とを目的とする。Purpose This invention has been made in view of the above points, and an object thereof is to prevent the destruction of transmitted data due to an abnormality in the receiving side system.
構成
この発明は上記の目的を達成するため、システムから共
有メモリに対してデータの流れの方向を示す信号をアド
レス信号の一部として与える。Configuration In order to achieve the above object, the present invention provides a signal indicating the direction of data flow from the system to the shared memory as part of the address signal.
以下、この発明の一実施例に基づいて具体的に説明する
。Hereinafter, a detailed explanation will be given based on one embodiment of the present invention.
第１図はこの発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
共有メモリ１は、２つのシステム（以下では一方を「シ
ステム１」、他方を「システム２」と称する）の間に介
在し、システム１のシステムバス２及びシステム２のシ
ステムバス３を介してそれぞれアドレス、データ、リー
ド・ライトコントロール信号が入力され、システム１及
びシステム２によってデータの書込み及び読出しが行な
われる。The shared memory 1 is interposed between two systems (one is hereinafter referred to as "system 1" and the other is referred to as "system 2"), and is connected to each other via system bus 2 of system 1 and system bus 3 of system 2. Addresses, data, and read/write control signals are input, and systems 1 and 2 write and read data.
また、共有メモリ１のアドレス信号の最上位ビットには
システム１及びシステム２のそれぞれからのデータの流
れの方向を示す信号としてのり一ド／ライト（Ｒ／Ｗ）
ステータス信号を入力している。In addition, the most significant bit of the address signal of shared memory 1 is a read/write (R/W) signal as a signal indicating the direction of data flow from system 1 and system 2.
A status signal is being input.
第２図はこの共有メモリ１の制御部を具体的に示すブロ
ック図である。FIG. 2 is a block diagram specifically showing the control section of this shared memory 1. As shown in FIG.
共有メモリ１は、例えば２にバイトの容量を有し、この
メモリ空間はり−ド／ライトステータス信号によって各
々ＩＫバイト容量の２つの空間（以下では一方の空間を
「Ａ空間Ｊ、他方の空間を「Ｂ空間」と称する）に分割
して制御される。The shared memory 1 has a capacity of, for example, 2 bytes, and depending on the memory space read/write status signal, it is divided into two spaces each having a capacity of IK bytes (hereinafter, one space is referred to as "A space J," and the other space is (referred to as "B space").
そして、システム１からのリード／ライトステータス（
ライト時にローレベル゛Ｌ”）信号１゜アドレス入力（
ＡＯ〜Ａ９の９ビツト）１．ライトイネーブル信号１．
チップセレクト信号１及びアウトプットイネーブル信号
１と、システム２からのリード／ライトステータス（リ
ード時にローＬ／／＜ルーＬ“）信号２．アドレス入力
（ＡＯ−Ａ９の９ビツト）２．ライトイネーブル信号２
．チップセレクト信号２及びアウトプットイネーブル信
号２とをセレクタ４に入力する。Then read/write status from system 1 (
Low level (L”) signal 1° Address input (
9 bits from AO to A9) 1. Write enable signal 1.
Chip select signal 1 and output enable signal 1, read/write status signal from system 2 (low L//<low L" during read) signal 2. Address input (9 bits of AO-A9) 2. Write enable signal 2
．． A chip select signal 2 and an output enable signal 2 are input to the selector 4.
このセレクタ４は、システム１が共有メモリ１をアクセ
スするときにはシステム１からの各信号を選択して（■
→■）、共有メモリ１のアドレス入力端子ＡＩＯにリー
ド／ライトステータス信号１をリード／ライトステータ
ス信号３として、アドレス入力端子Ａ９〜ＡＯにアドレ
ス入力１をアドレス人力３として、ライトイネーブル端
子Ｗ１にライトイネーブル信号１をライトイネーブル信
号３として、チップセレクト端子で百にチップセレクト
信号１をチップセレクト信号３として、アウトプットイ
ネーブル端子−５百にアウトプットイネーブル信号１を
アウトプットイネーブル信号３として、そ九ぞれ出力す
る。This selector 4 selects each signal from the system 1 when the system 1 accesses the shared memory 1 (■
→ ■), read/write status signal 1 to address input terminal AIO of shared memory 1 as read/write status signal 3, address input 1 to address input terminals A9 to AO as address input 3, and write to write enable terminal W1. Enable signal 1 is set as write enable signal 3, chip select signal 1 is set as chip select signal 3 at chip select terminal, output enable signal 1 is set as output enable signal 3 at output enable terminal -500, Output each.
また、このセレクタ４は、システム２が共有メモリ１を
アクセスするときにはシステム２がらの各信号を選択し
て（■→■）、共有メモリ１のアドレス入力端子ＡＩＯ
にリード／ライトステータス信号２をリード／ライトス
テータス信号３として、アドレス入力端子Ａ９〜ＡＯに
アドレス入力２をアドレス入力３として、ライトイネー
ブル端子ＷＳにライトイネーブル信号２をライトイネー
ブル信号３として、チップセレクト端子３丁にチップセ
レクト信号２をチップセレクト信号３として、アウトプ
ットイネーブル端子゛σ下にアウトプットイネーブル信
号２をアウトプットイネーブル信号３として、それぞれ
出力する。Also, when the system 2 accesses the shared memory 1, the selector 4 selects each signal from the system 2 (■→■), and selects the address input terminal AIO of the shared memory 1.
read/write status signal 2 as read/write status signal 3, address input 2 as address input 3 on address input terminals A9 to AO, write enable signal 2 as write enable signal 3 on write enable terminal WS, chip select. The chip select signal 2 is output as a chip select signal 3 to three terminals, and the output enable signal 2 is output as an output enable signal 3 under the output enable terminal σ.
つまり、各システム１，２からのり−ド／ライトステー
タス信号を共有メモリ１のアドレス信号の一部として与
え、リード／ライトステータス信号がローレベル−Ｌ“
のときにＡ空間が選択され。In other words, the read/write status signals from each system 1 and 2 are given as part of the address signal of the shared memory 1, and the read/write status signal is set to low level -L".
Space A is selected when .
ハイレベル−Ｈ″のときにＢ空間が選択されるようにし
ている。Space B is selected when the high level is -H''.
なお、共有メモリ１のデータ入力端子Ｄ８〜ＤＯにはシ
ステム１及びシステム２のデータバスを接続している。Note that the data buses of the system 1 and the system 2 are connected to the data input terminals D8 to D0 of the shared memory 1.
また、この場合のシステム１，２及び共有メモリ１のア
ドレス空間の割付けを第３図に示している。この場合、
システム１，２の各アドレス空間には各々ＩＫバイト容
量の共有メモリアドレス空間を割付けている。Further, the allocation of the address spaces of the systems 1 and 2 and the shared memory 1 in this case is shown in FIG. in this case,
A shared memory address space of IK byte capacity is allocated to each address space of systems 1 and 2.
次に、このように構成したこの実施例の作用について説
明する。Next, the operation of this embodiment configured as described above will be explained.
まず、システム１からシステム２に対してデータを転送
する場合について説明する。First, a case in which data is transferred from system 1 to system 2 will be described.
この場合には、システム１は自己のアドレス空間上にあ
る共有メモリアドレスにデータを書込んだ後、共有メモ
リ１に対してリード／ライトステータス信号１．アドレ
ス入力１及びライトイネーブル信号１等を送出する。In this case, the system 1 writes data to a shared memory address in its own address space, and then sends a read/write status signal 1. to the shared memory 1. Address input 1, write enable signal 1, etc. are sent out.
このとき、システム１はライト（書込み）時であるので
リード／ライトステータス信号１をローレベル゛Ｌ”に
し、そわによって共有メモリ１のＡ空間が選択されて、
システム１のデータは共有メモリ１のＡ空間に書込まれ
る。At this time, since the system 1 is in the write mode, the read/write status signal 1 is set to low level "L", and the A space of the shared memory 1 is selected by the movement.
System 1 data is written to A space of shared memory 1.
一方、システム２は共有メモリ１に対してリード（読出
し）時であるのでローレベル゛Ｌ“のり−ド／ライトス
テータス信号２を送出して共有メモリ１のＡ空間を指定
し、アドレス人力２及びアウトプットイネーブル信号２
等を出力して、共有メモリ１のＡ空間からデータを自己
のアドレス空間上にある共有メモリアドレスに読込む。On the other hand, since the system 2 is reading from the shared memory 1, it sends out the low level "L" read/write status signal 2, designates the A space of the shared memory 1, and sets the address input 2 and Output enable signal 2
etc., and reads data from space A of shared memory 1 to a shared memory address in its own address space.
このとき、システム２が異常を生じて共有メモリ１に対
してデータを書込み動作を行なったとしても、共有メモ
リ１に対するリード／ライトステータス信号２がハイレ
ベル′″Ｈ＃になってＢ空間が選択されるため、共有メ
モリ１のＡ空間に書込まれたシステム１からの送信デー
タは破壊されなし為 。At this time, even if system 2 causes an error and writes data to shared memory 1, read/write status signal 2 for shared memory 1 becomes high level ``H#'' and space B is selected. Therefore, the data sent from system 1 written in space A of shared memory 1 will not be destroyed.
次に、システム２からシステム１に対してデータを転送
する場合について説明する。Next, a case in which data is transferred from system 2 to system 1 will be described.
この場合には、システム２は自己のアドレス空間上にあ
る共有メモリアドレスにデータを書込んだ後、共有メモ
リ１に対してリード／ライトステータス信号２．アドレ
ス人力２及びライトイネーブル信号２等を送出する。In this case, the system 2 writes data to a shared memory address in its own address space, and then sends a read/write status signal 2. Sends out address input 2, write enable signal 2, etc.
このとき、システム２はライト（−ｉｉＦ込み）時であ
るのでリード／ライトステータス信号２をハイレベル゛
Ｈ”にして共有メモリ１のＢ空間を選択し、システム２
のデータは共有メモリ１のＢ空間に書込まれる。At this time, since the system 2 is writing (-iiF included), the read/write status signal 2 is set to high level "H" to select the B space of the shared memory 1, and the system 2
data is written to B space of shared memory 1.
一方、システム１は共有メモリ１に対してリード（読出
し）時であるのでハイレベル゛Ｈ“のリード／ライトス
テータス信号ｌを送出して共有メモリ１のＢ空間を指定
し、アドレス人力１及びアウトプットイネーブル信号１
等を出力して、共有メモリ１のＢ空間からデータを自己
のアドレス空間上にある共有メモリアドレスに読込む。On the other hand, since system 1 is reading from shared memory 1, it sends a read/write status signal l of high level "H" to designate space B of shared memory 1, and outputs address input 1 and output. Toy enable signal 1
etc., and reads the data from the B space of the shared memory 1 to the shared memory address in its own address space.
このとき、システムｌが異常を生じて共有メモリ１に対
してデータを書込み動作を行なったとしても、共有メモ
リ１に対するリード／ライトステータス信号ｌがローレ
ベル゛Ｌ”になってＡ空間が選択されるため、共有メモ
リ１のＢ空間に書込まれたシステム２からの送信データ
は破壊されなし）、１
つまり、共有メモリ１の上最位ビットにデータの流れの
方向を示す信号としてのリード／ライトステータス信号
を入力することによって、共有メモリ１の前段にゲート
回路等を使用することなく、共有メモリ１のメモリ空間
がシステム１又はシステム２に対してリードオンリイと
なるメモリ空間とライトオンリイとなるメモリ空間との
２つのメモリ空間に分割され、受信側システムの異常に
よる送信データの破壊が生じない。At this time, even if the system 1 causes an error and writes data to the shared memory 1, the read/write status signal 1 for the shared memory 1 becomes low level "L" and the A space is selected. Therefore, the transmission data written in the B space of shared memory 1 from system 2 is not destroyed). By inputting a write status signal, the memory space of shared memory 1 becomes a read-only memory space and a write-only memory space for system 1 or system 2 without using a gate circuit or the like in the front stage of shared memory 1. This system is divided into two memory spaces: a memory space and a memory space, so that transmission data is not destroyed due to an abnormality in the receiving system.
このように、システムの共有メモリに対するデータの流
れの方向を示す信号を共有メモリのアドレス信号の一部
として与えるようにしたので、受信側システムの異常に
よる送信データの破壊を防止できる。In this way, since the signal indicating the direction of data flow to the shared memory of the system is given as part of the address signal of the shared memory, it is possible to prevent the transmitted data from being destroyed due to an abnormality in the receiving system.
なお、この発明によるデータ通信方法は、例えばワード
プロセッサ、ワークステーション、オフィスコンピュー
タ、パーソナルコンピュータ、自動翻訳装置、データプ
ロセッサ、テレテックス等の各種情報処理装置における
システム全体の制御を司るシステム制御部と各部の制御
を司る個別制御部との間のデータ通信等に実施すること
ができる。Note that the data communication method according to the present invention includes a system control section that controls the entire system in various information processing devices such as word processors, workstations, office computers, personal computers, automatic translation devices, data processors, and teletex devices, and each section. This can be implemented for data communication, etc. with an individual control unit in charge of control.
勺二二果
以上説明したように、この発明によれば、受信側システ
ムの異常による送信データの破壊を防止できる。As described above, according to the present invention, it is possible to prevent transmission data from being destroyed due to an abnormality in the receiving system.
第１図はこの発明の一実施例を示すブロック図、第２図
は同じくそのメモリ制御部の具体例を示すブロック図、
第３図は同じくそのメモリ空間の割付は例を示す説明図
である。
１・・共有メモリ
２・・・システム１のシステムバス
３ ・システム２のシステムバス
４・・・セレクタ
第１図FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing a specific example of the memory control section,
FIG. 3 is an explanatory diagram showing an example of the memory space allocation. 1...Shared memory 2...System bus 3 of system 1 -System bus 4 of system 2...Selector Figure 1
Claims (1)
において、前記システムから前記共有メモリに対してデ
ータの流れの方向を示す信号をアドレス信号の一部とし
て与えることを特徴とするデータ通信方法。1. A data communication method between systems using a shared memory, characterized in that a signal indicating the direction of data flow is given from the system to the shared memory as part of an address signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19401886A JPS6352259A (en) | 1986-08-21 | 1986-08-21 | Data communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19401886A JPS6352259A (en) | 1986-08-21 | 1986-08-21 | Data communication method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352259A true JPS6352259A (en) | 1988-03-05 |
Family
ID=16317573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19401886A Pending JPS6352259A (en) | 1986-08-21 | 1986-08-21 | Data communication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352259A (en) |
-
1986
- 1986-08-21 JP JP19401886A patent/JPS6352259A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538224A (en) | Direct memory access peripheral unit controller | |
| US4443846A (en) | Dual port exchange memory between multiple microprocessors | |
| US4447878A (en) | Apparatus and method for providing byte and word compatible information transfers | |
| US4205373A (en) | System and method for accessing memory connected to different bus and requesting subsystem | |
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| JPS58217069A (en) | Communicating system of multi-microcomputer | |
| US4949246A (en) | Adapter for transmission of data words of different lengths | |
| JPS6111873A (en) | Accessing method to 8-bit and 16-bit peripheral devices by 16-bit microprocessor | |
| JPS58109960A (en) | Data processing system | |
| JPS6352259A (en) | Data communication method | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| US5823871A (en) | Interface control device for use with TV game equipment | |
| RU1807495C (en) | Process-to-process interface | |
| KR100243185B1 (en) | Data communication system between processors using shared memory | |
| KR920001543Y1 (en) | Circuit protecting data of elevator system | |
| US20020125501A1 (en) | Integrated circuit | |
| JPS5821734B2 (en) | Direct memory access control method | |
| JPS5896359A (en) | Writing and reading device for random access memory | |
| JPH04273358A (en) | One-chip microcomputer containing dmac | |
| JPS62154056A (en) | Interface for data communication | |
| JPS6019257A (en) | Control circuit for memory multiplex mode | |
| JPS59226962A (en) | Data exchange device | |
| JPS58213336A (en) | Communication controller | |
| JPS622337A (en) | Memory extending system | |
| GB2229557A (en) | Accessing an addressable memory |