JPS6350854B2 - - Google Patents
Info
- Publication number
- JPS6350854B2 JPS6350854B2 JP53076986A JP7698678A JPS6350854B2 JP S6350854 B2 JPS6350854 B2 JP S6350854B2 JP 53076986 A JP53076986 A JP 53076986A JP 7698678 A JP7698678 A JP 7698678A JP S6350854 B2 JPS6350854 B2 JP S6350854B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- substrate
- etched
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001312 dry etching Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 238000010884 ion-beam technique Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体集積回路、磁気バブル、光
IC、表面波デバイス等の製作に用いるドライエ
ツチング方法に関するものである。 ドライエツチング方法は加工精度が優れている
こと及び洗浄も含めて薬品を用いないので廃液が
ないことによつて、半導体デバイス、特にLSI、
光IC等の製造工程に良く用いられている。ドラ
イエツチング方法にはプラズマエツチング法、イ
オンビームエツチング法及びスパツタエツチング
法があり、それぞれのエツチング方法及び装置は
既に当業者に良く知られている。（例えば、雑誌
「電子材料」の記事、〓イオンエツチング〓、〓ガス
プラズマエツチング〓Vol.14、No.２、〓ドライエ
ツチング〓Vol.16、No.５、及び〓微細加工技術と
高密度デバイス〓Vol.17、No.１参照） しかしながら、これらのドライエツチング方法
によつて加工した場合に、エツチングされた基板
の表面が不純物金属によつて汚染されるために基
板上に形成した半導体素子の電気的特性が著しく
劣化することがわかつた。 すなわち、ドライエツチングにおいては被エツ
チング物のみがエツチングされるわけでなく、被
エツチング物を担持している基板ホルダーさらに
は周囲の装置部品も装置発生部で作られたエツチ
ングに関与する成分（例えば、不活性ガスイオ
ン、プラズマ中のラジカル）がぶつかることによ
つてエツチングされる。そのために、装置部品の
材質金属が不純物として被エツチング物の表面層
に侵入してしまう。例えば、シリコン（Si）基板
をプラズマエツチング、イオンエツチングあるい
はリアクテイブスパツタエツチングした前記Si基
板をマイクロアナライザーで分析してみると、次
のような結果（第１表）が得られた。
IC、表面波デバイス等の製作に用いるドライエ
ツチング方法に関するものである。 ドライエツチング方法は加工精度が優れている
こと及び洗浄も含めて薬品を用いないので廃液が
ないことによつて、半導体デバイス、特にLSI、
光IC等の製造工程に良く用いられている。ドラ
イエツチング方法にはプラズマエツチング法、イ
オンビームエツチング法及びスパツタエツチング
法があり、それぞれのエツチング方法及び装置は
既に当業者に良く知られている。（例えば、雑誌
「電子材料」の記事、〓イオンエツチング〓、〓ガス
プラズマエツチング〓Vol.14、No.２、〓ドライエ
ツチング〓Vol.16、No.５、及び〓微細加工技術と
高密度デバイス〓Vol.17、No.１参照） しかしながら、これらのドライエツチング方法
によつて加工した場合に、エツチングされた基板
の表面が不純物金属によつて汚染されるために基
板上に形成した半導体素子の電気的特性が著しく
劣化することがわかつた。 すなわち、ドライエツチングにおいては被エツ
チング物のみがエツチングされるわけでなく、被
エツチング物を担持している基板ホルダーさらに
は周囲の装置部品も装置発生部で作られたエツチ
ングに関与する成分（例えば、不活性ガスイオ
ン、プラズマ中のラジカル）がぶつかることによ
つてエツチングされる。そのために、装置部品の
材質金属が不純物として被エツチング物の表面層
に侵入してしまう。例えば、シリコン（Si）基板
をプラズマエツチング、イオンエツチングあるい
はリアクテイブスパツタエツチングした前記Si基
板をマイクロアナライザーで分析してみると、次
のような結果（第１表）が得られた。
【表】
【表】
上記第１表に示されたシリコン基板中の不純物
金属は、ステンレスや銅等のドライエツチング装
置の構成物質中に含まれている不純物金属であ
る。 このような不純物金属による半導体素子の電気
的特性の劣化とは、例えばシリコンMOSFET素
子の場合、シリコンとシリコン酸化膜との界面準
位が通常１〜10×1010cm-2eV-1程度であるのに対
して、イオンビームエツチングによりアクテイブ
領域を窓あけした後形成したシリコンゲート絶縁
膜とシリコン基板との界面準位は〜１×1013cm
-2eV-1と大きく、FET素子のしきい値電圧を低
下させることになる。また、シリコン基板上の酸
化シリコン膜に拡散接合形成用窓を形成する際
に、通常の湿式エツチングを用いた場合、接合の
逆方向電流が9.3×10-7A/cm2であるのに対し、イ
オンビームエツチングを用いた場合逆方向電流が
3.0×10-1A/cm2と大きいため、例えばメモリーセ
ルの記憶時間を大幅に短縮させるような問題があ
る。 従つて、本発明の目的は、エツチング時の不純
物金属による被エツチング基板の汚染を防止して
この基板上に形成する半導体素子の電気的特性の
汚染による劣化を防ぐことである。そして、ドラ
イエツチングにおいて前述した汚染が生じないド
ライエツチング方法を提供することも本発明の目
的である。 前述の目的が次のようなドライエツチング方法
によつて達成される。すなわち、装置の発生部で
作られるエツチングに関与する成分のぶつかる装
置の部分を被エツチング物質のドライエツチング
除去により露出される面の物質を構成する半導体
又は該半導体の化合物でコーテイングすることを
特徴とする半導体装置のドライエツチング方法で
ある。 前述したドライエツチング装置には、大分し
て、プラズマエツチング装置、イオンビームエツ
チング装置及びスパツタエツチング装置がある。 そして、シリコン基板を用いた半導体装置の場
合コーテイングする物質がSi、SiO2、SiC、
Si3N4、シリコン以外の半導体基板を用いた半導
体装置では、その被エツチング物質のエツチング
除去により露出される面の材料であることが好ま
しい。これらのコーテイング物質によつて装置部
分が被覆されていれば、このコーテイングがエツ
チングされても被覆されている装置部分はエツチ
ングされない。このことによつて、装置部分の金
属が不純物として半導体の素子を汚染するのを防
ぐ。被覆するコーテイング材料の厚さは約１〜約
10μｍであつて、基板のエツチングする深さは約
0.1〜約0.5μｍと比較して非常に厚い。なお、装
置部分へのコーテイング方法は一般に行われてい
るスパツタ蒸着法、化学気相成長法（CVD法）
等であつて、装置として組立てる前にあらかじめ
行つておく。 以下、添付図面を参照して本発明をさらに説明
する。 第１図はイオンビームエツチング装置の概略図
であり、上部がイオン化室１にあたり下部が加工
室２である。イオン化室に、通常、不活性ガス
（主にAr）３が導入されかつ加工室が排気系４
（真空ポンプに接続している）と連通して、水冷
基板ホルダー５上の基板６と装置の室内を清浄に
保ちかつイオンを発生しやすくしてある。イオン
化室１内の中性ガスがホツトカソード７とアノー
ド８と間を流れる熱電子流の中でイオン化され
る。また、イオン化室の周囲にある電磁石９によ
つてイオン化率が高められる。不活性ガスイオン
は電圧の加えられたグリツト１０で加熱されて下
部の加工室２内に配置された基板６に降り注ぐ。
その際に、加工室２内の中和フイラメント１１が
熱電子を放射して、不活性ガスイオンが入射して
起こる基板６の帯電を中和する。また、この反応
室２内にシヤツター及び電流密度モニター１２を
配置してエツチングを制御する。このようなイオ
ンビームエツチング装置において、本発明による
と、半導体又はその化合物でコーテイングする装
置の部分とは、不活性ガスイオンのぶつかる可能
性のある部品で、加工室２の内壁、水冷基板ホル
ダー５、グリツド１０、中和フイラメント１１及
びシヤツター・電流密度モニター１２である。こ
れらコーテイングする部品は第１図に示した装置
に組立てる前にコーテイング処理し、そのコーテ
イング層の厚さは約１〜約10μｍである。 同様にして、プラズマエツチング装置において
は、主としてステンレス製のエツチングトンネル
や試料ホルダーの表面に被エツチング物質のドラ
イエツチング除去により露出される面の物質を構
成する半導体又は該半導体の化合物でコーテイン
グ処理を施こす。 上述したようなエツチングに関与する成分のぶ
つかる装置部分がコーテイングされている本発明
に係るドライエツチング装置を使用して半導体デ
バイスをエツチングすると、不純物金属で汚染さ
れない半導体デバイス、すなわち、汚染による素
子の電気的特性の劣化のない半導体デバイスが得
られる。 例えば、Si基板ウエハを本発明に係るリアクテ
イブスパツタエツチング装置にでエツチングする
実験を行つたところ、次のような結果が得られ
た。 シリコンMOSFET素子の製造工程において、
シリコン基板上のフイールド酸化膜を本発明によ
るリアクテイブスパツタを行い、アクテイブ領域
を形成し、ゲート酸化膜を形成した時の該ゲート
酸化膜とシリコン基板との界面準位は1010〜1011
cm-2eV-1と従来のリアクテイブスパツタ法によ
る界面準位1012〜1013cm-2eV-1に比較して低下さ
せることができ、FETのしきい値電圧を増大す
ることができた。
金属は、ステンレスや銅等のドライエツチング装
置の構成物質中に含まれている不純物金属であ
る。 このような不純物金属による半導体素子の電気
的特性の劣化とは、例えばシリコンMOSFET素
子の場合、シリコンとシリコン酸化膜との界面準
位が通常１〜10×1010cm-2eV-1程度であるのに対
して、イオンビームエツチングによりアクテイブ
領域を窓あけした後形成したシリコンゲート絶縁
膜とシリコン基板との界面準位は〜１×1013cm
-2eV-1と大きく、FET素子のしきい値電圧を低
下させることになる。また、シリコン基板上の酸
化シリコン膜に拡散接合形成用窓を形成する際
に、通常の湿式エツチングを用いた場合、接合の
逆方向電流が9.3×10-7A/cm2であるのに対し、イ
オンビームエツチングを用いた場合逆方向電流が
3.0×10-1A/cm2と大きいため、例えばメモリーセ
ルの記憶時間を大幅に短縮させるような問題があ
る。 従つて、本発明の目的は、エツチング時の不純
物金属による被エツチング基板の汚染を防止して
この基板上に形成する半導体素子の電気的特性の
汚染による劣化を防ぐことである。そして、ドラ
イエツチングにおいて前述した汚染が生じないド
ライエツチング方法を提供することも本発明の目
的である。 前述の目的が次のようなドライエツチング方法
によつて達成される。すなわち、装置の発生部で
作られるエツチングに関与する成分のぶつかる装
置の部分を被エツチング物質のドライエツチング
除去により露出される面の物質を構成する半導体
又は該半導体の化合物でコーテイングすることを
特徴とする半導体装置のドライエツチング方法で
ある。 前述したドライエツチング装置には、大分し
て、プラズマエツチング装置、イオンビームエツ
チング装置及びスパツタエツチング装置がある。 そして、シリコン基板を用いた半導体装置の場
合コーテイングする物質がSi、SiO2、SiC、
Si3N4、シリコン以外の半導体基板を用いた半導
体装置では、その被エツチング物質のエツチング
除去により露出される面の材料であることが好ま
しい。これらのコーテイング物質によつて装置部
分が被覆されていれば、このコーテイングがエツ
チングされても被覆されている装置部分はエツチ
ングされない。このことによつて、装置部分の金
属が不純物として半導体の素子を汚染するのを防
ぐ。被覆するコーテイング材料の厚さは約１〜約
10μｍであつて、基板のエツチングする深さは約
0.1〜約0.5μｍと比較して非常に厚い。なお、装
置部分へのコーテイング方法は一般に行われてい
るスパツタ蒸着法、化学気相成長法（CVD法）
等であつて、装置として組立てる前にあらかじめ
行つておく。 以下、添付図面を参照して本発明をさらに説明
する。 第１図はイオンビームエツチング装置の概略図
であり、上部がイオン化室１にあたり下部が加工
室２である。イオン化室に、通常、不活性ガス
（主にAr）３が導入されかつ加工室が排気系４
（真空ポンプに接続している）と連通して、水冷
基板ホルダー５上の基板６と装置の室内を清浄に
保ちかつイオンを発生しやすくしてある。イオン
化室１内の中性ガスがホツトカソード７とアノー
ド８と間を流れる熱電子流の中でイオン化され
る。また、イオン化室の周囲にある電磁石９によ
つてイオン化率が高められる。不活性ガスイオン
は電圧の加えられたグリツト１０で加熱されて下
部の加工室２内に配置された基板６に降り注ぐ。
その際に、加工室２内の中和フイラメント１１が
熱電子を放射して、不活性ガスイオンが入射して
起こる基板６の帯電を中和する。また、この反応
室２内にシヤツター及び電流密度モニター１２を
配置してエツチングを制御する。このようなイオ
ンビームエツチング装置において、本発明による
と、半導体又はその化合物でコーテイングする装
置の部分とは、不活性ガスイオンのぶつかる可能
性のある部品で、加工室２の内壁、水冷基板ホル
ダー５、グリツド１０、中和フイラメント１１及
びシヤツター・電流密度モニター１２である。こ
れらコーテイングする部品は第１図に示した装置
に組立てる前にコーテイング処理し、そのコーテ
イング層の厚さは約１〜約10μｍである。 同様にして、プラズマエツチング装置において
は、主としてステンレス製のエツチングトンネル
や試料ホルダーの表面に被エツチング物質のドラ
イエツチング除去により露出される面の物質を構
成する半導体又は該半導体の化合物でコーテイン
グ処理を施こす。 上述したようなエツチングに関与する成分のぶ
つかる装置部分がコーテイングされている本発明
に係るドライエツチング装置を使用して半導体デ
バイスをエツチングすると、不純物金属で汚染さ
れない半導体デバイス、すなわち、汚染による素
子の電気的特性の劣化のない半導体デバイスが得
られる。 例えば、Si基板ウエハを本発明に係るリアクテ
イブスパツタエツチング装置にでエツチングする
実験を行つたところ、次のような結果が得られ
た。 シリコンMOSFET素子の製造工程において、
シリコン基板上のフイールド酸化膜を本発明によ
るリアクテイブスパツタを行い、アクテイブ領域
を形成し、ゲート酸化膜を形成した時の該ゲート
酸化膜とシリコン基板との界面準位は1010〜1011
cm-2eV-1と従来のリアクテイブスパツタ法によ
る界面準位1012〜1013cm-2eV-1に比較して低下さ
せることができ、FETのしきい値電圧を増大す
ることができた。
第１図はイオンビームエツチング装置の概略図
である。 １…イオン化室、２…加工室、３…不活性ガ
ス、４…排気系、６…基板、７…ホツトカソー
ド、１０…グリツド。
である。 １…イオン化室、２…加工室、３…不活性ガ
ス、４…排気系、６…基板、７…ホツトカソー
ド、１０…グリツド。
Claims (1)
- １ ドライエツチング方法において、ドライエツ
チング装置の発生部で作られるエツチングに関与
する成分がぶつかる前記ドライエツチング装置の
部分を、被エツチング物質のドライエツチング除
去によつて露出される面の物質を構成する半導体
又は該半導体の化合物でコーテイングした後、ド
ライエツチングを行うことを特徴とするドライエ
ツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698678A JPS554937A (en) | 1978-06-27 | 1978-06-27 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698678A JPS554937A (en) | 1978-06-27 | 1978-06-27 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS554937A JPS554937A (en) | 1980-01-14 |
| JPS6350854B2 true JPS6350854B2 (ja) | 1988-10-12 |
Family
ID=13621090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7698678A Granted JPS554937A (en) | 1978-06-27 | 1978-06-27 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS554937A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105483A (en) * | 1980-01-25 | 1981-08-21 | Mitsubishi Electric Corp | Dry etching device |
| JPS6084762U (ja) * | 1983-11-15 | 1985-06-11 | 愛三工業株式会社 | 内燃機関用混合気供給装置 |
| JPS62279626A (ja) * | 1986-05-27 | 1987-12-04 | M Setetsuku Kk | 半導体用基板に対する不純物のド−ピング方法 |
| US5085727A (en) * | 1990-05-21 | 1992-02-04 | Applied Materials, Inc. | Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion |
| DE102006042501B4 (de) * | 2006-09-07 | 2010-11-25 | Eisenmann Anlagenbau Gmbh & Co. Kg | Verfahren und Anlage zum Trocknen von Gegenständen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130288A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Patterning method |
-
1978
- 1978-06-27 JP JP7698678A patent/JPS554937A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130288A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Patterning method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS554937A (en) | 1980-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960031B2 (en) | Plasma processing apparatus and plasma processing method | |
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| KR101335120B1 (ko) | 플라즈마 프로세싱 시스템에서 대기 플라즈마의 최적화를위한 장치 | |
| US6992011B2 (en) | Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma | |
| US5405491A (en) | Plasma etching process | |
| US20100108262A1 (en) | Apparatus for in-situ substrate processing | |
| JP6366454B2 (ja) | 被処理体を処理する方法 | |
| TW200915402A (en) | Method and apparatus for cleaning a substrate surface | |
| JP2000100790A (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP2016076621A (ja) | 被処理体を処理する方法 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| US6259105B1 (en) | System and method for cleaning silicon-coated surfaces in an ion implanter | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| US5516369A (en) | Method and apparatus for particle reduction from semiconductor wafers | |
| US7060196B2 (en) | FIB milling of copper over organic dielectrics | |
| Fujimura et al. | Heavy metal contamination from resists during plasma stripping | |
| JPS6350854B2 (ja) | ||
| JPH0722393A (ja) | ドライエッチング装置及びドライエッチング方法 | |
| JPH05102083A (ja) | ドライエツチング方法及びそのための装置 | |
| US5228940A (en) | Fine pattern forming apparatus | |
| US20220139719A1 (en) | Etching method and plasma processing apparatus | |
| JPH0269956A (ja) | 静電チャック方法及び静電チャック装置 | |
| JP3647303B2 (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP4515309B2 (ja) | エッチング方法 | |
| JPS58102521A (ja) | 半導体装置の製造方法 |