JPS6350092A - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPS6350092A JPS6350092A JP19457586A JP19457586A JPS6350092A JP S6350092 A JPS6350092 A JP S6350092A JP 19457586 A JP19457586 A JP 19457586A JP 19457586 A JP19457586 A JP 19457586A JP S6350092 A JPS6350092 A JP S6350092A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power element
- board
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005476 soldering Methods 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 25
- 230000005855 radiation Effects 0.000 description 24
- 230000017525 heat dissipation Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は小型で放熱性が高く、かつ高出力□化が図ら
れた例えばソリッド・ステート・リレーなどの混成集積
回路装置に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) This invention provides a hybrid integrated circuit device, such as a solid state relay, which is small in size, has high heat dissipation, and has a high output. Regarding.
（従来の技術）
ソリ・ソド争ステート・リレー（ＳＳＲ）などのように
、比較的大きな電力を取り扱い、発熱量が大きな混成集
積回路装置は、従来、第５図の斜視図のように構成され
ている。図において、３１は表面に銅箔などによる所定
の配線パターンが形成されたガラス・エポキシ基板から
なる印刷配線基板である。この基板３１上には、所定の
回路機能を実現するための種々の素子、例えば抵抗３２
、コンデンサ３３、整流ブリッジ３４、フォトカプラ３
５などが配置され、これらは半田付けにより配線パター
ンに接続されている。また、図において、３６は比較的
大電力を取り扱う、発熱量が大きなトライアックなどの
パワー素子であり、このパワー素子３６も他の素子と同
様に、基板１１上に直接載置され、リード線のみが配線
パターン上に半田付けにより接続、固定されている。な
お、第５図において、３７はエポキシ樹脂などからなる
外囲器であり、３８は外部リードである。(Prior Art) Hybrid integrated circuit devices, such as state relays (SSR), which handle relatively large amounts of power and generate a large amount of heat, have conventionally been configured as shown in the perspective view of FIG. ing. In the figure, numeral 31 is a printed wiring board made of a glass epoxy board on which a predetermined wiring pattern of copper foil or the like is formed. On this substrate 31 are various elements such as resistors 32 for realizing predetermined circuit functions.
, capacitor 33, rectifier bridge 34, photocoupler 3
5, etc. are arranged, and these are connected to the wiring pattern by soldering. Further, in the figure, numeral 36 is a power element such as a triac that handles relatively high power and generates a large amount of heat. Like other elements, this power element 36 is also placed directly on the substrate 11, and only has lead wires. is connected and fixed on the wiring pattern by soldering. In addition, in FIG. 5, 37 is an envelope made of epoxy resin or the like, and 38 is an external lead.
ところで、この従来装置の場合には、パワー素子３Ｂを
放熱フィンを用いずに基板３１上に載置しているために
放熱性が悪く、パワー素子３６の出力を高くすることが
できない。このため、用途が低出力のもののみに限定さ
れるという欠点がある。By the way, in the case of this conventional device, since the power element 3B is placed on the substrate 31 without using heat radiation fins, the heat radiation performance is poor and the output of the power element 36 cannot be increased. For this reason, there is a drawback that the application is limited to only low-output devices.
このため、さらに従来では第６図の断面図に示されるよ
うに、金属製の放熱フィン３９を設け、この上にパワー
素子８Ｇを固定して組立体を構成し、この組立体を基板
３１から離して配置し、パワー素子３６のリード線のみ
を基板１１上の配線パターンに半田付けするものがある
。For this reason, conventionally, as shown in the cross-sectional view of FIG. There is one in which the power element 36 is placed separately and only the lead wire of the power element 36 is soldered to the wiring pattern on the board 11.
しかし、この場合にはパワー素子３６がリード線だけで
基板３１に固定されるので、機械的強度に問題があり、
トランスファψモールド成型により外囲器３７を形成す
ることはできない。すなわち、このトランスファ・モー
ルド成型法による外囲器の形成では、他の方法、例えば
流動浸漬法（いわゆるコーティング法）などの場合に比
べて、成型後の外囲器の形状を一定にすることができる
という特長を有するものであり、製品を自動供給すると
きの取り扱いの際には必要不可欠である。そこで、この
従来装置に対してトランスファ・モールド成型法を実施
すると、モールディング時の圧力によリパワー素子３６
のリード線と基板３１との接続部分が剥離、もしくはパ
ワー素子３６の位置がずれて外囲器３７の表面に露出し
、製品不良となる。すなわち、この装置の場合には製造
歩留りが低下するという欠点がある。However, in this case, since the power element 36 is fixed to the substrate 31 only with lead wires, there is a problem in mechanical strength.
The envelope 37 cannot be formed by transfer ψ molding. In other words, when forming an envelope using this transfer molding method, it is possible to maintain a constant shape of the envelope after molding, compared to other methods such as the fluidized dipping method (so-called coating method). It is essential for handling when automatically supplying products. Therefore, when the transfer molding method is applied to this conventional device, the repowering element 36 is
The connection portion between the lead wire and the substrate 31 may peel off, or the position of the power element 36 may be shifted and exposed on the surface of the envelope 37, resulting in a product defect. That is, this device has the disadvantage that the manufacturing yield is reduced.
さらに従来では、第７図の断面図に示されるように、金
属製の放熱フィン３９上に半田付けなどによりパワー素
子３６を固定して組立体を構成し、この組立体を基板３
１上に固定し、半田付けによりパワー素子３Ｂのリード
線を基板３１上の配線パターンと接続するようにしたも
のもある。Furthermore, conventionally, as shown in the cross-sectional view of FIG.
1, and the lead wires of the power element 3B are connected to the wiring pattern on the substrate 31 by soldering.
ところが、この装置の場合には、基板３１、放熱フィン
３９及びパワー素子３６が三層に重なるために外形寸法
が厚くなり、製品の形状が大型化するという欠点がある
。However, in the case of this device, since the substrate 31, the radiation fins 39, and the power element 36 are stacked in three layers, the external dimensions become thicker, and the product has a drawback that the shape becomes larger.
（発明が解決°しようとする問題点）
このように従来の混成集積回路装置は一長一短があり、
高出力化、製品の歩留りの向上、外形の小型化という全
ての条件を同時に満足することができないという欠点が
ある。(Problems to be solved by the invention) As described above, conventional hybrid integrated circuit devices have advantages and disadvantages.
The disadvantage is that it is not possible to simultaneously satisfy all the conditions of high output, improved product yield, and reduced size.
この発明は上記のような事情を考慮してなされたもので
あり、その目的は高出力化、製品の歩留りの向上、外形
の小型化を全て満足する混成集積回路装置を提供するこ
とを目的とする。This invention was made in consideration of the above-mentioned circumstances, and its purpose is to provide a hybrid integrated circuit device that satisfies all of the following: high output, improved product yield, and reduced size. do.
［発明の構成］
（問題点を解決するための手段と作用）この発明の混成
集積回路装置は、表面に所定の配線パターンが形成され
所定箇所にくり抜き部が設けられた印刷配線基板と、上
記基板に形成されたくり抜き部に嵌合され所定箇所で上
記基板上に形成された配線パターンに対し半田付けによ
り固定される放熱部材と、上記放熱部材上に半田によっ
て固定される半導体素子と、外囲器を構成する樹脂成型
部材とから構成され、放熱部材を印刷配線基板に設けら
れたくり抜き部に嵌合させることにより、モールディン
グ時における機械的強度を高めるとともに外形寸法の増
加を防止し、また、放熱部材を設けることにより放熱効
果を高めるようにしている。[Structure of the Invention] (Means and Effects for Solving the Problems) A hybrid integrated circuit device of the present invention includes a printed wiring board having a predetermined wiring pattern formed on its surface and a hollow portion provided at a predetermined location; a heat dissipation member that is fitted into a hollowed out portion formed in a substrate and fixed by soldering to a wiring pattern formed on the substrate at a predetermined location; a semiconductor element fixed on the heat dissipation member by solder; By fitting the heat dissipation member into the hollowed out part provided in the printed wiring board, the mechanical strength is increased during molding and an increase in external dimensions is prevented. The heat dissipation effect is enhanced by providing a heat dissipation member.
（実施例） 以下、図面を参照してこの発明の一実施例を説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図はこの発明の混成集積回路装置を従来と同様にソ
リッド・ステート・リレーに実施した場合の構成を示す
図であり、第１図（ａ）は斜視図、第１図（ｔｙ ）は
断面図である。図において、１１はガラス・エポキシ基
板である。この基板１１上には銅箔などからなる所定の
配線パターン（図示せず）が形成されており、かつこの
基板１１の所定箇所には所定形状のくり抜き部１２が形
成されている。また基板１１上には、所定の回路機能を
実現するための種々の素子、例えば抵抗１３、コンデン
サ１４、整流ブリッジ１５、フォトカプラ１６などが配
置され、これらは半田付けにより配線パターンに接続さ
れている。FIG. 1 is a diagram showing the configuration when the hybrid integrated circuit device of the present invention is implemented in a solid-state relay in the same way as in the past. FIG. 1(a) is a perspective view, and FIG. 1(ty) is a perspective view. FIG. In the figure, 11 is a glass epoxy substrate. A predetermined wiring pattern (not shown) made of copper foil or the like is formed on this substrate 11, and hollow portions 12 of a predetermined shape are formed at predetermined locations on this substrate 11. Furthermore, various elements for realizing predetermined circuit functions, such as a resistor 13, a capacitor 14, a rectifier bridge 15, and a photocoupler 16, are arranged on the substrate 11, and these are connected to the wiring pattern by soldering. There is.
また、基板１１に設けられたくり抜き部１２には、この
くり抜き部１２の形状に適合する外形を有する金属製、
例えば銅製の放熱フィン１７が嵌合されている。この放
熱フィン１７は複数箇所で上記基板１１上の配線パター
ンと半田付けされることにより基板１１に固定されてい
る。また、この放熱フィン１７上には半田付けによりト
ライアックなどのパワー素子１８が固定されており、こ
のパワー素子１８のリード線は半田付けにより基板ｌｌ
上の配線パターンに接続されている。なお、第１図にお
いて、１９はエポキシ樹脂などからなる外囲器であり、
２０は外部リードである。Further, the hollowed out portion 12 provided in the substrate 11 is made of metal having an outer shape that matches the shape of the hollowed out portion 12.
For example, heat radiation fins 17 made of copper are fitted. The radiation fins 17 are fixed to the substrate 11 by being soldered to the wiring patterns on the substrate 11 at a plurality of locations. Further, a power element 18 such as a triac is fixed on the heat dissipation fin 17 by soldering, and the lead wire of this power element 18 is connected to the board 1 by soldering.
Connected to the upper wiring pattern. In addition, in FIG. 1, 19 is an envelope made of epoxy resin or the like.
20 is an external lead.
第２図は上記くり抜き部、１２が設けられた基板１１の
詳細な構成を示す平面図である。図において、斜線を施
した部分には予めクリーム状半田がマスク印刷技術によ
り塗布されている。FIG. 2 is a plan view showing the detailed structure of the substrate 11 provided with the hollowed out portions 12. As shown in FIG. In the figure, creamy solder is applied in advance to the shaded areas using mask printing technology.
第３図は上記実施例装置で使用される放熱フィン１７の
詳細な構成を示す斜視図である。この放熱フィン１７は
銅などの金属板を打抜き及び折曲げ加工などの方法で形
成され、元の金属板の厚みは基板１１の厚みと同程度に
されている。また、この放熱フィン１７には、前記基板
１１と半田付けを行なうために、三箇所に突出し部２１
．２２が形成されている。FIG. 3 is a perspective view showing the detailed structure of the radiation fin 17 used in the apparatus of the above embodiment. The radiation fins 17 are formed by punching and bending a metal plate such as copper, and the thickness of the original metal plate is approximately the same as the thickness of the substrate 11. Further, the heat dissipation fin 17 has protrusions 21 at three locations for soldering to the board 11.
．． 22 is formed.
第４図は上記基板１１と放熱フィン１７とを組合わせた
状態を示す平面図である。この放熱フィン１７と基板１
１とは、上記三箇所の突出し部２１．２２で半田付けさ
れることにより固定される。さらに放熱フィン１７上の
一点鎖線で示す領域２３上には前記パワー素子１８が半
田付けにより固定される。FIG. 4 is a plan view showing a state in which the substrate 11 and the radiation fins 17 are combined. This radiation fin 17 and the board 1
1 is fixed by soldering at the three protrusions 21 and 22 mentioned above. Further, the power element 18 is fixed by soldering onto a region 23 on the radiation fin 17 shown by a dashed line.
このような構成によれば、パワー素子１８が放熱フィン
１７上に固定されており、かつ放熱フィン１７は基板１
１に対して強固に固定されているので、パワー素子１８
及び放熱フィン１７からなる組立体の機械的強度を十分
に保つことができる。従って、外囲器１９をトランスフ
ァ・モールド成型により構成しても、剥離や部品が表面
に露出するなどの不良の発生を防止することができ、製
品の歩留り向上を図ることができる。According to such a configuration, the power element 18 is fixed on the heat radiation fin 17, and the heat radiation fin 17 is fixed on the substrate 1.
1, the power element 18
The mechanical strength of the assembly consisting of the heat radiation fins 17 and the radiation fins 17 can be maintained sufficiently. Therefore, even if the envelope 19 is formed by transfer molding, defects such as peeling and parts being exposed on the surface can be prevented, and the yield of products can be improved.
さらに、上記実施例装置ではパワー素子１８を放熱フィ
ン１７上に載置しているので、パワー素子１８の放熱を
十分に行なうことができ、これにより高出力化を図るこ
とができる。Furthermore, in the device of the above embodiment, since the power element 18 is placed on the heat radiation fins 17, the power element 18 can sufficiently radiate heat, thereby achieving high output.
ここで、パワー素子が外囲器をエポキシ系モールド樹脂
で構成したトライアックの場合、放熱フィンかないとき
にＵＬ規格に適合させようとすると、パワー素子はその
外囲器温度が１０５℃を越えてはならない。この結果、
８Ａの電流容量を持つトライアックを使用していたとし
ても、周囲温度３０℃で１．９Ａの出力電流しか取り出
すことができない。ところが、上記実施例装置では放熱
フィンが設けられているために、出力電流について上記
と同様なＵＬ規格に適合させた条件では、周囲温度３０
℃で２．５Ａの出力電流を取り出すこ−とが可能になっ
た。If the power element is a triac whose envelope is made of epoxy molded resin, if you try to comply with the UL standard when there is no radiation fin, the power element will not allow the envelope temperature to exceed 105°C. It won't happen. As a result,
Even if a triac with a current capacity of 8A is used, an output current of only 1.9A can be extracted at an ambient temperature of 30°C. However, since the device of the above embodiment is provided with radiation fins, under the conditions that the output current conforms to the same UL standard as above, the ambient temperature is 30°C.
It became possible to extract an output current of 2.5A at ℃.
さらに、放熱フィン１７はその厚さ分だけ基板１１に埋
め込まれた状態になるのでミ放熱フィン１７を設けてい
るにもかかわらず放熱フィンを設けないものと同じ程度
の厚さにすることができ、これにより外形寸法の小型化
を図ることができる。Furthermore, since the radiation fins 17 are embedded in the substrate 11 by the thickness thereof, the thickness can be made to be the same as that without the radiation fins even though the radiation fins 17 are provided. , thereby making it possible to reduce the external dimensions.
次に上記構成の装置を製造する場合の工程を説明する。Next, the steps for manufacturing the device having the above configuration will be explained.
まず、基板ｌｌ上に融点が１８３℃の５ｎｓｐｂ共晶半
田などからなるクリーム状半田をマスク印刷技術より塗
布し、次に基板１１に予め設けられたくり抜き部１２に
放熱フィン１７を嵌合させる。First, a creamy solder made of 5nspb eutectic solder having a melting point of 183° C. is applied onto the substrate 11 by mask printing technique, and then the radiation fins 17 are fitted into the hollowed out portions 12 provided in advance on the substrate 11.
さらにこの放熱フィン１７上にもクリーム状半田を塗布
し、この上にパワー素子１８、例えばＴｐ。Furthermore, a creamy solder is applied on the radiation fin 17, and a power element 18, for example Tp, is applied thereon.
２２０型パツケージ′に収納されたトライアックを載置
し、パワー素子１８のリード線は基板１１上の所定の配
線パターン上に位置するように配置する。A triac housed in a 220-type package is placed, and the lead wires of the power element 18 are arranged so as to be located on a predetermined wiring pattern on the substrate 11.
また、その他の素子も基板１１上の所定位置に載置した
後、２００℃程度に加熱して半田を再溶融させることに
より、各部品を基板１１に半田付けすると共に、放熱フ
ィン１７と基板１１、放熱フィン１７とパワー素子１８
の王者を半田付けして固定する。このようにして組立て
られたものを、エポキシ樹脂を用いたトランスファ・モ
ールディングにより成型を行なって外囲器１９を構成す
る。Further, after placing the other elements at predetermined positions on the board 11, each component is soldered to the board 11 by heating to about 200° C. to remelt the solder, and the heat dissipating fin 17 and the board 11 are soldered. , heat dissipation fin 17 and power element 18
Solder and fix the champion. The thus assembled product is molded by transfer molding using epoxy resin to form the envelope 19.
［発明の効果コ
以上説明したようにこの発明によれば、高出力化、製品
の歩留゛りの向上、外形の小型化を全て満足する混成集
積回路装置を提供することができる。[Effects of the Invention] As explained above, according to the present invention, it is possible to provide a hybrid integrated circuit device that satisfies all of the requirements of high output, improved product yield, and miniaturization.
第１図はこの発明に係る混成集積回路装置の構成を示す
ものであり、第１図（ａ）は斜視図、第１図（ｂ）は断
面図、第２図は上記実施例装置で使用される基板の詳細
な構成を示す平面図、第３図は上記実施例装置で使用さ
れる放熱フィンの詳細な構成を示す斜視図、第４図は上
記第２図の基板と第３図の放熱フィンとを組合わせた状
態を示す平面図、第５図は従来装置の構成を示す斜視図
、第６図及び第７図はそれぞれ上記とは異なる従来装置
の構成を示す断面図である。
１１・・・ガラス・エポキシ基板、１２・・・くり抜き
部、１３・・・抵抗、１４・・・コンデンサ、１５・・
・整流ブリッジ、１６・・・フォトカプラ、１７・・・
放熱フィン、１８・・・パワー素子、１９・・・外囲器
、２０・・・外部リード。
出願人代理人 弁理士 鈴江武彦
第３図
第４図
一、３７
第６図
□・
第７図FIG. 1 shows the configuration of a hybrid integrated circuit device according to the present invention, FIG. 1(a) is a perspective view, FIG. 1(b) is a cross-sectional view, and FIG. 2 is a diagram showing the structure used in the above embodiment device. FIG. 3 is a perspective view showing the detailed structure of the radiation fin used in the above embodiment device, and FIG. 4 is a plan view showing the detailed structure of the substrate shown in FIG. 2 and FIG. 3. FIG. 5 is a perspective view showing the configuration of the conventional device, and FIGS. 6 and 7 are sectional views showing the configuration of the conventional device different from the above. DESCRIPTION OF SYMBOLS 11... Glass epoxy board, 12... Hollowed out part, 13... Resistor, 14... Capacitor, 15...
- Rectifier bridge, 16... Photocoupler, 17...
Radiation fin, 18... Power element, 19... Envelope, 20... External lead. Applicant's representative Patent attorney Takehiko Suzue Figure 3 Figure 4 Figure 1, 37 Figure 6□・Figure 7
Claims (1)
抜き部が設けられた印刷配線基板と、上記基板に形成さ
れたくり抜き部に嵌合され所定箇所で上記基板上に形成
された配線パターンに対し半田付けにより固定される放
熱部材と、上記放熱部材上に半田によって固定される半
導体素子と、外囲器を構成する樹脂成型部材とを具備し
たことを特徴とする混成集積回路装置。A printed wiring board with a predetermined wiring pattern formed on its surface and a hollowed out portion at a predetermined location, and a printed wiring board that is fitted into the hollowed out portion formed in the board and soldered to the wiring pattern formed on the board at a predetermined location. 1. A hybrid integrated circuit device comprising: a heat dissipating member fixed by attaching; a semiconductor element fixed onto the heat dissipating member by soldering; and a resin molded member constituting an envelope.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194575A JP2543856B2 (en) | 1986-08-20 | 1986-08-20 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194575A JP2543856B2 (en) | 1986-08-20 | 1986-08-20 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350092A true JPS6350092A (en) | 1988-03-02 |
| JP2543856B2 JP2543856B2 (en) | 1996-10-16 |
Family
ID=16326816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194575A Expired - Fee Related JP2543856B2 (en) | 1986-08-20 | 1986-08-20 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543856B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878656U (en) * | 1981-11-24 | 1983-05-27 | 新電元工業株式会社 | Hybrid integrated circuit device |
| JPS5993170U (en) * | 1982-12-15 | 1984-06-25 | 三洋電機株式会社 | Mounting structure of flat package IC |
| JPS6144493A (en) * | 1984-08-09 | 1986-03-04 | 日産自動車株式会社 | Mounting structure of semiconductor element |
-
1986
- 1986-08-20 JP JP61194575A patent/JP2543856B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878656U (en) * | 1981-11-24 | 1983-05-27 | 新電元工業株式会社 | Hybrid integrated circuit device |
| JPS5993170U (en) * | 1982-12-15 | 1984-06-25 | 三洋電機株式会社 | Mounting structure of flat package IC |
| JPS6144493A (en) * | 1984-08-09 | 1986-03-04 | 日産自動車株式会社 | Mounting structure of semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2543856B2 (en) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631497A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same | |
| US3958075A (en) | High power thick film circuit with overlapping lead frame | |
| JPH0447977B2 (en) | ||
| US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
| JPH0473297B2 (en) | ||
| JPS6350092A (en) | Hybrid integrated circuit device | |
| JP3652102B2 (en) | Electronic circuit module | |
| JPS58159361A (en) | Multi-layer hybrid integrated circuit device | |
| JPH06132441A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPS6143857B2 (en) | ||
| JPH0458189B2 (en) | ||
| JPH0442938Y2 (en) | ||
| US6084298A (en) | Manufacturing of semiconductor device | |
| JP2771567B2 (en) | Hybrid integrated circuit | |
| JPH0621248Y2 (en) | Circuit board for pin grid array package | |
| JPS5835952A (en) | Semiconductor integrated circuit device | |
| JPS6233342Y2 (en) | ||
| JPH0231794Y2 (en) | ||
| JPH0423322Y2 (en) | ||
| JPH0536300Y2 (en) | ||
| JP2004095759A (en) | Surface mounted electronic component and method for manufacturing the same | |
| JPH0653628A (en) | Circuit board provided with surface mounting element | |
| JPH05267538A (en) | Mounting structure for package | |
| JPS6116594A (en) | Semiconductor device | |
| JPH09232378A (en) | Semiconductor chip mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |