JPS6349934Y2 - - Google Patents
Info
- Publication number
- JPS6349934Y2 JPS6349934Y2 JP1981165053U JP16505381U JPS6349934Y2 JP S6349934 Y2 JPS6349934 Y2 JP S6349934Y2 JP 1981165053 U JP1981165053 U JP 1981165053U JP 16505381 U JP16505381 U JP 16505381U JP S6349934 Y2 JPS6349934 Y2 JP S6349934Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- circuit
- turned
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000035939 shock Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
本考案は、電源投入時におけるシヨツク音の発
生を防止する為のミユーテイング信号を発生する
ミユーテイング信号発生回路に関するもので、特
に、電源電圧の変動に強く、かつ電源電圧の低下
時における誤動作を防止し得る様に改良されたミ
ユーテイング信号発生回路を提供せんとするもの
である。[Detailed description of the invention] The present invention relates to a muting signal generation circuit that generates a muting signal to prevent the occurrence of shock noise when the power is turned on. It is an object of the present invention to provide a muting signal generating circuit that is improved so as to prevent malfunctions when the voltage drops.
従来、第１図に示す如きミユーテイング信号発
生回路が公知である。このミユーテイング信号
は、検出用トランジスタ１と、該検出用トランジ
スタ１のベース電位VAを定める為の抵抗２及び
３とコンデンサ４とから成る第１電位設定回路
と、前記検出用トランジスタ１のエミツタ電位
VBを定める為の抵抗５及び６から成る第２電位
設定回路とを備えている。しかして、時刻toに電
源スイツチ７が投入されると、前記検出用トラン
ジスタ１のエミツタ電位VBは、直ちに所定値V1
となるが、前記検出トランジスタ１のベース電位
VAは、第１バイアス回路中にコンデンサ４が配
置される為に、直ちには上昇せず、抵抗２とコン
デンサ４との時定数に応じて上昇し、最終的に所
定値V2となる。従つて、検出用トランジスタ１
のベース電位VAとエミツタ電位VBとの関係は、
第２図イの如くなり、略時刻t0からt1迄の間前記
検出用トランジスタ１がオンし、時刻t1以降は、
前記検出用トランジスタ１がオフするので、出力
端子８には、第２図ロに示す如きミユーテイング
信号が得られる。このミユーテイング信号を、例
えばSEPP（シングルエンドプツシユプル）増幅
器の前置駆動トランジスタのベースに印加すれ
ば、該駆動トランジスタが強制的にオンされ、前
記SEPP増幅器の下側出力トランジスタが強制的
にオンされるので、前記SEPP増幅器の出力中点
がアースに固定され、ミユーテイングが行なわれ
る。その為、電源スイツチ７の投入に起因するシ
ヨツク音の発生が防止される。 Conventionally, a muting signal generating circuit as shown in FIG. 1 has been known. This muting signal is transmitted to a first potential setting circuit consisting of a detection transistor 1, resistors 2 and 3 for determining the base potential V A of the detection transistor 1, and a capacitor 4, and an emitter potential of the detection transistor 1.
A second potential setting circuit consisting of resistors 5 and 6 for determining VB is provided. When the power switch 7 is turned on at time to, the emitter potential V B of the detection transistor 1 immediately changes to the predetermined value V 1
However, the base potential of the detection transistor 1 is
Since the capacitor 4 is disposed in the first bias circuit, V A does not rise immediately, but rises according to the time constant of the resistor 2 and the capacitor 4, and finally reaches the predetermined value V 2 . Therefore, the detection transistor 1
The relationship between the base potential V A and the emitter potential V B is
As shown in FIG. 2A, the detection transistor 1 is turned on from approximately time t0 to t1 , and after time t1 ,
Since the detection transistor 1 is turned off, a muting signal as shown in FIG. 2B is obtained at the output terminal 8. For example, if this muting signal is applied to the base of the front drive transistor of a SEPP (single-ended push-pull) amplifier, the drive transistor is forcibly turned on, and the lower output transistor of the SEPP amplifier is forcibly turned on. Therefore, the output midpoint of the SEPP amplifier is fixed to ground, and muting is performed. Therefore, the occurrence of a shock noise caused by turning on the power switch 7 is prevented.
ところが、第１図のミユーテイング信号発生回
路は、電源電圧の変動により誤動作を生じるとい
う欠点を有している。すなわち、電源にモータ等
の低負荷が接続されると、電源の内部インピーダ
ンスによつて電源電圧の低下が生じ、それに応じ
て検出トランジスタ１のベース電圧VA及びエミ
ツタ電圧VBが低下し、その後前記低負荷の接続
が解除されると、前記エミツタ電圧VBは直ちに
元の電圧に復帰するが、前記ベース電圧VAはコ
ンデンサ４の存在の為に復帰が遅れ、前記検出ト
ランジスタ１がオンし、誤動作を生じる。 However, the muting signal generating circuit shown in FIG. 1 has the drawback of causing malfunctions due to fluctuations in the power supply voltage. That is, when a low load such as a motor is connected to the power supply, the power supply voltage decreases due to the internal impedance of the power supply, and the base voltage V A and emitter voltage V B of the detection transistor 1 decrease accordingly. When the low load is disconnected, the emitter voltage V B immediately returns to its original voltage, but the base voltage V A is delayed in returning due to the presence of the capacitor 4, and the detection transistor 1 is turned on. , causing malfunction.
本考案は、上述の点に鑑み成されたもので、以
下実施例に基き図面を参照しながら説明する。第
３図は本考案の一実施例を示す回路図で、９は一
対の差動接続された第１及び第２トランジスタ１
０及び１１から成り、第１トランジスタ１０のベ
ース電位VCと、第２トランジスタ１１のベース
電位VDとを比較し、その差に応じた出力を発生
する電圧検出回路、１２は前記第１トランジスタ
１０のベース電位VCを定める為の第１定電流回
路１３、抵抗１４、及びコンデンサ１５から成る
第１電位設定回路、１６は前記第２トランジスタ
１１のベース電位VDを定める為の第２定電流回
路１７とダイオード１８及び１９から成る第２電
位設定回路、２０はコレクタに出力端子２１が接
続された出力トランジスタ、２２は前記第２トラ
ンジスタ１１のコレクタと前記出トランジスタ２
０のベースとの間に挿入された減電圧時の誤動作
を防止する為のダイオードである。 The present invention has been developed in view of the above points, and will be described below based on embodiments with reference to the drawings. FIG. 3 is a circuit diagram showing an embodiment of the present invention, and 9 is a pair of differentially connected first and second transistors 1.
0 and 11, a voltage detection circuit that compares the base potential V C of the first transistor 10 and the base potential V D of the second transistor 11 and generates an output according to the difference; 12 is the first transistor; A first potential setting circuit 16 includes a first constant current circuit 13, a resistor 14, and a capacitor 15 for determining the base potential V C of the second transistor 11; A second potential setting circuit consisting of a current circuit 17 and diodes 18 and 19; 20 an output transistor whose collector is connected to an output terminal 21; 22 a collector of the second transistor 11 and the output transistor 2;
This is a diode inserted between the base of 0 and the base of 0 to prevent malfunction when the voltage is reduced.
いま時刻toで電源スイツチ２３を投入したとす
れば、第２トランジスタ１１のベース電位VDは
直ちに上昇してV3となり、第１トランジスタ１
０のベース電位VCは、第１定電流回路１３の出
力電流とコンデンサ１５とで決まる時定数に基づ
き徐々に上昇する。その為、前記第１トランジス
タ１０のベース電位VCと前記第２トランジスタ
１１のベース電位VDとの関係は、第４図イに示
す如くなり、電源投入時t0から時刻t1迄の間、電
圧検出回路９の第２トランジスタ１１が導通し、
出力トランジスタ２０が導通して、出力端子２１
に第４図ロに示す如きミユーテイング信号が発生
する。このミユーテイング信号は、第１図の場合
と同様電力増幅器に作用して、電源投入時のシヨ
ツク音発生が防止される。 If the power switch 23 is turned on at time to, the base potential V D of the second transistor 11 immediately rises to V 3 and the first transistor 1
The base potential V C of 0 gradually increases based on a time constant determined by the output current of the first constant current circuit 13 and the capacitor 15 . Therefore, the relationship between the base potential V C of the first transistor 10 and the base potential V D of the second transistor 11 is as shown in FIG . , the second transistor 11 of the voltage detection circuit 9 is conductive,
The output transistor 20 becomes conductive and the output terminal 21
Then, a muting signal as shown in FIG. 4B is generated. This muting signal acts on the power amplifier in the same way as in the case of FIG. 1, thereby preventing the occurrence of a shock noise when the power is turned on.
この第３図の回路は、まず電源電圧変動に対し
て非常に安定であるという利点を有する。すなわ
ち、第３図の回路においては、第１トランジスタ
１０のベース電位VCを定める為に、第１定電流
回路１３が設けられており、第２トランジスタ１
１のベース電位VDを定める為に、第２定電流回
路１７が設けられているので、低負荷の接続等に
より電源電圧が変動しても、前記第１トランジス
タ１０のベース電位VC及び第２トランジスタ１
１のベース電位VDは変化せず、従つて、電圧検
出回路９が誤動作するのが確実に防止される。 The circuit shown in FIG. 3 has the advantage of being very stable against power supply voltage fluctuations. That is, in the circuit shown in FIG. 3, the first constant current circuit 13 is provided to determine the base potential V C of the first transistor 10, and the second transistor 1
Since the second constant current circuit 17 is provided to determine the base potential V D of the first transistor 10, even if the power supply voltage fluctuates due to connection of a low load, etc., the base potential V C of the first transistor 10 and the 2 transistor 1
1's base potential V D does not change, and therefore, voltage detection circuit 9 is reliably prevented from malfunctioning.
ところで、第１及び第２定電流回路１３及び１
７として、高性能のものを使用する場合は問題は
ないが、簡略化された定電流回路を使用すると、
減電圧時の定電流特性が悪化し、ブロツキング発
振等の異常現象が発生する危険がある。その為、
本考案においては、ダイオード２２を設けて、減
電圧時のミユーテイング信号発生回路の誤動作を
防止しており、これが本考案の大きな特徴であ
る。 By the way, the first and second constant current circuits 13 and 1
As for 7, there is no problem if you use a high performance one, but if you use a simplified constant current circuit,
There is a risk that the constant current characteristics at reduced voltage will deteriorate and abnormal phenomena such as blocking oscillation may occur. For that reason,
In the present invention, a diode 22 is provided to prevent the muting signal generation circuit from malfunctioning when the voltage is reduced, and this is a major feature of the present invention.
ダイオード２２が無いと、第５図に示す如く、
VCC1以下の低い電圧において第１トランジスタ１
０のベース電位VCよりも第２トランジスタ１１
のベース電位VDの方が大となり、第２トランジ
スタ１１がオンし、出力トランジスタ２０がオン
してミユーテイング信号が発生する。特に、電源
となる電池の消耗により、電源電圧が第５図の
VCC1近傍に達すると、ミユーテイング信号が発生
したりしなかつたりして、ひどい時にはブロツキ
ング発振状態となり、異常音を生ずる。 Without the diode 22, as shown in FIG.
At low voltages below V CC1 the first transistor 1
0 base potential V C of the second transistor 11
The base potential V D becomes larger, the second transistor 11 is turned on, the output transistor 20 is turned on, and a muting signal is generated. In particular, due to consumption of the battery that serves as the power source, the power supply voltage may decrease as shown in Figure 5.
When the voltage reaches the vicinity of V CC1 , a muting signal is generated at times and not at all, and in severe cases, a blocking oscillation state occurs, producing abnormal noise.
ダイオード２２は、上述の如き異常な状態の防
止を行う為に配置されており、前記ダイオード２
２が存在する為に、電源電圧が低下し、第５図の
VCC1以下となつて第２トランジスタ１１がオンし
ても、前記ダイオード２２がオフしている為に、
第２トランジスタ１１のコレクタ電流が流れず、
その結果出力トランジスタ２０がオンしないの
で、出力端子２１にミユーテイング信号が発生し
ない。通常、第５図のVCC1は定電流回路の動作に
狂いが生じる電位、すなわち1.5V程度であるか
ら、前記ダイオード２２の数は１個で十分である
が、VCC1の値に応じてその数は適宜選択出来る。 The diode 22 is arranged to prevent abnormal conditions as described above.
2 exists, the power supply voltage decreases, and as shown in Figure 5.
Even if the second transistor 11 is turned on when the voltage is lower than V CC1 , since the diode 22 is turned off,
The collector current of the second transistor 11 does not flow,
As a result, the output transistor 20 is not turned on, so no muting signal is generated at the output terminal 21. Normally, V CC1 in Fig. 5 is a potential that disrupts the operation of the constant current circuit, that is, about 1.5V, so one diode 22 is sufficient, but the number of diodes 22 varies depending on the value of V CC1 . The number can be selected as appropriate.
以上述べた如く、本考案に依れば、電源投入時
のシヨツク音防止を確実に行い得るとともに、電
圧変動及び減電圧時の誤動作防止を確実に行い得
るミユーテイング信号発生回路が提供出来る。 As described above, according to the present invention, it is possible to provide a muting signal generation circuit that can reliably prevent the shock noise when the power is turned on, and can also reliably prevent malfunctions during voltage fluctuations and voltage reduction.
尚、実施例においては、ダイオード２２を、第
２トランジスタ１１のコレクタと出力トランジス
タ２０のベースとの間に挿入した場合について説
明したが、前記ダイオード２２は、減電圧時にミ
ユーテイング信号を発生しない様にする為、電圧
検出回路９と出力端子２１との間の任意の位置に
挿入可能であり、かつ定電圧特性を有する他の素
子または回路と置換可能である。 In the embodiment, a case has been described in which the diode 22 is inserted between the collector of the second transistor 11 and the base of the output transistor 20. Therefore, it can be inserted at any position between the voltage detection circuit 9 and the output terminal 21, and can be replaced with another element or circuit having constant voltage characteristics.
第１図は従来のミユーテイング信号発生回路を
示す回路図、第２図はその特性図、第３図は本考
案の一実施例を示す回路図、第４図はその特性
図、及び第５図は減電圧特性を説明する為の特性
図である。
主な図番の説明、９……電圧検出回路、１３，
１７……定電流回路、２２……ダイオード。
Fig. 1 is a circuit diagram showing a conventional muting signal generation circuit, Fig. 2 is its characteristic diagram, Fig. 3 is a circuit diagram showing an embodiment of the present invention, Fig. 4 is its characteristic diagram, and Fig. 5 is a characteristic diagram for explaining voltage reduction characteristics. Explanation of main drawing numbers, 9 ...Voltage detection circuit, 13,
17... constant current circuit, 22... diode.
Claims (1)
ユーテイング信号を発生する回路であつて、電源
投入時に直ちに第１の所定電位となる第１点の電
位がベースに印加される第１トランジスタ及び電
源投入後所定の時間を経過した後第１の所定電位
よりも大なる第２の所定電位となる第２点の電位
がベースに印加される第２トランジスタを差動接
続して成り、前記第１及び第２点の電位を比較し
て電源投入から一定時間が経過する迄の間、前記
第１トランジスタをオン状態に保つ電圧検出回路
と、前記第１点の電位を安定に保つ為出力端が前
記第１トランジスタのベースに接続された第１の
定電流回路と、前記第２点の電位を安定に保つ為
出力端が前記第２トランジスタのベースに接続さ
れた第２の定電流回路と、前記第１トランジスタ
のコレクタに得られるミユーテイング信号を出力
端子に導出する出力トランジスタと、前記第１ト
ランジスタのコレクタと電源との間に挿入され、
前記出力トランジスタのエミツタ・ベース路に直
列接続される定電圧素子とから成り、電源電圧が
低下したとき前記定電圧素子をオフ状態とし、ミ
ユーテイング信号が発生するのを防止する様にし
たことを特徴とするミユーテイング信号発生回
路。 The circuit generates a muting signal to prevent the occurrence of a shock sound when the power is turned on, and the circuit includes: a first transistor whose base is applied with a potential at a first point that becomes a first predetermined potential immediately when the power is turned on; A second transistor is differentially connected to the base of which a potential at a second point, which becomes a second predetermined potential greater than the first predetermined potential after a predetermined time elapses, is differentially connected. a voltage detection circuit that compares the potential at a second point and keeps the first transistor in an on state until a certain period of time has elapsed since the power is turned on; a first constant current circuit connected to the base of the first transistor; a second constant current circuit whose output terminal is connected to the base of the second transistor to keep the potential at the second point stable; an output transistor that derives a muting signal obtained at the collector of the first transistor to an output terminal, and an output transistor inserted between the collector of the first transistor and a power supply,
A constant voltage element is connected in series to the emitter-base path of the output transistor, and when the power supply voltage drops, the constant voltage element is turned off to prevent generation of a muting signal. Muting signal generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16505381U JPS5871214U (en) | 1981-11-04 | 1981-11-04 | Muting signal generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16505381U JPS5871214U (en) | 1981-11-04 | 1981-11-04 | Muting signal generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871214U JPS5871214U (en) | 1983-05-14 |
| JPS6349934Y2 true JPS6349934Y2 (en) | 1988-12-22 |
Family
ID=29957262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16505381U Granted JPS5871214U (en) | 1981-11-04 | 1981-11-04 | Muting signal generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871214U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650026B2 (en) * | 2005-03-01 | 2011-03-16 | 日本電気株式会社 | Power amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529844B2 (en) * | 1976-08-13 | 1980-08-06 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837135Y2 (en) * | 1978-08-16 | 1983-08-22 | 株式会社ケンウッド | Muting signal generation circuit |
-
1981
- 1981-11-04 JP JP16505381U patent/JPS5871214U/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529844B2 (en) * | 1976-08-13 | 1980-08-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5871214U (en) | 1983-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109288A (en) | Semiconductor integrated circuit | |
| JPH05300726A (en) | Circuit for turning on and turning off power transistor | |
| JPS6349934Y2 (en) | ||
| JPH0472401B2 (en) | ||
| JP2003150255A (en) | Power circuit | |
| JPH0145150Y2 (en) | ||
| JP3380163B2 (en) | High frequency oscillation type proximity sensor | |
| JPS6126845B2 (en) | ||
| JPS5928936B2 (en) | Photoelectric switch | |
| JPS5926098B2 (en) | Proximity switch | |
| JP2829773B2 (en) | Comparator circuit | |
| JP3123778B2 (en) | Constant voltage circuit | |
| JPH0513046Y2 (en) | ||
| JPH0311745Y2 (en) | ||
| JP3019039B2 (en) | Internal combustion engine ignition device | |
| JP2927997B2 (en) | TTL circuit noise prevention circuit | |
| JP3978934B2 (en) | Signal input / output circuit | |
| JPS5855452Y2 (en) | Load grounding type constant current device | |
| JPS5852727Y2 (en) | Click prevention circuit | |
| JP2690521B2 (en) | Undervoltage detection circuit | |
| JP2591805Y2 (en) | Power supply voltage monitoring circuit | |
| JPH0115217Y2 (en) | ||
| JPH0314925Y2 (en) | ||
| JP2505046B2 (en) | Current mirror differential amplifier | |
| JPS6118462Y2 (en) |