JPS6349107Y2 - - Google Patents
Info
- Publication number
- JPS6349107Y2 JPS6349107Y2 JP17114682U JP17114682U JPS6349107Y2 JP S6349107 Y2 JPS6349107 Y2 JP S6349107Y2 JP 17114682 U JP17114682 U JP 17114682U JP 17114682 U JP17114682 U JP 17114682U JP S6349107 Y2 JPS6349107 Y2 JP S6349107Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- power supply
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本考案は、出力電流に比例して変化する一次側
ピーク電流を検出して過電流保護を行うスイツチ
ングレギユレータの過電流保護回路に関するもの
である。
ピーク電流を検出して過電流保護を行うスイツチ
ングレギユレータの過電流保護回路に関するもの
である。
第1図に過電流保護回路を備えたスイツチング
レギユレータの従来例を示す。図において、VIN
は入力交流電源、RFは整流器、C0は平滑コンデ
ンサ、Tは変圧器、Q1はスイツチングトランジ
スタ、R1は一次側ピーク電圧IPを検出するための
抵抗であり、前記整流器RFの出力端に前記変圧
器Tの一次巻線、トランジスタQ1及び抵抗R1の
直列回路が接続されている。
レギユレータの従来例を示す。図において、VIN
は入力交流電源、RFは整流器、C0は平滑コンデ
ンサ、Tは変圧器、Q1はスイツチングトランジ
スタ、R1は一次側ピーク電圧IPを検出するための
抵抗であり、前記整流器RFの出力端に前記変圧
器Tの一次巻線、トランジスタQ1及び抵抗R1の
直列回路が接続されている。
CNは前記トランジスタQ1にスイツチングパル
スを与える制御部、CPは比較器であり、この比
較器CPに電流検出電圧VFが入力され、基準用電
圧VRと比較される。電圧VFは前記抵抗R1の両端
間電圧VDをダイオードD1で整流し、コンデンサ
C1で平滑した後、抵抗R2,R3により分圧して得、
また電圧VRは前記制御部CNの電源電圧となる電
圧VEを抵抗R4,R5によつて分圧して得ており、
VR<VFのとき比較器CPの出力で制御部CNを出
力電流I0が減少するように、つまりトランジスタ
Q1のオン時間が短くなるように制御する。
スを与える制御部、CPは比較器であり、この比
較器CPに電流検出電圧VFが入力され、基準用電
圧VRと比較される。電圧VFは前記抵抗R1の両端
間電圧VDをダイオードD1で整流し、コンデンサ
C1で平滑した後、抵抗R2,R3により分圧して得、
また電圧VRは前記制御部CNの電源電圧となる電
圧VEを抵抗R4,R5によつて分圧して得ており、
VR<VFのとき比較器CPの出力で制御部CNを出
力電流I0が減少するように、つまりトランジスタ
Q1のオン時間が短くなるように制御する。
前記電圧VEは、前記整流器RFの出力端間に抵
抗R6を介して接続したツエナダイオードZD1のツ
エナ電圧からトランジスタQ2を介して得ており、
ツエナ電圧に略等しく、入力電源VINの電圧が変
動しても定電圧が保たれる。
抗R6を介して接続したツエナダイオードZD1のツ
エナ電圧からトランジスタQ2を介して得ており、
ツエナ電圧に略等しく、入力電源VINの電圧が変
動しても定電圧が保たれる。
D2は前記変圧器Tの二次電圧を整流するダイ
オード、C2は平滑コンデンサ、R0は出力電圧V0
を検出するための抵抗であり、検出値は前記制御
部CN、スイツチングトランジスタQ1を駆動する
スイツチングパネルの幅を出力電圧V0が一定に
なるように制御するためにフイードバツクされて
いる。通常は、この動作によつて出力電圧V0が
一定電圧に保たれる。
オード、C2は平滑コンデンサ、R0は出力電圧V0
を検出するための抵抗であり、検出値は前記制御
部CN、スイツチングトランジスタQ1を駆動する
スイツチングパネルの幅を出力電圧V0が一定に
なるように制御するためにフイードバツクされて
いる。通常は、この動作によつて出力電圧V0が
一定電圧に保たれる。
このように制御部CNによつてスイツチングト
ランジスタQ1のスイツチング動作が制御されて
おり、出力電圧V0及び電流I0が定格値の範囲内に
あるときは、負荷の変動あるいは入力電圧の変動
があつても出力電圧が一定となるように制御され
ている。
ランジスタQ1のスイツチング動作が制御されて
おり、出力電圧V0及び電流I0が定格値の範囲内に
あるときは、負荷の変動あるいは入力電圧の変動
があつても出力電圧が一定となるように制御され
ている。
また、出力電流I0が定格値を越える場合には、
変圧器Tの一次側のピーク電流IPの増加として抵
抗R1により検出され、比較器CPにおいて基準電
圧VRと比較される。そして、VR<VFであれば制
御部CNによりスイツチングトランジスタQ1のス
イツチング動作が制御され、出力電圧は垂下す
る。即ち、スイツチングレギユレータの過電流に
よる破損が防止される。
変圧器Tの一次側のピーク電流IPの増加として抵
抗R1により検出され、比較器CPにおいて基準電
圧VRと比較される。そして、VR<VFであれば制
御部CNによりスイツチングトランジスタQ1のス
イツチング動作が制御され、出力電圧は垂下す
る。即ち、スイツチングレギユレータの過電流に
よる破損が防止される。
ところが、上記のような回路構成では、トラン
ジスタQ2のエミツタ電圧VEは電源電圧VINが変動
したとしても、常に一定電圧に保持され、従つて
この電圧VEを抵抗R4,R5により分圧した基準電
圧VRも定電圧になつており、入力電源VINの電圧
上昇によつてピーク電流IPが増加し、その検出電
圧、従つて電圧VF,VDが高くなつて、VR<VFと
なると、比較器CPの出力が制御部CNに加わり、
スイツチングトランジスタQ1のスイツチングパ
ネルの幅が狭くなつて、出力電圧が垂下するよう
になる。
ジスタQ2のエミツタ電圧VEは電源電圧VINが変動
したとしても、常に一定電圧に保持され、従つて
この電圧VEを抵抗R4,R5により分圧した基準電
圧VRも定電圧になつており、入力電源VINの電圧
上昇によつてピーク電流IPが増加し、その検出電
圧、従つて電圧VF,VDが高くなつて、VR<VFと
なると、比較器CPの出力が制御部CNに加わり、
スイツチングトランジスタQ1のスイツチングパ
ネルの幅が狭くなつて、出力電圧が垂下するよう
になる。
この出力電圧V0の垂下点は、入力電圧(整流
器RFの出力端における電圧)VCが定格電圧のと
きには第2図のa点となるように設定してある
が、上記のように電圧VRは定電圧であるので、
入力電圧が高くなり、出力電流I0が増大すれば、
電圧VFは益々高くなつて、早くVF>VRの状態と
なる。その結果、垂下点は定格電圧時の設定点よ
り左側のb点となる。また、入力電圧VCが低く
なつた場合には、反対に垂下点は左側に移行し、
c点となる。即ち、垂下するまでの出力電流I0の
範囲がかなり広くなり、またこれに伴つて大きな
出力電流に充分耐えられるような部品が必要とな
るなど、不経済設計となる。
器RFの出力端における電圧)VCが定格電圧のと
きには第2図のa点となるように設定してある
が、上記のように電圧VRは定電圧であるので、
入力電圧が高くなり、出力電流I0が増大すれば、
電圧VFは益々高くなつて、早くVF>VRの状態と
なる。その結果、垂下点は定格電圧時の設定点よ
り左側のb点となる。また、入力電圧VCが低く
なつた場合には、反対に垂下点は左側に移行し、
c点となる。即ち、垂下するまでの出力電流I0の
範囲がかなり広くなり、またこれに伴つて大きな
出力電流に充分耐えられるような部品が必要とな
るなど、不経済設計となる。
本考案は上記のような欠点を除去するためにな
されたもので、比較器の基準用電圧を入力電源電
圧に応じて変動させることにより、過電流設定精
度が高く、かつ経済設計に寄与できるスイツチン
グレギユレータの過電流保護回路を提供すること
を目的とする。
されたもので、比較器の基準用電圧を入力電源電
圧に応じて変動させることにより、過電流設定精
度が高く、かつ経済設計に寄与できるスイツチン
グレギユレータの過電流保護回路を提供すること
を目的とする。
以下、本考案を図示の実施例に基づいて詳細に
説明する。
説明する。
第3図は本考案の一実施例を示すもので、抵抗
R6とツエナダイオードZD1の直列回路にツエナダ
イオードZD2と抵抗R7を更に直列に接続し、両ツ
エナダイオードZD1,ZD2の接続点に抵抗R4の一
端(従来はトランジスタQ2のエミツタに接続さ
れていた端部)を接続した点が縦来と異なる。即
ち、ツエナダイオードZD2と抵抗R7の直列回路の
両端間に生じる電圧VB(ツエナダイオードZD2の
ツエナ電圧+R7・IZD)を抵抗R4,R5により分圧
して比較器CPの基準用電圧VRとしている。
R6とツエナダイオードZD1の直列回路にツエナダ
イオードZD2と抵抗R7を更に直列に接続し、両ツ
エナダイオードZD1,ZD2の接続点に抵抗R4の一
端(従来はトランジスタQ2のエミツタに接続さ
れていた端部)を接続した点が縦来と異なる。即
ち、ツエナダイオードZD2と抵抗R7の直列回路の
両端間に生じる電圧VB(ツエナダイオードZD2の
ツエナ電圧+R7・IZD)を抵抗R4,R5により分圧
して比較器CPの基準用電圧VRとしている。
なお、他の部分は従来(第1図)と同様であ
り、同一構成部分には同じ符号を付してその説明
は省略する。
り、同一構成部分には同じ符号を付してその説明
は省略する。
このような構成とすると、入力電源VINの電圧
が変動した場合、直流電圧VCも変動し、これに
伴つて抵抗R6に流れる電流やツエナダイオード
ZD2及び抵抗R7に流れる電流IZDが変化するよう
になる。この場合、基準用電圧VRは電圧VBを抵
抗R4,R5により分圧して得ており、電圧VBが
IZD・R7の変化によつて変動するのに伴つて同様
に変動する。即ち、入力電源の電圧に応じて変動
する。
が変動した場合、直流電圧VCも変動し、これに
伴つて抵抗R6に流れる電流やツエナダイオード
ZD2及び抵抗R7に流れる電流IZDが変化するよう
になる。この場合、基準用電圧VRは電圧VBを抵
抗R4,R5により分圧して得ており、電圧VBが
IZD・R7の変化によつて変動するのに伴つて同様
に変動する。即ち、入力電源の電圧に応じて変動
する。
例えば、出力電流がある一定電流であるとき、
入力電源VINの電圧が低くなると、トランジスタ
Q1のスイツチングパルスの幅は広くなり、入力
ピーク電流IPが低くなるため比較器CPの検出電
圧VFが低下する。ただし、この場合には直流電
圧VCが低下して電流IZDが減少し、R7・IZDが小さ
くなつており、電圧VBが低下して基準用電圧VR
も低くなる。
入力電源VINの電圧が低くなると、トランジスタ
Q1のスイツチングパルスの幅は広くなり、入力
ピーク電流IPが低くなるため比較器CPの検出電
圧VFが低下する。ただし、この場合には直流電
圧VCが低下して電流IZDが減少し、R7・IZDが小さ
くなつており、電圧VBが低下して基準用電圧VR
も低くなる。
このように、電圧VFは入力電源VINの電圧が低
くなれば低くなり、高くなれば高くなるが、同様
に基準用電圧VRも変動するので、入力電源に電
圧変動が生じても、出力電流の過電流設定値は同
一値に補正されるようになり、高精度の設定が可
能となる。
くなれば低くなり、高くなれば高くなるが、同様
に基準用電圧VRも変動するので、入力電源に電
圧変動が生じても、出力電流の過電流設定値は同
一値に補正されるようになり、高精度の設定が可
能となる。
第4図は本考案の他の実施例を示すもので、基
準用電圧VRは従来と同様にトランジスタQ2のエ
ミツタ電圧VEを抵抗R4,R5により分圧して得る
が、ツエナダイオードZD1と直列に抵抗R7を接続
している。
準用電圧VRは従来と同様にトランジスタQ2のエ
ミツタ電圧VEを抵抗R4,R5により分圧して得る
が、ツエナダイオードZD1と直列に抵抗R7を接続
している。
このようにしても、直流電圧VCの変動に伴い、
R7,IZDの値が変化するため、電圧VEが変化し、
従つて基準用電圧VRも入力電源の電圧に応じて
変動するようになる。
R7,IZDの値が変化するため、電圧VEが変化し、
従つて基準用電圧VRも入力電源の電圧に応じて
変動するようになる。
なお、前記各実施例ともR7,IZDの値が変化す
るのに従つてトランジスタQ2のエミツタ電圧、
つまり制御部CNの電源電圧が変化するが、エミ
ツタ電圧に占めるIZD,R7の割合いは僅かであり、
実用上問題はない。
るのに従つてトランジスタQ2のエミツタ電圧、
つまり制御部CNの電源電圧が変化するが、エミ
ツタ電圧に占めるIZD,R7の割合いは僅かであり、
実用上問題はない。
以上のように本考案によれば、基準用電圧を入
力電源の電圧変動に応じて変動させるようにした
ので、入力電源電圧の変動によつて一次側ピーク
電流、つまり基準電圧VRと比較する検出電圧VF
が変動しても基準用電圧の変動で補正されるよう
になり、過電流保護設定点は入力電源の電圧変動
に拘らず常に一定となる。また、この結果、二次
側のダイオード等の部品は電流容量の余裕を少な
くすることができ、小形・軽量化及びコストの低
減が図れる。また、過電流保護設定点が安定なた
め、負荷側の安全性が高くなる。
力電源の電圧変動に応じて変動させるようにした
ので、入力電源電圧の変動によつて一次側ピーク
電流、つまり基準電圧VRと比較する検出電圧VF
が変動しても基準用電圧の変動で補正されるよう
になり、過電流保護設定点は入力電源の電圧変動
に拘らず常に一定となる。また、この結果、二次
側のダイオード等の部品は電流容量の余裕を少な
くすることができ、小形・軽量化及びコストの低
減が図れる。また、過電流保護設定点が安定なた
め、負荷側の安全性が高くなる。
第1図は過電流保護の回路を備えたスイツチン
グレギユレータの従来例を示す回路図、第2図は
過電流保護特性図、第3図は本考案の一実施例を
示す回路図、第4図は本考案の他の実施例(要
部)を示す回路図である。 VIN……入力交流電源、RF……整流器、T……
変圧器、Q1……スイツチングトランジスタ、CN
……制御部、CP……比較器、R0…R7……抵抗、
C0〜C2……コンデンサ、ZD1,ZD2……ツエナダ
イオード、V0……出力電圧、I0……出力電流、IP
……一次側ピーク電流、VF……検出電圧、VR…
…基準用電圧。
グレギユレータの従来例を示す回路図、第2図は
過電流保護特性図、第3図は本考案の一実施例を
示す回路図、第4図は本考案の他の実施例(要
部)を示す回路図である。 VIN……入力交流電源、RF……整流器、T……
変圧器、Q1……スイツチングトランジスタ、CN
……制御部、CP……比較器、R0…R7……抵抗、
C0〜C2……コンデンサ、ZD1,ZD2……ツエナダ
イオード、V0……出力電圧、I0……出力電流、IP
……一次側ピーク電流、VF……検出電圧、VR…
…基準用電圧。
Claims (1)
- 直流電源にスイツチング素子を介して変圧器を
接続し、前記スイツチング素子のスイツチング間
隔等の制御によつて前記変圧器の2次側に直流の
一定電圧を得るスイツチングレギユレータにおい
て、前記変圧器に流れる一次側ピーク電流を検出
して電圧変換を行い、これを入力電源電圧に応じ
て変動する基準用電圧と比較し、過電流時に前記
スイツチング素子を制御して出力電圧を垂下させ
るようにしたことを特徴とするスイツチングレギ
ユレータの過電流保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17114682U JPS5975785U (ja) | 1982-11-12 | 1982-11-12 | スイツチングレギユレ−タの過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17114682U JPS5975785U (ja) | 1982-11-12 | 1982-11-12 | スイツチングレギユレ−タの過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5975785U JPS5975785U (ja) | 1984-05-23 |
JPS6349107Y2 true JPS6349107Y2 (ja) | 1988-12-16 |
Family
ID=30373414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17114682U Granted JPS5975785U (ja) | 1982-11-12 | 1982-11-12 | スイツチングレギユレ−タの過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5975785U (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2704536B2 (ja) * | 1988-12-23 | 1998-01-26 | オリジン電気株式会社 | 出力垂下特性を有するコンバータ |
JP2734766B2 (ja) * | 1990-09-27 | 1998-04-02 | 株式会社村田製作所 | スイッチングレギュレータ |
-
1982
- 1982-11-12 JP JP17114682U patent/JPS5975785U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5975785U (ja) | 1984-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5570277A (en) | Switching power supply apparatus | |
EP0129181A2 (en) | DC-DC converter | |
EP0794607A2 (en) | Switching power source apparatus | |
JPS6349107Y2 (ja) | ||
US5708572A (en) | Switched-mode power supply | |
US4744020A (en) | Switching mode power supply | |
JPS64917B2 (ja) | ||
JP2767010B2 (ja) | 過電圧保護回路 | |
JP4180684B2 (ja) | 電源装置 | |
JP2001268903A (ja) | 過電流保護回路 | |
JP2566289B2 (ja) | 充電回路 | |
JPH0654525A (ja) | Dc/dcコンバータ | |
JP2773534B2 (ja) | 直流電源装置 | |
JPH054014Y2 (ja) | ||
JPS5855703Y2 (ja) | 水平発振開始用電源装置 | |
JP2550199B2 (ja) | 情報処理装置の給電システム | |
JP2988698B2 (ja) | スイッチングレギュレータの保護装置 | |
JPH0624439B2 (ja) | スイツチングレギユレ−タ | |
JPS5943831Y2 (ja) | 電源装置 | |
JPS619130A (ja) | 停電補償付電源装置 | |
JPH0619312Y2 (ja) | 直流電源回路 | |
JPS5910948Y2 (ja) | 電源装置 | |
JPS642503Y2 (ja) | ||
JPS61207171A (ja) | 多出力スイツチングレギユレ−タ | |
JPS6223270Y2 (ja) |