JPS6346899A - 時分割通話路 - Google Patents
時分割通話路Info
- Publication number
- JPS6346899A JPS6346899A JP19043786A JP19043786A JPS6346899A JP S6346899 A JPS6346899 A JP S6346899A JP 19043786 A JP19043786 A JP 19043786A JP 19043786 A JP19043786 A JP 19043786A JP S6346899 A JPS6346899 A JP S6346899A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- time slot
- written
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 85
- 238000004891 communication Methods 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は交換機における時分割通話路に関するものであ
る。
る。
ディジタル通信サービスにおいて、1フレームを構成す
る、例えば1,024個のタイムスロットのうち、1個
のタイムスロットを割り当てて、64kbit/s
(1チヤネル)で行う通信のほか、例えば高速カラーフ
ァクシミリやステレオ音声通信などのように、64kb
it/s (1チヤネル)では容量的に不足する場合
、一つの通信に複数のタイムスロット(複数チャネル)
を割り当てて使用する多元交換接続が要求される。
る、例えば1,024個のタイムスロットのうち、1個
のタイムスロットを割り当てて、64kbit/s
(1チヤネル)で行う通信のほか、例えば高速カラーフ
ァクシミリやステレオ音声通信などのように、64kb
it/s (1チヤネル)では容量的に不足する場合
、一つの通信に複数のタイムスロット(複数チャネル)
を割り当てて使用する多元交換接続が要求される。
この場合、一つの通信に割り当てられた複数のタイムス
ロットが、交換の結果として、同じフレーム内に属さな
くなって、他のフレームにもまたがるようになると、タ
イムスロットの順序が狂って情報内容が異なってしまう
ことになる。従って一つの通信に割り当てられた複数の
タイムスロットは、交換の結果においても、すべて同じ
フレーム内に位置するように、交換を行う必要がある。
ロットが、交換の結果として、同じフレーム内に属さな
くなって、他のフレームにもまたがるようになると、タ
イムスロットの順序が狂って情報内容が異なってしまう
ことになる。従って一つの通信に割り当てられた複数の
タイムスロットは、交換の結果においても、すべて同じ
フレーム内に位置するように、交換を行う必要がある。
これを実現するものとして、ハード的に通話メモリを2
フレーム分もつダブルバッファ形式の通話路が知られて
いるが、これは、複雑なソフト処理を必要としないこと
から有効であり、従ってそのためのダブルバッファ形式
の時間スイッチLSIを開発することが必要になりつつ
ある。
フレーム分もつダブルバッファ形式の通話路が知られて
いるが、これは、複雑なソフト処理を必要としないこと
から有効であり、従ってそのためのダブルバッファ形式
の時間スイッチLSIを開発することが必要になりつつ
ある。
一方、汎用的な時間スイッチLSI(例えば富士通■製
MB8011)であるシングルバッファ形式の時間スイ
ッチLSIを組み合せてダブルバッファ化を図るように
すれば、上述のような新規LSIの開発が不要になり好
都合である。この意味で汎用的な時間スイッチLSIを
組み合せてダブルバッファ化を図った従来の時間スイッ
チ(通話路)を以下、説明する。
MB8011)であるシングルバッファ形式の時間スイ
ッチLSIを組み合せてダブルバッファ化を図るように
すれば、上述のような新規LSIの開発が不要になり好
都合である。この意味で汎用的な時間スイッチLSIを
組み合せてダブルバッファ化を図った従来の時間スイッ
チ(通話路)を以下、説明する。
第3図は、従来の時分割通話路を示すブロック図である
。同図において、1が入ハイウエイ端子、2が出ハイウ
エイ端子、3.4はそれぞれ1タイムスロット内で書込
み、読出しのメモリアクセスを時間的にずらして行うこ
とのできる通話メモリ (時間スイッチLSI) 、5
,6.7はそれぞれ、二つのうちから一つを選択するセ
レクタ、8は書き込み番地(或いは読出し番地)を保持
していて指定する保持メモリ、9はフレーム信号(入ハ
イウエイ端子1から入来するタイムスロット情報の1フ
レーム分毎にオン、オフを繰り返す信号)、である。
。同図において、1が入ハイウエイ端子、2が出ハイウ
エイ端子、3.4はそれぞれ1タイムスロット内で書込
み、読出しのメモリアクセスを時間的にずらして行うこ
とのできる通話メモリ (時間スイッチLSI) 、5
,6.7はそれぞれ、二つのうちから一つを選択するセ
レクタ、8は書き込み番地(或いは読出し番地)を保持
していて指定する保持メモリ、9はフレーム信号(入ハ
イウエイ端子1から入来するタイムスロット情報の1フ
レーム分毎にオン、オフを繰り返す信号)、である。
以下、回路動作を説明するが、その前に、通話メモリ3
を取り上げ、その書き込み動作、読み出し動作を説明し
ておく。通話メモリ3は、保持メモリ8からセレクタ5
を介して与えられる書き込みアドレスに従って、大ハイ
ウェイ端子1から入力されるタイムスロットを1フレー
ム分だけ書き込まれる(つまりランダムライトRWが行
われる)。
を取り上げ、その書き込み動作、読み出し動作を説明し
ておく。通話メモリ3は、保持メモリ8からセレクタ5
を介して与えられる書き込みアドレスに従って、大ハイ
ウェイ端子1から入力されるタイムスロットを1フレー
ム分だけ書き込まれる(つまりランダムライトRWが行
われる)。
そして次のフレーム周期において、図示せざるシーケン
シャルカウンタにより作成されるシーケシャルアドレス
に従って読み出され(つまりシーケンシャルリードSR
がなされ)、セレクタ7を介して出ハイウエイ端子2に
読み出しデータを出力することにより、時分割交換が行
われる。
シャルカウンタにより作成されるシーケシャルアドレス
に従って読み出され(つまりシーケンシャルリードSR
がなされ)、セレクタ7を介して出ハイウエイ端子2に
読み出しデータを出力することにより、時分割交換が行
われる。
ここで注意すべきことは、通話メモリ3は、先にも述べ
たように、1タイムスロフト内で、例えばその前半で書
き込みが、後半で読み出しが行われるようなタイプのメ
モリであるので、通話メモリ3を、以下述べるように、
書き込み側として機能させる場合には、それとはり同時
に読み出されるデータが実際には出力されないように何
らかの手段を講じる必要があり、また読み出し側として
機能させる場合には、はり同時に行われる書き込み動作
によって、読み出さんとしていたデータが破壊されない
ように手段を講じる必要があるということである。
たように、1タイムスロフト内で、例えばその前半で書
き込みが、後半で読み出しが行われるようなタイプのメ
モリであるので、通話メモリ3を、以下述べるように、
書き込み側として機能させる場合には、それとはり同時
に読み出されるデータが実際には出力されないように何
らかの手段を講じる必要があり、また読み出し側として
機能させる場合には、はり同時に行われる書き込み動作
によって、読み出さんとしていたデータが破壊されない
ように手段を講じる必要があるということである。
以上を念頭において、以下、回路動作を説明する。
通話メモリ3.4は、それぞれフレーム単位に書き込み
側になったり読み出し側になったりして交互に入れ替る
。通話メモリ3が読み出し側、通話メモリ4が書き込み
側の時、通話メモリ3でシーケンシャルに読み出された
データ(交換された結果としてのデータ)はセレクタ7
で選択され、出ハイウエイ端子2に接続される。
側になったり読み出し側になったりして交互に入れ替る
。通話メモリ3が読み出し側、通話メモリ4が書き込み
側の時、通話メモリ3でシーケンシャルに読み出された
データ(交換された結果としてのデータ)はセレクタ7
で選択され、出ハイウエイ端子2に接続される。
同時に通話メモリ3には、次フレームのデータが入力さ
れるが、読み出し中のフレームのデータ内容がそれによ
って書き換わるのを防ぐため、入力される次フレームデ
ータは特定アドレス(ここでは0”)に固定的に書込ま
れるように、通話メモリ3のランダムアドレスデータ入
力端子には、セレクタ5により固定アドレス信号“0”
が選択されて接続される。通話メモリ4には、通話メモ
リ3に入力されるのと同じ次フレームデータが保持メモ
リ8の内容に従って指定されるアドレスに従いランダム
に書き込まれる。
れるが、読み出し中のフレームのデータ内容がそれによ
って書き換わるのを防ぐため、入力される次フレームデ
ータは特定アドレス(ここでは0”)に固定的に書込ま
れるように、通話メモリ3のランダムアドレスデータ入
力端子には、セレクタ5により固定アドレス信号“0”
が選択されて接続される。通話メモリ4には、通話メモ
リ3に入力されるのと同じ次フレームデータが保持メモ
リ8の内容に従って指定されるアドレスに従いランダム
に書き込まれる。
すなわち、通話メモリ4のランダムアドレスデータ入力
端子は、セレクタ6により保持メモリ8に接続されるわ
けである。通話メモリ4からの、このとき読み出された
シーケンシャルデータは、セレクタ7で選択されないた
め、出ハイウエイ端子2に出力されることはなく、捨て
られる。
端子は、セレクタ6により保持メモリ8に接続されるわ
けである。通話メモリ4からの、このとき読み出された
シーケンシャルデータは、セレクタ7で選択されないた
め、出ハイウエイ端子2に出力されることはなく、捨て
られる。
なお、フレーム信号9のオン、オフに従い、セレクタ5
,6.7がそれぞれ、その2人力のうちの一方を選択し
て出力するものであり、それにより、以上述べた動作が
成立するものであることは勿論である。
,6.7がそれぞれ、その2人力のうちの一方を選択し
て出力するものであり、それにより、以上述べた動作が
成立するものであることは勿論である。
以上は通話メモリ3が読み出し側、通話メモリ4が書き
込み側の場合の動作であり、逆の場合、フレーム信号9
によりセレクタ5,6.7は、前述の説明と逆の方を選
択することになる。
込み側の場合の動作であり、逆の場合、フレーム信号9
によりセレクタ5,6.7は、前述の説明と逆の方を選
択することになる。
第4図は、前記交換処理動作の時間位置関係を示したタ
イムチャートである。ここでは、入ハイウェイの#1タ
イムスロット(Ao)と出ハイウェイの#1タイムスロ
ット(A−1) 、同様に#2タイムスロット(Bo)
と#3タイムスロット(B−+) 、#3タイムスロッ
ト(C0)と#2タイムスロット(C−I)が交換され
ている場合を示す。
イムチャートである。ここでは、入ハイウェイの#1タ
イムスロット(Ao)と出ハイウェイの#1タイムスロ
ット(A−1) 、同様に#2タイムスロット(Bo)
と#3タイムスロット(B−+) 、#3タイムスロッ
ト(C0)と#2タイムスロット(C−I)が交換され
ている場合を示す。
ここで、Aoを現フレームに属するデータとすると、A
−1は、一つ前のフレームに属するデータを表わしてい
る。またメモリ動作モードにおいて、Wとあるのは書き
込み動作を、Rとあるのは読み出し動作を、それぞれ表
わしており、lタイムスロット内に再動作モードが存在
してることが認められるであろう。
−1は、一つ前のフレームに属するデータを表わしてい
る。またメモリ動作モードにおいて、Wとあるのは書き
込み動作を、Rとあるのは読み出し動作を、それぞれ表
わしており、lタイムスロット内に再動作モードが存在
してることが認められるであろう。
第4図については、これ以上の説明は不要であろう。
さて、以上説明したように、通話メモリ(時間スイッチ
LS I)を2つ組み合せることにより、ダブルバッフ
ァ化ができ、フレーム内の全てのタイムスロットの交換
後のスロット位置を同一フレーム内に置くことが可能と
なる。
LS I)を2つ組み合せることにより、ダブルバッフ
ァ化ができ、フレーム内の全てのタイムスロットの交換
後のスロット位置を同一フレーム内に置くことが可能と
なる。
以上述べた従来例における問題点は、読み出しがシーケ
ンシャルとなっているため、にN接続(放送形接続つま
り一つの情報をN個の相手へ接続する回報接続)ができ
ないことである。これは、読み出し側となっている通話
メモリへの次フレームデータの書き込み動作が、読み出
し中のフレームデータの内容を書き替えるのを防ぐ必要
があることから、書き込みアドレスを特定アドレスに指
定できるようにしている(ランダム書き込み)ためであ
る。
ンシャルとなっているため、にN接続(放送形接続つま
り一つの情報をN個の相手へ接続する回報接続)ができ
ないことである。これは、読み出し側となっている通話
メモリへの次フレームデータの書き込み動作が、読み出
し中のフレームデータの内容を書き替えるのを防ぐ必要
があることから、書き込みアドレスを特定アドレスに指
定できるようにしている(ランダム書き込み)ためであ
る。
そこで本発明は、シングルバッファ形式のちのを組合せ
ることにより構成したダブルバッファ形式の通話メモリ
による時分割通話路において、1:N接続(放送形接続
つまり同報接続)を可能とすることを解決すべき問題点
としている。従って本発明の目的は上述のことを可能に
した時分割通話路を提供することにある。
ることにより構成したダブルバッファ形式の通話メモリ
による時分割通話路において、1:N接続(放送形接続
つまり同報接続)を可能とすることを解決すべき問題点
としている。従って本発明の目的は上述のことを可能に
した時分割通話路を提供することにある。
そこで本発明では、1タイムスロットの時間内で書き込
み動作とそれに続く読み出し動作を可能にした第1の通
話メモリを、同じく1タイムスロットの時間内で書き込
み動作とそれに続く読み出し動作を可能にした第2の通
話メモリに対して並列接続しておき、入り端子からの1
フレーム分のタイムスロット情報を、前記第1の通話メ
モリに対して、その1タイムスロット内における書き込
み動作と読み出し動作のうち、読み出し動作だけ無効、
書き込み動作は有効になるようにして書き込みを行い、
その間、前記第2の通話メモリについては、その1フレ
ーム周期だけ前に該第2の通話メモリに書き込んでおい
たタイムスロット情報を、その】タイムスロット内にお
ける書き込み動作と読み出し動作のうち、書き込み動作
だけ無効、読み出し動作は有効になるようにして読み出
しを行い、以下1、上記の動作を第1の通話メモリと第
2の通話メモリについてフレーム毎に交互に行うように
した時分割通話路において、同じく1タイムスロフトの
時間内で書き込み動作とそれに続く読み出し動作を可能
にした第3の通話メモリを用意した。
み動作とそれに続く読み出し動作を可能にした第1の通
話メモリを、同じく1タイムスロットの時間内で書き込
み動作とそれに続く読み出し動作を可能にした第2の通
話メモリに対して並列接続しておき、入り端子からの1
フレーム分のタイムスロット情報を、前記第1の通話メ
モリに対して、その1タイムスロット内における書き込
み動作と読み出し動作のうち、読み出し動作だけ無効、
書き込み動作は有効になるようにして書き込みを行い、
その間、前記第2の通話メモリについては、その1フレ
ーム周期だけ前に該第2の通話メモリに書き込んでおい
たタイムスロット情報を、その】タイムスロット内にお
ける書き込み動作と読み出し動作のうち、書き込み動作
だけ無効、読み出し動作は有効になるようにして読み出
しを行い、以下1、上記の動作を第1の通話メモリと第
2の通話メモリについてフレーム毎に交互に行うように
した時分割通話路において、同じく1タイムスロフトの
時間内で書き込み動作とそれに続く読み出し動作を可能
にした第3の通話メモリを用意した。
入り端子からの1フレーム分のタイムスロット情報を、
前記第1の通話メモリに対して書き込む際は、同時にそ
の同じタイムスロット情報を前記第3の通話メモリにも
書き込み、前記第2の通話メモリについて、その1フレ
ーム周期だけ前に該第2の通話メモリに書き込んでおい
たタイムスロット情報を、読み出す際は、その1タイム
スロフト内における書き込み動作と読み出し動作のうち
、読み出し動作を有効にしてその読み出し動作を行うだ
けでなく、書き込み動作も有効にして、前記第3の通話
路メモリに、同じく1フレーム周期だけ前に書き込んで
おいたその同じタイムスロット情報を読み出してきて書
き込むようにする。
前記第1の通話メモリに対して書き込む際は、同時にそ
の同じタイムスロット情報を前記第3の通話メモリにも
書き込み、前記第2の通話メモリについて、その1フレ
ーム周期だけ前に該第2の通話メモリに書き込んでおい
たタイムスロット情報を、読み出す際は、その1タイム
スロフト内における書き込み動作と読み出し動作のうち
、読み出し動作を有効にしてその読み出し動作を行うだ
けでなく、書き込み動作も有効にして、前記第3の通話
路メモリに、同じく1フレーム周期だけ前に書き込んで
おいたその同じタイムスロット情報を読み出してきて書
き込むようにする。
そのことより、読み出しアドレスの指定をシーケンシャ
ルでなくランダムにできるため、1:N接続が可能とな
る。
ルでなくランダムにできるため、1:N接続が可能とな
る。
第1図は、本発明の一実施例を示すブロック図である。
同図において、1は入ハイウエイ端子、2ば出ハイウエ
イ端子、3,4..10はそれぞれ書き込み、読み出し
のメモリアクセスを1タイムスロフト内で時間をずらし
て行うことのできる通話メモリ (時間スイッチLSI
) 、5,6.7はそれぞれセレクタ、8は保持メモリ
、9はフレーム信号、11はシーケンシャルカウンタ、
である。
イ端子、3,4..10はそれぞれ書き込み、読み出し
のメモリアクセスを1タイムスロフト内で時間をずらし
て行うことのできる通話メモリ (時間スイッチLSI
) 、5,6.7はそれぞれセレクタ、8は保持メモリ
、9はフレーム信号、11はシーケンシャルカウンタ、
である。
以下に回路動作説明する。
新たに用意された通話メモリ10は、シーケンシャルカ
ウンタ11より供給されるシーケンシャルアドレスに従
い、フレーム信号9に同期して、入ハイウエイ端子1か
ら入力されるフレームデータをシーケンシャルライト(
SVv’)に書き込まれ、また同じタイムスロット内で
シーケンシャルリード(SR)に読み出される。
ウンタ11より供給されるシーケンシャルアドレスに従
い、フレーム信号9に同期して、入ハイウエイ端子1か
ら入力されるフレームデータをシーケンシャルライト(
SVv’)に書き込まれ、また同じタイムスロット内で
シーケンシャルリード(SR)に読み出される。
通話メモリ3,4は、フレーム単位に書き込み側と読み
出し側に交互に入れ替わる点は従来と同じである。通話
メモリ3が読み出し側、通話メモリ4が書き込み側の時
、通話メモリ3でランダムリードRRとしてランダムに
読み出されたデータはセレクタ7で選択され、出ハイウ
エイ端子2に接続される。
出し側に交互に入れ替わる点は従来と同じである。通話
メモリ3が読み出し側、通話メモリ4が書き込み側の時
、通話メモリ3でランダムリードRRとしてランダムに
読み出されたデータはセレクタ7で選択され、出ハイウ
エイ端子2に接続される。
同時に、通話メモリ3には、読み出し中のフレームデー
タの内容と同一の内容が通話メモリ10からシーケンシ
ャルリード(S R)に読み出され、セレクタ5を介し
てシーケンシャルライト(SW)で書き込まれる。すな
わち、通話メモリ3からフレームデータを読み出すのに
先立ってデータが書き込まれるわけであるが、その書き
込まれるデータは、元々、該メモリ3に書き込まれてい
たのと同じデータであるから、それを読み出しても、読
み出しデータの内容が変わることはない。
タの内容と同一の内容が通話メモリ10からシーケンシ
ャルリード(S R)に読み出され、セレクタ5を介し
てシーケンシャルライト(SW)で書き込まれる。すな
わち、通話メモリ3からフレームデータを読み出すのに
先立ってデータが書き込まれるわけであるが、その書き
込まれるデータは、元々、該メモリ3に書き込まれてい
たのと同じデータであるから、それを読み出しても、読
み出しデータの内容が変わることはない。
このとき、通話メモリ10は、はy同時に次フL/−ム
のデータの書き込みをシーケンシャル(SW)に行なっ
ている。通話メモリ4の入力側には、入ハイウエイ端子
1がセレクタ6を介して接続され通話メモリ10に書き
込まれているのと同じ次フレームのデータがシーケンシ
ャル(SW)に書き込まれる。このときはソ′同時に通
話メモリ4からランダムに読み出されたデータは、セレ
クタ7で選択されないため、出ハイウエイ端子2に出力
されることはなく捨てられる。
のデータの書き込みをシーケンシャル(SW)に行なっ
ている。通話メモリ4の入力側には、入ハイウエイ端子
1がセレクタ6を介して接続され通話メモリ10に書き
込まれているのと同じ次フレームのデータがシーケンシ
ャル(SW)に書き込まれる。このときはソ′同時に通
話メモリ4からランダムに読み出されたデータは、セレ
クタ7で選択されないため、出ハイウエイ端子2に出力
されることはなく捨てられる。
以上は、通話メモリ3が読み出し側、通話メモリ4が書
き込み側の場合の動作であり、逆の場合、フレーム信号
9により、セレクタ5,6.7はそれぞれ前述の説明と
逆の方を選択することになる。
き込み側の場合の動作であり、逆の場合、フレーム信号
9により、セレクタ5,6.7はそれぞれ前述の説明と
逆の方を選択することになる。
第2図は、前記交換処理動作の時間位置関係を示したタ
イムチャートである。ここでは、大ハイウェイ#1タイ
ムスロット(BO)と出ハイウェイの#1タイムスロッ
ト(B−、) 、同様に#2タイムスロフト(C0)と
#3タイムスロフト(C−1)、#3タイムスロット(
po)と#0タイムスロフト(D、、1ンが交換されて
いる場合を示す。第2図の読み方も第4図のそれと同様
であるから、第2図についてこれ以上、説明することは
不要であ、ろう。
イムチャートである。ここでは、大ハイウェイ#1タイ
ムスロット(BO)と出ハイウェイの#1タイムスロッ
ト(B−、) 、同様に#2タイムスロフト(C0)と
#3タイムスロフト(C−1)、#3タイムスロット(
po)と#0タイムスロフト(D、、1ンが交換されて
いる場合を示す。第2図の読み方も第4図のそれと同様
であるから、第2図についてこれ以上、説明することは
不要であ、ろう。
この結果から、明らかなように、ダブルバッファ形式で
かつ読み出し側をランダムアクセスとなるように構成し
ているため、1:N接続が可能となる。
かつ読み出し側をランダムアクセスとなるように構成し
ているため、1:N接続が可能となる。
以上説明したように、書き込み、読み出しのメモリアク
セスを1スロツト内で時間をずらして行うシングルバッ
ファ形の汎用的な通話メモリ (時間スイッチLSI)
を組み合せることにより、新規LSIの開発を要せずに
、ダブルバッファ形でかつ1:N接続が可能な通話路を
実現できるという利点が本発明にはある。
セスを1スロツト内で時間をずらして行うシングルバッ
ファ形の汎用的な通話メモリ (時間スイッチLSI)
を組み合せることにより、新規LSIの開発を要せずに
、ダブルバッファ形でかつ1:N接続が可能な通話路を
実現できるという利点が本発明にはある。
第1図は本発明の一実施例を示すブロック図、第2図は
その動作を示すタイムチャート、第3図は従来の時分割
通話路の一例を示すブロック図、第4図はその動作例を
示すタイムチャート、である。 符号の説明 1・・・入ハイウェ・イ端子、2・・・出ハイウエイ端
子、3.4・・・通話メモリ、5,6.7・・・セレク
タ、8・・・保持メモリ、9・・・フレーム信号、10
・・・通話メモリ、11・・・シーケンシャルカウンタ
代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 3 図
その動作を示すタイムチャート、第3図は従来の時分割
通話路の一例を示すブロック図、第4図はその動作例を
示すタイムチャート、である。 符号の説明 1・・・入ハイウェ・イ端子、2・・・出ハイウエイ端
子、3.4・・・通話メモリ、5,6.7・・・セレク
タ、8・・・保持メモリ、9・・・フレーム信号、10
・・・通話メモリ、11・・・シーケンシャルカウンタ
代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 3 図
Claims (1)
- 【特許請求の範囲】 1)1タイムスロットの時間内で書き込み動作とそれに
続く読み出し動作を可能にした第1の通話メモリを、同
じく1タイムスロットの時間内で書き込み動作とそれに
続く読み出し動作を可能にした第2の通話メモリに対し
て並列接続しておき、入り端子からの1フレーム分のタ
イムスロット情報を、前記第1の通話メモリに対して、
その1タイムスロット内における書き込み動作と読み出
し動作のうち、読み出し動作だけ無効、書き込み動作は
有効になるようにして書き込みを行い、その間、前記第
2の通話メモリについては、その1フレーム周期だけ前
に該第2の通話メモリに書き込んでおいたタイムスロッ
ト情報を、その1タイムスロット内における書き込み動
作と読み出し動作のうち、書き込み動作だけ無効、読み
出し動作は有効になるようにして読み出しを行い、以下
、上記の動作を第1の通話メモリと第2の通話メモリに
ついてフレーム周期で交互に行うようにした時分割通話
路において、 同じく1タイムスロットの時間内で書き込み動作とそれ
に続く読み出し動作を可能にした第3の通話メモリを用
意し、入り端子からの1フレーム分のタイムスロット情
報を、前記第1の通話メモリに対して書き込む際は、同
時にその同じタイムスロット情報を前記第3の通話メモ
リにも書き込み、前記第2の通話メモリについて、その
1フレーム周期だけ前に該第2の通話メモリに書き込ん
でおいたタイムスロット情報を、読み出す際は、その1
タイムスロット内における書き込み動作と読み出し動作
のうち、読み出し動作を有効にしてその読み出し動作を
行うだけでなく、書き込み動作も有効にして、前記第3
の通話路メモリに、同じく1フレーム周期だけ前に書き
込んでおいたその同じタイムスロット情報を読み出して
きて書き込むようにしたことを特徴とする時分割通話路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19043786A JPS6346899A (ja) | 1986-08-15 | 1986-08-15 | 時分割通話路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19043786A JPS6346899A (ja) | 1986-08-15 | 1986-08-15 | 時分割通話路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6346899A true JPS6346899A (ja) | 1988-02-27 |
Family
ID=16258119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19043786A Pending JPS6346899A (ja) | 1986-08-15 | 1986-08-15 | 時分割通話路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6346899A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292875B1 (en) | 1996-06-05 | 2001-09-18 | Fujitsu Limited | Control device for storage device and method of accessing the storage device |
US7652358B2 (en) | 2007-11-14 | 2010-01-26 | Onkyo Corporation | Semiconductor device including main substrate and sub substrates |
-
1986
- 1986-08-15 JP JP19043786A patent/JPS6346899A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292875B1 (en) | 1996-06-05 | 2001-09-18 | Fujitsu Limited | Control device for storage device and method of accessing the storage device |
US7652358B2 (en) | 2007-11-14 | 2010-01-26 | Onkyo Corporation | Semiconductor device including main substrate and sub substrates |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3967070A (en) | Memory operation for 3-way communications | |
JPS6346899A (ja) | 時分割通話路 | |
US4646288A (en) | Multi-line accumulator/multiplexer | |
JPH01180156A (ja) | パケットスイッチング回路 | |
JPS6157137A (ja) | 信号処理装置 | |
US4081610A (en) | Fast access antiphase control memory for digital data switches | |
JPH0445698A (ja) | 信号情報のチャンネル同期交換の方法 | |
JPH0222938A (ja) | タイムスロット切替方法 | |
JPS62194797A (ja) | 多元時間スイツチ | |
JP3724752B2 (ja) | タイムスロット入替回路 | |
JPH11113078A (ja) | 時間多重スイッチ | |
JP3592124B2 (ja) | データ変換回路 | |
JP2600494B2 (ja) | 分割hチャンネル交換伝送方式 | |
JP2555934B2 (ja) | 時間スイッチ | |
JPS63263998A (ja) | デイジタルタイムスイツチ | |
JPS6282799A (ja) | 時分割通話路接続方式 | |
JPS60125096A (ja) | 時間スイツチ回路 | |
JPS63252096A (ja) | 時分割スイツチ | |
JPH02306794A (ja) | 時分割スイッチ | |
JPS62194796A (ja) | 時分割多重通話路スイツチ方式 | |
JPS6251898A (ja) | 時分割通話路 | |
JPH01176141A (ja) | 時分割多元交換方式 | |
JPH03235496A (ja) | 時間スイッチ | |
JPH0417597B2 (ja) | ||
JPS61194994A (ja) | 時分割通話路 |